JP2932278B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2932278B2
JP2932278B2 JP4356689A JP4356689A JP2932278B2 JP 2932278 B2 JP2932278 B2 JP 2932278B2 JP 4356689 A JP4356689 A JP 4356689A JP 4356689 A JP4356689 A JP 4356689A JP 2932278 B2 JP2932278 B2 JP 2932278B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
semiconductor
metal layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4356689A
Other languages
Japanese (ja)
Other versions
JPH02220811A (en
Inventor
誠一 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON INTAA KK
Original Assignee
NIPPON INTAA KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON INTAA KK filed Critical NIPPON INTAA KK
Priority to JP4356689A priority Critical patent/JP2932278B2/en
Publication of JPH02220811A publication Critical patent/JPH02220811A/en
Application granted granted Critical
Publication of JP2932278B2 publication Critical patent/JP2932278B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置の製造方法に関し、特に、半導
体基板をダイシングブレードによって個々の半導体チッ
プに切断する工程を含む半導体装置の製造方法に関す
る。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device including a step of cutting a semiconductor substrate into individual semiconductor chips by using a dicing blade.

[従来の技術] 所定の半導体装置を製造する前工程として、半導体基
板にPN接合部を形成した後、所定の大きさに分割して半
導体チップを得る工程がある。この個々の半導体チップ
に分割する方法としては、種々の方法があるが、代表的
な方法として第3図および第4図に示す方法がある。な
お、これらの図に示す分割方法は、ダイオードチップに
ついて分割する方法であるが、サイリスタ等の他の素子
チップにおいても同様な方法が実施されている。
[Related Art] As a pre-process of manufacturing a predetermined semiconductor device, there is a process of forming a PN junction on a semiconductor substrate and then dividing the semiconductor device into a predetermined size to obtain a semiconductor chip. There are various methods for dividing the semiconductor chip into individual semiconductor chips. As a typical method, there is a method shown in FIG. 3 and FIG. Although the dividing method shown in these figures is a method of dividing a diode chip, a similar method is implemented in other element chips such as a thyristor.

図において、半導体基板1内にPN接合部2を形成後、
図示の上面にアノード電極金属層3、下面にカソード電
極金属層4を形成する。上記のアノード電極金属層3と
しては、Ti-Ni-Au,Ni-Al等の金属が使用され、カソード
電極金属層4としてはNi-Au,Cr-Ag,Ti-Ni-Au等の金属が
使用されている。
In the figure, after forming a PN junction 2 in a semiconductor substrate 1,
An anode electrode metal layer 3 is formed on the upper surface and a cathode electrode metal layer 4 is formed on the lower surface. As the above-mentioned anode electrode metal layer 3, a metal such as Ti-Ni-Au, Ni-Al is used, and as the cathode electrode metal layer 4, a metal such as Ni-Au, Cr-Ag, Ti-Ni-Au is used. in use.

上記のアノード電極金属層3及びカソード電極金属層
4を形成後、第3図に示すように、カソード電極金属層
4側に糊付テープ5を貼付ける。
After the formation of the anode electrode metal layer 3 and the cathode electrode metal layer 4, as shown in FIG. 3, a paste tape 5 is attached to the cathode electrode metal layer 4 side.

次に、図示しないダイシングブレードを回転させて、
あらかじめ定められた所定の位置に切断溝6を付ける。
この切断溝6の深さは、半導体基板1の厚さのほぼ1/3
程度とし、その後、糊付テープ5とともに湾曲させて切
断溝6の部分から破断させる。この時の破断面7は、第
3図の点線で示すように、半導体基板1の結晶軸に沿っ
て割れ、一般に傾斜して割れる場合が多い。
Next, rotate a dicing blade (not shown)
A cutting groove 6 is formed at a predetermined position.
The depth of the cutting groove 6 is approximately 1 / of the thickness of the semiconductor substrate 1.
Then, it is curved together with the glue tape 5 and is broken from the cutting groove 6. At this time, the fractured surface 7 is often broken along the crystal axis of the semiconductor substrate 1 as shown by a dotted line in FIG.

第4図は他の分割方法を示し、この分割方法では、半
導体基板1に糊付テープ5を貼付後、ダイシングブレー
ドによって半導体基板1の裏面まで完全に切断するよう
にしている。
FIG. 4 shows another division method. In this division method, after the adhesive tape 5 is attached to the semiconductor substrate 1, the dicing blade is used to completely cut the semiconductor substrate 1 to the back surface.

[発明が解決しようとする課題] 第3図に示した従来の半導体基板の分割方法では、破
断面7が一般に傾斜してしまうため、半導体チップの上
面の中心と下面の中心がずれてしまい、半導体チップを
次工程で他の部材に位置決め固着するのに、確実に中心
が決められない。これは半導体チップの寸法が小さくな
ればなるほど、その影響は大きくなる。また、第4図に
示した従来の半導体基板の分割方法では、上記の欠点を
除くため、ダイシングブレードで半導体基板の裏面まで
完全に切断するようにしている。この切断方法は寸法的
には所定の大きさに分割可能であるが、新たに別の問題
が発生する。すなわち、この方法ではダイシングブレー
ドを高速で回転させ、半導体基板1の上面から下面に向
かって進行させて切断する際に、裏面側となるカソード
電極金属層4の切断溝6の下端周縁部において、カソー
ド電極金属層4を形成する金属が半導体基板1から剥離
してしまう。
[Problems to be Solved by the Invention] In the conventional method for dividing a semiconductor substrate shown in FIG. 3, since the fracture surface 7 is generally inclined, the center of the upper surface and the center of the lower surface of the semiconductor chip are shifted, The center cannot be reliably determined for positioning and fixing the semiconductor chip to another member in the next step. This has a greater effect as the dimensions of the semiconductor chip become smaller. In addition, in the conventional method of dividing a semiconductor substrate shown in FIG. 4, in order to eliminate the above-mentioned drawback, a dicing blade is used to completely cut the semiconductor substrate up to the back surface. Although this cutting method can be dimensionally divided into predetermined sizes, another problem arises. That is, in this method, when the dicing blade is rotated at a high speed to advance from the upper surface to the lower surface of the semiconductor substrate 1 and cut, at the peripheral edge of the lower end of the cutting groove 6 of the cathode electrode metal layer 4 on the rear surface side, The metal forming the cathode electrode metal layer 4 is separated from the semiconductor substrate 1.

第5図は、この様子を示す半導体チップ8の平面図で
あり、その周縁部4aの部分が剥離し、中心部の斜線を付
した部分のみが電極金属部となる。
FIG. 5 is a plan view of the semiconductor chip 8 showing this state. The peripheral portion 4a is peeled off, and only the hatched portion at the center becomes the electrode metal portion.

このような場合、半導体チップ8のサイズが大きい場
合には、面積比に換算して電極金属部の方が剥離した部
分よりも大きいので、さほど影響が少ないが、半導体チ
ップ8のサイズが小さくなってくると、剥離した部分の
面積が相対的に広くなってくるので、その影響が大き
い。すなわち、この電極金属部を他の部材に半田固着さ
せるため、その面積が狭くなると、接着強度に影響して
くる。
In such a case, when the size of the semiconductor chip 8 is large, the electrode metal portion is larger than the peeled portion in terms of the area ratio, so that the effect is not so large, but the size of the semiconductor chip 8 is small. Then, the area of the peeled portion becomes relatively large, which has a great influence. That is, in order to fix the electrode metal portion to another member by soldering, if the area is reduced, the adhesive strength is affected.

そこで、上記の対応策として半導体基板1の表面をサ
ンドブラスト処理して凹凸面を形成し、電極金属の付着
力を増加させる方法も採られているが、未だ充分とはい
えなかった。
Therefore, as a countermeasure, a method of forming an uneven surface by sandblasting the surface of the semiconductor substrate 1 to increase the adhesion of the electrode metal has been adopted, but it has not been sufficient yet.

[発明の目的] 本発明は、上記のような課題を解決するためになされ
たもので、半導体基板をダイシングブレードを用いて切
断した場合に、個々の半導体チップ周縁部の電極金属に
剥離部分を殆ど生じさせない半導体装置の製造方法を提
供することを目的とする。
[Object of the Invention] The present invention has been made in order to solve the above-described problems, and when a semiconductor substrate is cut using a dicing blade, a peeled portion is formed on an electrode metal at a peripheral portion of each semiconductor chip. It is an object of the present invention to provide a method of manufacturing a semiconductor device which hardly causes the semiconductor device.

[問題点を解決するための手段] 両主面を有する半導体基板の一方の主面からダイシン
グブレードによって他方の主面まで完全に切断して半導
体チップを得る工程を有する半導体装置の製造方法にお
いて、前記半導体基板の少なくとも他方の主面に3層金
属層を形成し、この3層金属層のうち、前記半導体基板
と接する第1層の金属層を第2層及び第3層の金属層よ
りも軟らかい金属により形成し、前記ダイシングブレー
ドによって半導体基板を半導体チップに切断する工程を
含むことを特徴とする。
[Means for Solving the Problems] In a method of manufacturing a semiconductor device, the method includes a step of completely cutting a semiconductor substrate having both main surfaces from one main surface to another main surface with a dicing blade to obtain a semiconductor chip. A three-layer metal layer is formed on at least the other main surface of the semiconductor substrate, and among the three-layer metal layers, a first metal layer that is in contact with the semiconductor substrate is formed more than a second metal layer and a third metal layer. The method is characterized in that the method includes a step of forming the semiconductor substrate into a semiconductor chip by the dicing blade by using a soft metal.

[作用] 本発明の半導体装置の製造方法は、半導体基板の他方
の主面側に多層金属層を形成し、この多層金属層のう
ち、半導体基板と接する第1層の金属層をアルミニュー
ム金属層等の軟質金属層、第2層を第1層の金属層より
も硬い金属としたので、ダイシングブレードを用いて個
々の半導体チップに切断した場合に生じる機械的ストレ
スを上記の軟質金属層である第1層で吸収することがで
きる。そのため、個々の半導体チップの周縁部に剥離部
分を殆ど形成しなくなる。
[Operation] In the method of manufacturing a semiconductor device according to the present invention, a multilayer metal layer is formed on the other main surface side of a semiconductor substrate, and a first metal layer in contact with the semiconductor substrate is formed of aluminum metal. Since the soft metal layer such as a layer and the second layer are made of a metal harder than the metal layer of the first layer, the mechanical stress generated when each semiconductor chip is cut using a dicing blade is subjected to the above-mentioned soft metal layer. It can be absorbed by a certain first layer. Therefore, a peeled portion is hardly formed on the peripheral portion of each semiconductor chip.

[実施例] 以下に、本発明の一実施例を図を参照して説明する。Example An example of the present invention will be described below with reference to the drawings.

第1図において、半導体基板1内には、従来と同様に
PN接合部2が形成され、一方の主面側にはアノード電極
金属層3が形成される。そして、半導体基板1の他方の
主面側、図示の下面にはカソード電極金属層40が形成さ
れる。このカソード電極金属層40を本発明では次のよう
な構成とする。
In FIG. 1, in a semiconductor substrate 1, as in the conventional case,
A PN junction 2 is formed, and an anode electrode metal layer 3 is formed on one main surface side. Then, a cathode electrode metal layer 40 is formed on the other main surface side of the semiconductor substrate 1, that is, on the lower surface in the drawing. The cathode electrode metal layer 40 has the following configuration in the present invention.

すなわち、従来の電極金属層は、いずれも第1層の金
属が硬質のものであったため、ダイシングブレードを用
いて切断した場合に、ダイシングブレードの押圧、振動
等の機械的ストレスが半導体基板と電極金属との境界に
作用し、剥離を生じさせていたと考えられる。
That is, in the conventional electrode metal layer, since the metal of the first layer is hard, the mechanical stress such as the pressing and vibration of the dicing blade causes the mechanical stress of the semiconductor substrate and the electrode when cut with the dicing blade. It is considered that it acted on the boundary with the metal and caused peeling.

そこで、本発明では、第1層41を軟質金属で形成する
ようにした。この実施例では第1層41をA1層とし、その
上の第2層42はNi層とし、第1層の金属層よりも硬い金
属とした。さらにその上の第3層43は、Au層とした。そ
して、この第3層43側を糊付テープ5側に張付け、ダイ
シングブレードを用いて個々の半導体チップに切断し
た。
Therefore, in the present invention, the first layer 41 is formed of a soft metal. In this embodiment, the first layer 41 is an A1 layer, and the second layer 42 thereon is a Ni layer, which is a metal harder than the first metal layer. Further, the third layer 43 thereon was an Au layer. Then, the third layer 43 was attached to the glued tape 5 and cut into individual semiconductor chips using a dicing blade.

第2図は、個々に切断した上記半導体チップ8の1つ
を示す平面図である。この図からも明らかなように、本
発明の半導体装置の製造方法によれば、半導体チップ8
の周縁部4aに殆ど剥離部分が見られず、斜線を施したカ
ソード電極金属層4の面積を広くとることができる。こ
れは、カソード電極金属層4の第1層41をAl層等の軟質
金属で形成したので、この第1層41によりダイシングブ
レードによる機械的ストレスを吸収することができ、半
導体基板1とカソード電極金属層4との境界への機械的
作用力の影響を減少させることができるためと考えられ
る。また、第2層の金属を第1層の金属よりも硬くした
ので、ダイシングブレードへの金属の付着を少なくする
ことができる。
FIG. 2 is a plan view showing one of the semiconductor chips 8 cut individually. As is apparent from this figure, according to the method of manufacturing a semiconductor device of the present invention, the semiconductor chip 8
The peeled portion is hardly seen in the peripheral edge portion 4a of FIG. 5, and the area of the hatched cathode electrode metal layer 4 can be increased. Since the first layer 41 of the cathode electrode metal layer 4 is formed of a soft metal such as an Al layer, the first layer 41 can absorb the mechanical stress caused by the dicing blade, and the semiconductor substrate 1 and the cathode electrode This is considered to be because the influence of the mechanical acting force on the boundary with the metal layer 4 can be reduced. Further, since the metal of the second layer is made harder than the metal of the first layer, the adhesion of the metal to the dicing blade can be reduced.

なお、上記の実施例ではカソード電極金属層4の第1
層をAl層としたが、勿論、金、銀、それらの合金等、種
々の軟質金属を使用することができる。
In the above embodiment, the first electrode layer 4
Although the layer is an Al layer, it is needless to say that various soft metals such as gold, silver, and alloys thereof can be used.

[発明の効果] 本発明は、以上のように半導体基板の他方の主面側に
形成される電極金属層として、その第1層が軟質金属に
より形成されるようにしたので、ダイシングブレードを
用いて個々の半導体チップに切断する際に、上記第1層
でダイシングブレードによる機械的ストレスを吸収する
ことができる。したがって、切断された半導体チップの
周縁部には殆ど剥離部分が形成されず、中央の電極金属
部分の面積を大きくとることができる。その結果、半導
体チップを他の部材に半田固着させる場合に、接着面積
の不足による接着強度不足等を招来させることがなく、
最終的に収率の良い半導体装置を製造することができる
等の優れた効果がある。
[Effects of the Invention] In the present invention, as the electrode metal layer formed on the other main surface side of the semiconductor substrate as described above, the first layer is formed of a soft metal, so that a dicing blade is used. When the semiconductor chip is cut into individual semiconductor chips, the first layer can absorb the mechanical stress caused by the dicing blade. Therefore, the peeled portion is hardly formed at the peripheral edge portion of the cut semiconductor chip, and the area of the central electrode metal portion can be increased. As a result, when the semiconductor chip is solder-fixed to another member, the shortage of the bonding area due to the shortage of the bonding area does not occur.
There is an excellent effect that a semiconductor device with a high yield can be finally manufactured.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の半導体装置の製造方法を説明するため
の半導体基板の断面図、第2図は上記本発明方法により
得られた個々の半導体チップの1つを示す平面図、第3
図及び第4図は従来の半導体装置の製造方法を説明する
ための半導体基板の断面図、第5図は上記従来の製造方
法によって得られた個々の半導体チップの1つを示す平
面図である。 1……半導体基板 2……PN接合部 3……アノード電極金属層 4,40……カソード電極層 5……糊付テープ 6……切断溝 7……破断面 8……半導体チップ 41……第1層、42……第2層 43……第3層
FIG. 1 is a cross-sectional view of a semiconductor substrate for explaining a method of manufacturing a semiconductor device according to the present invention, FIG. 2 is a plan view showing one of the individual semiconductor chips obtained by the method of the present invention, and FIG.
FIG. 4 is a sectional view of a semiconductor substrate for explaining a conventional method of manufacturing a semiconductor device, and FIG. 5 is a plan view showing one of individual semiconductor chips obtained by the above-described conventional method. . DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate 2 ... PN junction part 3 ... Anode electrode metal layer 4,40 ... Cathode electrode layer 5 ... Glue tape 6 ... Cutting groove 7 ... Fracture surface 8 ... Semiconductor chip 41 ... 1st layer, 42 ... 2nd layer 43 ... 3rd layer

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】両主面を有する半導体基板の一方の主面か
らダイシングブレードによって他方の主面まで完全に切
断して半導体チップを得る工程を有する半導体装置の製
造方法において、 前記半導体基板の少なくとも他方の主面に3層金属層を
形成し、この3層金属層のうち、前記半導体基板と接す
る第1層の金属層を第2層及び第3層の金属層よりも軟
らかい金属により形成し、前記ダイシングブレードによ
って半導体基板を半導体チップに切断する工程を含むこ
とを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising the steps of: completely cutting a semiconductor substrate having both main surfaces from one main surface to another main surface with a dicing blade to obtain a semiconductor chip; A three-layer metal layer is formed on the other main surface, and among the three-layer metal layers, a first metal layer in contact with the semiconductor substrate is formed of a metal softer than the second and third metal layers. And a step of cutting the semiconductor substrate into semiconductor chips by the dicing blade.
JP4356689A 1989-02-23 1989-02-23 Method for manufacturing semiconductor device Expired - Lifetime JP2932278B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4356689A JP2932278B2 (en) 1989-02-23 1989-02-23 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4356689A JP2932278B2 (en) 1989-02-23 1989-02-23 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH02220811A JPH02220811A (en) 1990-09-04
JP2932278B2 true JP2932278B2 (en) 1999-08-09

Family

ID=12667293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4356689A Expired - Lifetime JP2932278B2 (en) 1989-02-23 1989-02-23 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2932278B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019149472A (en) * 2018-02-27 2019-09-05 株式会社東芝 Semiconductor device and dicing method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066830A (en) * 1983-09-22 1985-04-17 Nec Kansai Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH02220811A (en) 1990-09-04

Similar Documents

Publication Publication Date Title
JP3662260B2 (en) Semiconductor device and manufacturing method thereof
KR100650538B1 (en) Semiconductor device manufacturing method
KR100659954B1 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
US5138439A (en) Semiconductor device
JP3810204B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2000182995A (en) Manufacture of semiconductor device
JP2932278B2 (en) Method for manufacturing semiconductor device
JP3501959B2 (en) Manufacturing method of laser fusing semiconductor device and semiconductor device
US20030131975A1 (en) Integrated heat spreader with mechanical interlock designs
JPH07302772A (en) Dicing, wafer, wafer fixing use tape and semiconductor device
JP2829015B2 (en) Semiconductor device processing method
JPH06112312A (en) Manufacture of semiconductor chip
JP2665062B2 (en) Method for manufacturing semiconductor device
US20200395247A1 (en) Method for increasing semiconductor device wafer strength
JP3229816B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP2023110631A (en) Semiconductor wafer and method for manufacturing semiconductor device
JPH03159153A (en) Division of semiconductor substrate
JP2002203929A (en) Semiconductor device and its manufacturing method
JP3472377B2 (en) Method of manufacturing integrated multi-electroformed blade
JP4559787B2 (en) Submount chip attaching sheet manufacturing method
JP3345759B2 (en) Semiconductor device and method of manufacturing the same
JP3500169B2 (en) Method for manufacturing semiconductor device
KR100475313B1 (en) Method for manufacturing a stacked double chip semiconductor package using a adhesive tape
JP2002280705A (en) Method of forming circuit on composite substrate and composite substrate
JPH07176760A (en) Wafer having phs structure and its manufacture

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080528

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 10