JP2928651B2 - 通信機能を備えた制御装置 - Google Patents
通信機能を備えた制御装置Info
- Publication number
- JP2928651B2 JP2928651B2 JP3054347A JP5434791A JP2928651B2 JP 2928651 B2 JP2928651 B2 JP 2928651B2 JP 3054347 A JP3054347 A JP 3054347A JP 5434791 A JP5434791 A JP 5434791A JP 2928651 B2 JP2928651 B2 JP 2928651B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- signal
- output
- lcu
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
- H03K5/1254—Suppression or limitation of noise or interference specially adapted for pulses generated by closure of switches, i.e. anti-bouncing devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Selective Calling Equipment (AREA)
- Switches With Compound Operations (AREA)
- Small-Scale Networks (AREA)
- Interface Circuits In Exchanges (AREA)
- Electronic Switches (AREA)
- Bidirectional Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング手段の出
力を割込み端子に取り込んで出力ドライバーを制御する
マイクロコンピュータと、他の制御装置との通信制御を
実行する通信制御回路とを備えた通信機能を有する制御
装置に関する。
力を割込み端子に取り込んで出力ドライバーを制御する
マイクロコンピュータと、他の制御装置との通信制御を
実行する通信制御回路とを備えた通信機能を有する制御
装置に関する。
【０００２】
【従来の技術】従来のこのような制御装置としては特開
昭62−169219号公報に記載されたものが知られている。
この従来例では、ＣＰＵ11が直接メモリ−アクセス要求
か、または割込み要求のいずれかを受け取るまで、ＣＰ
Ｕ11は停止される。 直接メモリ−アクセス要求はバス制
御装置２９を介してＣＰＵに取り込まれ、一方割込み要
求は割り込み制御装置１２を介してＣＰＵに取り込まれ
る。 この為ＣＰＵにはそれぞれに対応した取り込み端子
としての割込み端子が用意されている。
昭62−169219号公報に記載されたものが知られている。
この従来例では、ＣＰＵ11が直接メモリ−アクセス要求
か、または割込み要求のいずれかを受け取るまで、ＣＰ
Ｕ11は停止される。 直接メモリ−アクセス要求はバス制
御装置２９を介してＣＰＵに取り込まれ、一方割込み要
求は割り込み制御装置１２を介してＣＰＵに取り込まれ
る。 この為ＣＰＵにはそれぞれに対応した取り込み端子
としての割込み端子が用意されている。
【０００３】
【発明が解決しようとする課題】上記のような従来技術
では、ＣＰＵにはバス制御装置２９と割り込み制御装置
１２の双方の為に取り込み端子を２本用意する必要があ
るばかりでなく、それぞれの端子について入力状態を監
視するプログラム、入力があった際のスリープ解除プロ
グラム、入力がない場合のスリープ状態への移行プログ
ラムを用意する必要がありプログラムが複雑になる。 本
発明は、マイクロコンピュータの端子の入力状態を監視
するプログラム／スリープ状態への移行プログラム／ス
リープ解除プログラムがシンプルに構成でき、しかも入
力端子が少なくてすむ、この種通信制御機能を備えた制
御装置を提供することを目的とする。
では、ＣＰＵにはバス制御装置２９と割り込み制御装置
１２の双方の為に取り込み端子を２本用意する必要があ
るばかりでなく、それぞれの端子について入力状態を監
視するプログラム、入力があった際のスリープ解除プロ
グラム、入力がない場合のスリープ状態への移行プログ
ラムを用意する必要がありプログラムが複雑になる。 本
発明は、マイクロコンピュータの端子の入力状態を監視
するプログラム／スリープ状態への移行プログラム／ス
リープ解除プログラムがシンプルに構成でき、しかも入
力端子が少なくてすむ、この種通信制御機能を備えた制
御装置を提供することを目的とする。
【０００４】
【０００５】
【０００６】
【０００７】
【０００８】
【０００９】
【００１０】
【００１１】
【課題を解決するための手段】本発明は上記目的を達成
するために、スイッチング手段の出力をハンチング除去
回路を介して割込み端子に取り込んで出力ドライバーを
制御するマイクロコンピュータのこの割込み端子に、他
の制御装置との通信制御を実行する通信制御回路が出力
する信号が入力されるように構成し、当該割込み端子に
いずれかの信号が入力されたときマイクロコンピュータ
のスリープ状態が解除されるように構成したものであ
る。
するために、スイッチング手段の出力をハンチング除去
回路を介して割込み端子に取り込んで出力ドライバーを
制御するマイクロコンピュータのこの割込み端子に、他
の制御装置との通信制御を実行する通信制御回路が出力
する信号が入力されるように構成し、当該割込み端子に
いずれかの信号が入力されたときマイクロコンピュータ
のスリープ状態が解除されるように構成したものであ
る。
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
る。
【００１７】図２は自動車の実体配線図である。中央制
御装置１（Central Control Unit；以下ＣＣＵと記す）
と端末制御装置１１，１２，１３，１４（Local Contro
lUnit；以下ＬＣＵと記す）は信号ライン２を介して結
ばれている。また、各種のスイッチ類及びランプ類は、
それぞれ、ＣＣＵ１及びＬＣＵ１１〜１４に接続されて
いる。
御装置１（Central Control Unit；以下ＣＣＵと記す）
と端末制御装置１１，１２，１３，１４（Local Contro
lUnit；以下ＬＣＵと記す）は信号ライン２を介して結
ばれている。また、各種のスイッチ類及びランプ類は、
それぞれ、ＣＣＵ１及びＬＣＵ１１〜１４に接続されて
いる。
【００１８】ＣＣＵ１は自動車のダッシュボードの近傍
など適当な場所に設置され、システム全体の制御を行な
うようになっている。一方、ＬＣＵ１１〜１４は各種の
スイッチ及びランプに電気装置等の近傍に、所定の数だ
け分散して配置されている。ここで、ルームランプ３５
はＬＣＵ１２に接続しており、ドアスイッチ３１，３２
は、それぞれＬＣＵ１２，１１に接続している。キース
イッチ３３及びリヤデフォッガスイッチ３４はＣＣＵ１
に接続している。
など適当な場所に設置され、システム全体の制御を行な
うようになっている。一方、ＬＣＵ１１〜１４は各種の
スイッチ及びランプに電気装置等の近傍に、所定の数だ
け分散して配置されている。ここで、ルームランプ３５
はＬＣＵ１２に接続しており、ドアスイッチ３１，３２
は、それぞれＬＣＵ１２，１１に接続している。キース
イッチ３３及びリヤデフォッガスイッチ３４はＣＣＵ１
に接続している。
【００１９】一方、リヤデフォッガ３６はＬＣＵ１３に
接続し、ヘッドランプ２３及びヘッドランプ２４は共に
ＣＣＵ１に、また、テールランプ２６及び２５はそれぞ
れＬＣＵ１３及びＬＣＵ１４に接続している。
接続し、ヘッドランプ２３及びヘッドランプ２４は共に
ＣＣＵ１に、また、テールランプ２６及び２５はそれぞ
れＬＣＵ１３及びＬＣＵ１４に接続している。
【００２０】なお、図２に示されている実施例では、ス
イッチ類及びランプ類のみしか示さりていないが、本発
明はこのようなもののみに限定されるものではなく、CC
U1及びＣＣＵ１１〜１４にアナログ信号を出力するよう
なセンサを接続したり、また、アクチュエータを接続す
るように構成できることはもちろんである。
イッチ類及びランプ類のみしか示さりていないが、本発
明はこのようなもののみに限定されるものではなく、CC
U1及びＣＣＵ１１〜１４にアナログ信号を出力するよう
なセンサを接続したり、また、アクチュエータを接続す
るように構成できることはもちろんである。
【００２１】このように実体配線がなされたものの制御
については、例えばＣＣＵ１は、ＬＣＵ１１からドアス
イッチ３２がＯＮあるいはＬＣＵ１２からドアスイッチ
３１がＯＮであることという情報を受けると、ＬＣＵ１
２に情報を直し、ルームランプ３５を点灯するようにす
る。また、例えば、キースイッチ３３の状態からＡＣＣ
及びＩＧＮがＯＮであり、リヤデフォッガスイッチ３４
がＯＮであるという情報をＣＣＵ１が受けるとＬＣＵ１
３に情報を返し、リヤデフォッガ３０を動作させるよう
にする。
については、例えばＣＣＵ１は、ＬＣＵ１１からドアス
イッチ３２がＯＮあるいはＬＣＵ１２からドアスイッチ
３１がＯＮであることという情報を受けると、ＬＣＵ１
２に情報を直し、ルームランプ３５を点灯するようにす
る。また、例えば、キースイッチ３３の状態からＡＣＣ
及びＩＧＮがＯＮであり、リヤデフォッガスイッチ３４
がＯＮであるという情報をＣＣＵ１が受けるとＬＣＵ１
３に情報を返し、リヤデフォッガ３０を動作させるよう
にする。
【００２２】図３を用いて、さらに、システム全体の制
御について説明する。ＣＣＵ１はマイクロコンピュータ
４１及び、通信処理回路４０（Communication Inter fa
ceAdapter ；以下（ＩＭと記す）から構成されている。
ＣＣＵ１はスイッチ類３４の状態に関する情報を直接に
受け取り、あるいは、ランプ類２３を直接に制御する。
これと共に、ＣＣＵ１はＬＣＵ１１〜１４を介して通信
によりスイッチ類３１，３２の状態を受け、ランプ類２
５，３５を制御する。
御について説明する。ＣＣＵ１はマイクロコンピュータ
４１及び、通信処理回路４０（Communication Inter fa
ceAdapter ；以下（ＩＭと記す）から構成されている。
ＣＣＵ１はスイッチ類３４の状態に関する情報を直接に
受け取り、あるいは、ランプ類２３を直接に制御する。
これと共に、ＣＣＵ１はＬＣＵ１１〜１４を介して通信
によりスイッチ類３１，３２の状態を受け、ランプ類２
５，３５を制御する。
【００２３】ＣＣＵ１とＬＣＵ１１〜１４は多重伝送路
２を介して通信により情報を交換している。多重伝送路
２は双方向性のものであれば何でも良く、電気信号を伝
送するものの他光ファイバなども用いることができる。
ＣＣＶ１は、いわゆる半二重方式（Haif Duplex)によ
り、ＬＣＵ１１〜１４と通信をおこなっている。
２を介して通信により情報を交換している。多重伝送路
２は双方向性のものであれば何でも良く、電気信号を伝
送するものの他光ファイバなども用いることができる。
ＣＣＶ１は、いわゆる半二重方式（Haif Duplex)によ
り、ＬＣＵ１１〜１４と通信をおこなっている。
【００２４】図４はＣＣＵ１とＬＣＵ１１〜１４との信
号の授受を示すための図である。まず、ＣＣＵ１は特定
のＬＣＵを選択し、特定のＬＣＵに対して多重信号路２
に信号を出力して呼びかける（送信フレーム；ＴＸ
Ｄ）。この呼びかけに応じて、選択されたＬＣＵはＣＣ
Ｕ１に対して多重信号路２に信号を出力して応答する
（受信フレーム；ＲＸＤ）。
号の授受を示すための図である。まず、ＣＣＵ１は特定
のＬＣＵを選択し、特定のＬＣＵに対して多重信号路２
に信号を出力して呼びかける（送信フレーム；ＴＸ
Ｄ）。この呼びかけに応じて、選択されたＬＣＵはＣＣ
Ｕ１に対して多重信号路２に信号を出力して応答する
（受信フレーム；ＲＸＤ）。
【００２５】ＣＣＵ１はＬＣＵ１１〜１４のなかから特
定のＬＣＵを順次選択し、このような呼びかけ及び応答
と繰り返すことにより多重伝送を行なっている。
定のＬＣＵを順次選択し、このような呼びかけ及び応答
と繰り返すことにより多重伝送を行なっている。
【００２６】図５に多重伝送路に出力さる通信信号６０
が示されている。通信信号６０は送信開始部ＳＴＸ６
１，アドレス６２，送信データ６３（メッセージ）、及
び送信終了部ＥＴＸ６４よりなっている。アドレス６２
は、このような半二重方式による多重伝送の行先を表す
ために付されている。各ＬＣＵは、多重伝送路２から受
け取ったデータに付されているアドレスが予め各ＬＣＵ
に付されている自らのアドレスであると認識したときだ
け、応答する。
が示されている。通信信号６０は送信開始部ＳＴＸ６
１，アドレス６２，送信データ６３（メッセージ）、及
び送信終了部ＥＴＸ６４よりなっている。アドレス６２
は、このような半二重方式による多重伝送の行先を表す
ために付されている。各ＬＣＵは、多重伝送路２から受
け取ったデータに付されているアドレスが予め各ＬＣＵ
に付されている自らのアドレスであると認識したときだ
け、応答する。
【００２７】このように、ＣＣＵ１からアドレスが付さ
れて送出された通信信号が出力され、そのアドレスを理
解し、それが自らのものであると判断したＬＣＵの一つ
だけがそれに応答して通信信号をＣＣＵ１に送出するこ
とにより、上記した半二重方式によるデータの伝送動作
が繰り返えされる。
れて送出された通信信号が出力され、そのアドレスを理
解し、それが自らのものであると判断したＬＣＵの一つ
だけがそれに応答して通信信号をＣＣＵ１に送出するこ
とにより、上記した半二重方式によるデータの伝送動作
が繰り返えされる。
【００２８】次に、図６はＬＣＵ１１〜１４の一例を大
まかなブロック構成で示したもので、多重伝送路２から
入力された受信信号ＲＸＤは同期回路１０２に供給さ
れ、クロック発生器１０７からのクロックの同期を取
り、制御回路１０１に受信信号ＲＸＤのクロック成分に
調歩同期したクロックが与えられ、これにより、制御回
路１０１が制御信号を発生し、シフトレジスタ１０４に
受信信号のデータ部分をシリアルに読込む。
まかなブロック構成で示したもので、多重伝送路２から
入力された受信信号ＲＸＤは同期回路１０２に供給さ
れ、クロック発生器１０７からのクロックの同期を取
り、制御回路１０１に受信信号ＲＸＤのクロック成分に
調歩同期したクロックが与えられ、これにより、制御回
路１０１が制御信号を発生し、シフトレジスタ１０４に
受信信号のデータ部分をシリアルに読込む。
【００２９】一方、アドレス比較回路１０３には、予め
そのＬＣＵに割り当てられたアドレスが与えられてお
り、このアドレスとシフトレジスタ１０４の所定のビッ
ト位置に読込まれたデータとがアドレス比較回路１０３
によって比較され、両者が一致したときだけシフトレジ
スタ１０４内のデータがＩ／Ｏバッファ１０５に転送さ
れ、外部機器に与えられる。
そのＬＣＵに割り当てられたアドレスが与えられてお
り、このアドレスとシフトレジスタ１０４の所定のビッ
ト位置に読込まれたデータとがアドレス比較回路１０３
によって比較され、両者が一致したときだけシフトレジ
スタ１０４内のデータがＩ／Ｏバッファ１０５に転送さ
れ、外部機器に与えられる。
【００３０】また、制御回路１０１は受信信号ＲＸＤを
監視し、スリープモードに入るか否かの判断をおこな
う。ＣＣＵ１からの受信信号ＲＸＤによりシフトレジス
タ104に格納されたデータが、ＬＣＵがスリープモード
に入ることを示していると、制御回路１０１はクロック
発生器に働きかけ、クロック発生器１０７の発振を停止
させる。
監視し、スリープモードに入るか否かの判断をおこな
う。ＣＣＵ１からの受信信号ＲＸＤによりシフトレジス
タ104に格納されたデータが、ＬＣＵがスリープモード
に入ることを示していると、制御回路１０１はクロック
発生器に働きかけ、クロック発生器１０７の発振を停止
させる。
【００３１】一方、ＬＣＵがスリープモードの状態にあ
ると、ＬＣＵは再び受信信号ＲＸＤを受信するとスリー
プモードを解除する。同期回路１０２はスリープモード
に入っても受信信号ＲＸＤの有無を監視する。ＬＣＵが
スリーブ状態となり、クロック発生器１０７が発振を停
止した状態のときに、受信信号ＲＸＤがあると、同期回
路１０２はクロック発生器１０７に働きかけ、再び、ク
ロック発生器の発振を開始させる。これと共に、同期回
路１０２は制御回路１０１に働きかけ、ＬＣＵの制御が
通常状態に戻ったことを知らせる。
ると、ＬＣＵは再び受信信号ＲＸＤを受信するとスリー
プモードを解除する。同期回路１０２はスリープモード
に入っても受信信号ＲＸＤの有無を監視する。ＬＣＵが
スリーブ状態となり、クロック発生器１０７が発振を停
止した状態のときに、受信信号ＲＸＤがあると、同期回
路１０２はクロック発生器１０７に働きかけ、再び、ク
ロック発生器の発振を開始させる。これと共に、同期回
路１０２は制御回路１０１に働きかけ、ＬＣＵの制御が
通常状態に戻ったことを知らせる。
【００３２】また、制御回路１０１はクロックで歩進す
るカウンタを含み、シーケンシャルな制御信号を発生
し、受信信号ＲＸＤによるデータをＩ／Ｏバッファ１０
５に与えたあと、それにひき続いて今度はＩ／Ｏバッフ
ァ１０５からシフトレジスタ１０４にデータをパラレル
に取り込み、外部機器からＣＣＵ１に伝送すべきデータ
をシフトレジスタ１０４の中にシリアルデータとして用
意する。そして、このデータをシフトレジスタ１０４か
らシリアルに読み出し、送信信号ＴＸＤとして多重伝送
路２に送出する。このときには、受信信号ＲＸＤに付さ
れていたアドレスがそのまま送信信号ＴＸＤに付されて
送信されるから、ＣＣＵ１は自らが送出したアドレスと
一致していることによりこの送信信号ＴＸＤの取り込み
を行ない、これにより半二重方式による１サイクル分の
データの授受が完了する。
るカウンタを含み、シーケンシャルな制御信号を発生
し、受信信号ＲＸＤによるデータをＩ／Ｏバッファ１０
５に与えたあと、それにひき続いて今度はＩ／Ｏバッフ
ァ１０５からシフトレジスタ１０４にデータをパラレル
に取り込み、外部機器からＣＣＵ１に伝送すべきデータ
をシフトレジスタ１０４の中にシリアルデータとして用
意する。そして、このデータをシフトレジスタ１０４か
らシリアルに読み出し、送信信号ＴＸＤとして多重伝送
路２に送出する。このときには、受信信号ＲＸＤに付さ
れていたアドレスがそのまま送信信号ＴＸＤに付されて
送信されるから、ＣＣＵ１は自らが送出したアドレスと
一致していることによりこの送信信号ＴＸＤの取り込み
を行ない、これにより半二重方式による１サイクル分の
データの授受が完了する。
【００３３】こうしてＣＣＵ１は次のＬＣＵに対するデ
ータの送出を行ない、これを繰り返すことにより複数の
ＬＣＵ１１〜１４との間でのデータの授受が周期的に行
なわれ、多重伝送が可能になる。
ータの送出を行ない、これを繰り返すことにより複数の
ＬＣＵ１１〜１４との間でのデータの授受が周期的に行
なわれ、多重伝送が可能になる。
【００３４】次に、図７はＣＩＭ４０の一例の大まかな
ブロック構成を示したものであり、ＣＩＭ４０とマイク
ロコンピュータ４１とはデータバスで結ばれている。
ブロック構成を示したものであり、ＣＩＭ４０とマイク
ロコンピュータ４１とはデータバスで結ばれている。
【００３５】そして、このデータバスの入出力のうち一
部がデータ用であり、残りがＣＩＭ４０の一部制御信号
用となっている。マイクロコンピュータ４１はマイクロ
コンピュータバッファ２０５を介してこのシフトレジス
タ２０４にアクセスするようになっている。
部がデータ用であり、残りがＣＩＭ４０の一部制御信号
用となっている。マイクロコンピュータ４１はマイクロ
コンピュータバッファ２０５を介してこのシフトレジス
タ２０４にアクセスするようになっている。
【００３６】一方、制御回路２０１はマイコンからの制
御信号を受け、シフトレジスタ204にマイクロコンピュ
ータ４１からのデータが格納されると同時に送信動作に
入り、このデータが格納され終った時刻から送信フレー
ムの伝送を開始する。
御信号を受け、シフトレジスタ204にマイクロコンピュ
ータ４１からのデータが格納されると同時に送信動作に
入り、このデータが格納され終った時刻から送信フレー
ムの伝送を開始する。
【００３７】こうして送信フレームがＣＩＭ４０から伝
送されると、それに応じてＬＣＵ側のＬＣＵ１１〜１４
の一つが応答し、ひき続いてそのＬＣＵが送信を行なう
から、その後シフトレジスタ２０４の中にはＣＩＭ４０
から呼掛けを行なったＬＣＵから伝送されたデータが格
納され終ることになる。
送されると、それに応じてＬＣＵ側のＬＣＵ１１〜１４
の一つが応答し、ひき続いてそのＬＣＵが送信を行なう
から、その後シフトレジスタ２０４の中にはＣＩＭ４０
から呼掛けを行なったＬＣＵから伝送されたデータが格
納され終ることになる。
【００３８】そこで、ＣＩＭ４０の制御回路２０は、こ
の時点においてマイクロコンピュータ４１に割込要求Ｉ
ＲＱを発生し、これに応じてマイコンコンピュータ４１
がシフトレジスタ２０４のデータを読み取り、データ伝
送を終了する。
の時点においてマイクロコンピュータ４１に割込要求Ｉ
ＲＱを発生し、これに応じてマイコンコンピュータ４１
がシフトレジスタ２０４のデータを読み取り、データ伝
送を終了する。
【００３９】また、ＣＩＭ４０はスリープモードに入る
とクロック発生器２０７の発振が停止するようになって
いる。マイクロコンピュータ４１がマイクロコンピュー
タバッファ２０５を介して制御回路２０１にスリープモ
ードに入るように信号を発生すると、制御回路２０１は
クロック発生器２０７に働きかけ、クロック発生器２０
７の発振を停止させる。
とクロック発生器２０７の発振が停止するようになって
いる。マイクロコンピュータ４１がマイクロコンピュー
タバッファ２０５を介して制御回路２０１にスリープモ
ードに入るように信号を発生すると、制御回路２０１は
クロック発生器２０７に働きかけ、クロック発生器２０
７の発振を停止させる。
【００４０】一方、ＣＩＭ４０がスリープモード状態に
あるときに、マイクロコンピュータ４１が制御回路２０
１にスリープモード状態の解除を示す信号を出力する
と、制御回路２０１はクロック発生器２０７に働きか
け、クロックの発振を再開させる。これにより、制御回
路２０１は通常の制御状態に復帰する。
あるときに、マイクロコンピュータ４１が制御回路２０
１にスリープモード状態の解除を示す信号を出力する
と、制御回路２０１はクロック発生器２０７に働きか
け、クロックの発振を再開させる。これにより、制御回
路２０１は通常の制御状態に復帰する。
【００４１】図１はＣＣＵ１の詳細を示すブロック構成
図である。スイッチ類の入力信号（０Ｖと５Ｖの間でス
テップ状に変化）は端子５０１より入力される。スイッ
チ類の入力信号は抵抗５０２（Ｒ1 ＝４７ｋΩ）及びコ
ンデンサ５０３（Ｃ1 ＝０.０２２μＦ)より成るＲＣフ
ィルタ５１０を介して、まず、スイッチバッファ５０４
に入力され、さらに、マイクロコンピュータ４１に取り
込まれる。
図である。スイッチ類の入力信号（０Ｖと５Ｖの間でス
テップ状に変化）は端子５０１より入力される。スイッ
チ類の入力信号は抵抗５０２（Ｒ1 ＝４７ｋΩ）及びコ
ンデンサ５０３（Ｃ1 ＝０.０２２μＦ)より成るＲＣフ
ィルタ５１０を介して、まず、スイッチバッファ５０４
に入力され、さらに、マイクロコンピュータ４１に取り
込まれる。
【００４２】一方、マイクロコンピュータ４１は出力ド
ライバ５０８を制御することによって、出力ドライバ５
０８に接続されているランプ類、２４をオンオフさせ
る。
ライバ５０８を制御することによって、出力ドライバ５
０８に接続されているランプ類、２４をオンオフさせ
る。
【００４３】前述のように、ＬＣＵ１１〜１４及びＣＩ
Ｍ４０はマイクロコンピュータ４１からの指示によりス
リープモード状態となるように構成されている。同様に
マイクロコンピュータ４０は所定の条件が整ったと判断
すると、ＬＣＵ１１〜１４及びＣＩＭ４０にスリープモ
ードに入るように指定した後に、自らのクロックの発振
を停止してスリープモードに入る。なお、マイクロコン
ピュータ４１は、その割込要求端子ＩＲＱに信号が印加
されると、スリープモード状態から復帰し、通常の制御
に移る。なお、詳しくは後述する。
Ｍ４０はマイクロコンピュータ４１からの指示によりス
リープモード状態となるように構成されている。同様に
マイクロコンピュータ４０は所定の条件が整ったと判断
すると、ＬＣＵ１１〜１４及びＣＩＭ４０にスリープモ
ードに入るように指定した後に、自らのクロックの発振
を停止してスリープモードに入る。なお、マイクロコン
ピュータ４１は、その割込要求端子ＩＲＱに信号が印加
されると、スリープモード状態から復帰し、通常の制御
に移る。なお、詳しくは後述する。
【００４４】一方、ＲＣフィルタ５１０によりフィルタ
リングされたスイッチのオンオフ信号は、それぞれ、Ｎ
ＡＮＤゲート５０５に入力される。例えば、ＮＡＮＤゲ
ートは日立社製HD74HC30を用いることができる。ＮＡＮ
Ｄゲート５０５の出力はマイクロコンピュータ４１の割
込端子（以下ＩＲＱと記す）に接続されている。
リングされたスイッチのオンオフ信号は、それぞれ、Ｎ
ＡＮＤゲート５０５に入力される。例えば、ＮＡＮＤゲ
ートは日立社製HD74HC30を用いることができる。ＮＡＮ
Ｄゲート５０５の出力はマイクロコンピュータ４１の割
込端子（以下ＩＲＱと記す）に接続されている。
【００４５】ＮＡＮＤゲート５０５の電源入力端子には
電圧Ｖccが接続され、一方、NANDゲート５０５のアース
端子は抵抗５０７を介してアースされている。さらに、
NANDゲート５０５の電源入力端子と抵抗５０７が接続し
た部分は、抵抗５０６を介して、ＮＡＮＤゲート５０５
の出力に接続される。
電圧Ｖccが接続され、一方、NANDゲート５０５のアース
端子は抵抗５０７を介してアースされている。さらに、
NANDゲート５０５の電源入力端子と抵抗５０７が接続し
た部分は、抵抗５０６を介して、ＮＡＮＤゲート５０５
の出力に接続される。
【００４６】ＮＡＮＤゲート５０５のいずれかの入力端
子の電圧がスレッシュレベル電圧より低くなると、ＮＡ
ＮＤゲート５０５は所定の出力電圧Ｖoutを出力する。
このスレッシュレベルは、ＮＡＮＤゲート５０５の電源
入力端子にかかる電圧Ｖccに応じて決定される。
子の電圧がスレッシュレベル電圧より低くなると、ＮＡ
ＮＤゲート５０５は所定の出力電圧Ｖoutを出力する。
このスレッシュレベルは、ＮＡＮＤゲート５０５の電源
入力端子にかかる電圧Ｖccに応じて決定される。
【００４７】このＮＡＮＤゲート５０５の動作を図８に
示される出力波形図を用いて説明する。スイッチがＯＦ
Ｆ状態からＯＮ状態に変化すると、スイッチ端子５０１
にかかる電圧はスイッチ状にLowレベル→Highレベル、H
ighレベル→Lowレベルの変化が何回か繰り返される。こ
のように変化してからしばらくしてLow 状態におちつく
（図８（ａ））。このようにスイッチ端子５０１にかか
る電圧が変化すると、抵抗５０２及びコンデンサ５０３
により構成されるＲＣフィルタ５１０の出力は、抵抗５
０２及びコンデンサ５０３の物理量によって決定される
時定数に応じて、チャッタリングを伴いながら徐々に減
少する（図８（ｂ））。
示される出力波形図を用いて説明する。スイッチがＯＦ
Ｆ状態からＯＮ状態に変化すると、スイッチ端子５０１
にかかる電圧はスイッチ状にLowレベル→Highレベル、H
ighレベル→Lowレベルの変化が何回か繰り返される。こ
のように変化してからしばらくしてLow 状態におちつく
（図８（ａ））。このようにスイッチ端子５０１にかか
る電圧が変化すると、抵抗５０２及びコンデンサ５０３
により構成されるＲＣフィルタ５１０の出力は、抵抗５
０２及びコンデンサ５０３の物理量によって決定される
時定数に応じて、チャッタリングを伴いながら徐々に減
少する（図８（ｂ））。
【００４８】前述のように、ＲＣフィルタ５１０の出力
電圧がＮＡＮＤゲート５０５の電源入力端子Ｖccによっ
て定まるスレッシュレベルより低くなると、ＮＡＮＤゲ
ート５０５の出力電圧がHighとなる。しかしながら、Ｒ
Ｃフィルタ５１０の出力電圧には、チャッタリング成分
が含みながら、減少している。そのために、スレッシュ
レベルを固定すると、ＲＣフィルタ５１０の出力電圧の
値は、スレッシュレベルを、複数回にわたって横切るこ
とになる。このために、ＮＡＮＤゲート５０５の出力は
きわめて短い時間内にＬow→High，High→Ｌowの反転を
繰り返すこととなる。
電圧がＮＡＮＤゲート５０５の電源入力端子Ｖccによっ
て定まるスレッシュレベルより低くなると、ＮＡＮＤゲ
ート５０５の出力電圧がHighとなる。しかしながら、Ｒ
Ｃフィルタ５１０の出力電圧には、チャッタリング成分
が含みながら、減少している。そのために、スレッシュ
レベルを固定すると、ＲＣフィルタ５１０の出力電圧の
値は、スレッシュレベルを、複数回にわたって横切るこ
とになる。このために、ＮＡＮＤゲート５０５の出力は
きわめて短い時間内にＬow→High，High→Ｌowの反転を
繰り返すこととなる。
【００４９】本実施では、抵抗５０６及び抵抗５０７を
用いることにより、ＮＡＮＤゲート５０５の出力電圧が
Ｌow→Highに変化したときに、スレッシュレベルを変化
させる（図８（ｂ）；スレッシュレベル１→スレッシュ
レベル２）ことにより、上記のＮＡＮＤゲート５０５の
出力電圧のリンチングを防止するように構成している。
用いることにより、ＮＡＮＤゲート５０５の出力電圧が
Ｌow→Highに変化したときに、スレッシュレベルを変化
させる（図８（ｂ）；スレッシュレベル１→スレッシュ
レベル２）ことにより、上記のＮＡＮＤゲート５０５の
出力電圧のリンチングを防止するように構成している。
【００５０】さらに、ＮＡＮＤゲート５０５のスレッシ
ュレベルの変化の動作について説明する。ＲＣフィルタ
５１０の出力がチャタリングを伴いながら減少し、ＮＡ
ＮＤゲート５０５の電源入力電圧Ｖccによって定まるス
レッシュレベル１よりも低くくなると、ＮＡＮＤゲート
５１０の出力電圧はＬowからHigh（出力電圧Ｌout)に変
化する。このようにＮＡＮＤゲート５１０の出力電圧Ｖ
out になると、抵抗５０６(Ｒ3＝５.１ｋΩ)及び抵抗５
０７日Ｒ4 ＝３０Ω）で分圧された値の電圧Ｖadd （約
３０ｍＶ）が、ＮＡＮＤゲート５１０のアース端子に重
畳される。このために、ＮＡＮＤゲート５０５の電源入
力端子電圧Ｖccが高くなったものと同様となり、これに
応じてスレッシュレベルも同様に高くなるスレッシュレ
ベル１→スレッシュレベル２）。
ュレベルの変化の動作について説明する。ＲＣフィルタ
５１０の出力がチャタリングを伴いながら減少し、ＮＡ
ＮＤゲート５０５の電源入力電圧Ｖccによって定まるス
レッシュレベル１よりも低くくなると、ＮＡＮＤゲート
５１０の出力電圧はＬowからHigh（出力電圧Ｌout)に変
化する。このようにＮＡＮＤゲート５１０の出力電圧Ｖ
out になると、抵抗５０６(Ｒ3＝５.１ｋΩ)及び抵抗５
０７日Ｒ4 ＝３０Ω）で分圧された値の電圧Ｖadd （約
３０ｍＶ）が、ＮＡＮＤゲート５１０のアース端子に重
畳される。このために、ＮＡＮＤゲート５０５の電源入
力端子電圧Ｖccが高くなったものと同様となり、これに
応じてスレッシュレベルも同様に高くなるスレッシュレ
ベル１→スレッシュレベル２）。
【００５１】次に、マイクロコンピュータ４１の動作
を、図９及び図１０に示すフローチャート図を用いて説
明する。図９に示される動作は１０msec毎になされる。
まず、ステップ３０２では、スリープモードに入るか否
かを判断する。スリープモードに入るための条件は、例
えば、エンジンが始動していない状態が長く続いている
等であり、ステップ３０２でスリープモードに入ると判
断しなければ、ステップ３０４で、スイッチバッファ５
０４の内容を読み込む。ステップ３０６で、受信テーブ
ルの内容を読み込む。受信テーブルは、各ＬＣＵのアド
レスに対応して設けられており（図１１の２２２）受信
データが蓄積されている。ステップ３１０で、読み込ん
だスイッチバッファ５０４の内容及び受信テーブル２２
２の内容に基づいて送信データを演算する。送信テーブ
ルは、各ＬＣＵのアドレスに対応して設けられており
（図１１の２２１）送信データが蓄積されている。ステ
ップ３１２で、この送信データ２２１を送信テーブルの
所定のアドレスに格納してこのフローチャートに示す動
作を終了する。
を、図９及び図１０に示すフローチャート図を用いて説
明する。図９に示される動作は１０msec毎になされる。
まず、ステップ３０２では、スリープモードに入るか否
かを判断する。スリープモードに入るための条件は、例
えば、エンジンが始動していない状態が長く続いている
等であり、ステップ３０２でスリープモードに入ると判
断しなければ、ステップ３０４で、スイッチバッファ５
０４の内容を読み込む。ステップ３０６で、受信テーブ
ルの内容を読み込む。受信テーブルは、各ＬＣＵのアド
レスに対応して設けられており（図１１の２２２）受信
データが蓄積されている。ステップ３１０で、読み込ん
だスイッチバッファ５０４の内容及び受信テーブル２２
２の内容に基づいて送信データを演算する。送信テーブ
ルは、各ＬＣＵのアドレスに対応して設けられており
（図１１の２２１）送信データが蓄積されている。ステ
ップ３１２で、この送信データ２２１を送信テーブルの
所定のアドレスに格納してこのフローチャートに示す動
作を終了する。
【００５２】一方、ステップ３０２で、スリープモード
に入ると判断した場合には、ステップ３１４でスリープ
フラグを１にする。このスリープフラグは、システム全
体がスリープモード状態になっていることを示すフラグ
である。ステップ３１６でスリープモードに入るための
データをマイコンバッファ２０５に書き込む。前述のと
おり、各ＬＣＵ１１〜１４はこのデータを受け取るとス
リープモード状態となる。ステップ３１８でＣＩＭ４０
に送信開始を指示し、シフトレジスタ２０４から送信信
号ＴＸＤが多重伝送路２に送り込まれる。ステップ３１
６で全てのLCUにスリープモードに入るための送信をし
たか判断する。全てのＬＣＵにスリープモードに入るた
めの送信をしてなければ、ステップ３１６にもどり、全
てのLCUをスリープモードにするために動作を繰り返
す。ステップ３２０で、全てのLCUにスリープモードに
入るための送信をしたと判断すると、ステップ３２４で
ＣＩＭ４０にスリープモードに入るように指示し、ステ
ップ３２６でマイクロコンピュータ４０の内部クロック
の発振を停止して、このフローに示されている動作を終
了する。
に入ると判断した場合には、ステップ３１４でスリープ
フラグを１にする。このスリープフラグは、システム全
体がスリープモード状態になっていることを示すフラグ
である。ステップ３１６でスリープモードに入るための
データをマイコンバッファ２０５に書き込む。前述のと
おり、各ＬＣＵ１１〜１４はこのデータを受け取るとス
リープモード状態となる。ステップ３１８でＣＩＭ４０
に送信開始を指示し、シフトレジスタ２０４から送信信
号ＴＸＤが多重伝送路２に送り込まれる。ステップ３１
６で全てのLCUにスリープモードに入るための送信をし
たか判断する。全てのＬＣＵにスリープモードに入るた
めの送信をしてなければ、ステップ３１６にもどり、全
てのLCUをスリープモードにするために動作を繰り返
す。ステップ３２０で、全てのLCUにスリープモードに
入るための送信をしたと判断すると、ステップ３２４で
ＣＩＭ４０にスリープモードに入るように指示し、ステ
ップ３２６でマイクロコンピュータ４０の内部クロック
の発振を停止して、このフローに示されている動作を終
了する。
【００５３】図１１に示されるフローチャートに示され
る動作は、マイクロコンピュータ４１のＩＲＱ端子に信
号が入力されたときに実行される。まず、ステップ４０
２で、スリープフラグが１か否か判断する。スリープフ
ラグが１でなければ、ＣＩＭ４０が、ＬＣＵ１１〜１４
からの信号を、受信完了したことによる割込信号であ
る。そのために、ステップ４０４からステップ４０８
で、ＬＣＵ１１〜１４への送信のための動作を行う。す
なわち、ステップ４０４でマイコンバッファ２０５の内
容を受信テーブル２２１に格納し、ステップ４０６で送
信テーブル２２１の内容をマイコンバッファ２０５に書
き込み、さらに、ステップ４０８で、ＣＩＭ４０に送信
開始を指示する。これによって、所定の送信信号ＲＸＤ
が多重伝送路２に出力される。
る動作は、マイクロコンピュータ４１のＩＲＱ端子に信
号が入力されたときに実行される。まず、ステップ４０
２で、スリープフラグが１か否か判断する。スリープフ
ラグが１でなければ、ＣＩＭ４０が、ＬＣＵ１１〜１４
からの信号を、受信完了したことによる割込信号であ
る。そのために、ステップ４０４からステップ４０８
で、ＬＣＵ１１〜１４への送信のための動作を行う。す
なわち、ステップ４０４でマイコンバッファ２０５の内
容を受信テーブル２２１に格納し、ステップ４０６で送
信テーブル２２１の内容をマイコンバッファ２０５に書
き込み、さらに、ステップ４０８で、ＣＩＭ４０に送信
開始を指示する。これによって、所定の送信信号ＲＸＤ
が多重伝送路２に出力される。
【００５４】一方、ステップ４０でスリープフラグが１
であれば、今までは、システム全体がスリープモード状
態であった事を示しており、スリープモード状態を解除
するための動作をステップ４１０からステップ４１７で
行う。まず、これからスリープモード状態を解除するの
で、ステップ４１０で、スリープフラグを０とする。ス
テップ４１２で、スリープモード解除のためのデータを
マイコンバッファ205に書き込み、ステップ４１４で、
ＣＩＭ４０に送信開始を指示する。ステップ４１１で全
てのＬＣＵにスリープモード解除のための送信をしたか
判断し、全てのＬＣＵにスリープモード解除のための送
信がなされていれば、このフローに示されている動作を
終了する。ステップ４１６で、全てのＬＣＵにスリープ
モード解除のための送信をしてないと判断すると、ステ
ップ４１７で、次のＬＣＵのアドレスを演算し、さら
に、ステップ４１２に戻り、同様の動作を繰り返す。
であれば、今までは、システム全体がスリープモード状
態であった事を示しており、スリープモード状態を解除
するための動作をステップ４１０からステップ４１７で
行う。まず、これからスリープモード状態を解除するの
で、ステップ４１０で、スリープフラグを０とする。ス
テップ４１２で、スリープモード解除のためのデータを
マイコンバッファ205に書き込み、ステップ４１４で、
ＣＩＭ４０に送信開始を指示する。ステップ４１１で全
てのＬＣＵにスリープモード解除のための送信をしたか
判断し、全てのＬＣＵにスリープモード解除のための送
信がなされていれば、このフローに示されている動作を
終了する。ステップ４１６で、全てのＬＣＵにスリープ
モード解除のための送信をしてないと判断すると、ステ
ップ４１７で、次のＬＣＵのアドレスを演算し、さら
に、ステップ４１２に戻り、同様の動作を繰り返す。
【００５５】図１２に第２の実施例を示す。第２の実施
例では、スイッチバッファ５０４の替わりにセレクタ６
０４を設けたものであり、その他の部分は第１の実施例
と同一である。
例では、スイッチバッファ５０４の替わりにセレクタ６
０４を設けたものであり、その他の部分は第１の実施例
と同一である。
【００５６】
【発明の効果】以上説明したように、本発明によれば、
スイッチング手段の出力をハンチング除去回路を介して
割込み端子に取り込むと共にこの割込み端子に通信制御
回路が出力する信号が入力されるように構成して、この
割込み端子にいずれかの信号が入力されたときマイクロ
コンピュータのスリープ状態が解除されるように構成し
たので、マイクロコンピュータの端子の入力状態を監視
するプログラム／スリープ状態への移行プログラム／ス
リープ解除プログラムがシンプルに構成でき、しかも入
力端子が少なくてすむという効果を奏する。
スイッチング手段の出力をハンチング除去回路を介して
割込み端子に取り込むと共にこの割込み端子に通信制御
回路が出力する信号が入力されるように構成して、この
割込み端子にいずれかの信号が入力されたときマイクロ
コンピュータのスリープ状態が解除されるように構成し
たので、マイクロコンピュータの端子の入力状態を監視
するプログラム／スリープ状態への移行プログラム／ス
リープ解除プログラムがシンプルに構成でき、しかも入
力端子が少なくてすむという効果を奏する。
【００５７】
【００５８】
【図１】中央制御装置の詳細を示すブロック図。
【図２】自動車の実体配線図。
【図３】システムの全体図。
【図４】中央制御装置と端末制御装置との信号の授受を
示す図。
示す図。
【図５】多重伝送路に出力される通信信号を示す図。
【図６】端末制御装置の詳細を示すブロック図。
【図７】通信処理回路の詳細を示すブロック図。
【図８】スイッチ端子の出力、ＲＣフィルタの出力及び
ＮＡＮＤゲートの出力の出力波形図。
ＮＡＮＤゲートの出力の出力波形図。
【図９】マイクロコンピュータの動作を示すフローチャ
ート図。
ート図。
【図１０】マイクロコンピュータの動作を示すフローチ
ャート図。
ャート図。
【図１１】データテーブルを示す図。
【図１２】第２の実施例を示す図。
４１…マイクロコンピュータ、５０１…端子、５０５…
ＮＡＮＤゲート、506，５０７…抵抗、５０８…出力ド
ライバ、５１０…ＲＣフィルタ。
ＮＡＮＤゲート、506，５０７…抵抗、５０８…出力ド
ライバ、５１０…ＲＣフィルタ。
フロントページの続き (56)参考文献 特開 昭57−20832（ＪＰ，Ａ) 特開 昭62−169219（ＪＰ，Ａ) 特開 平２−159812（ＪＰ，Ａ) 特開 平２−196389（ＪＰ，Ａ) 特開 昭61−220016（ＪＰ，Ａ) 特開 昭49−47063（ＪＰ，Ａ) 特開 昭61−65512（ＪＰ，Ａ) 特開 昭55−77236（ＪＰ，Ａ) 特開 昭60−143050（ＪＰ，Ａ) 実開 昭47−17546（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】スイッチング手段の出力をハンチング除去
回路を介して割込み端子に取り込んで出力ドライバーを
制御するマイクロコンピュータと、 他の制御装置との通信制御を実行する通信制御回路とを
備え、 この通信制御回路は他の制御装置から信号を受信した際
前記マイクロコンピュータに信号を出力するように構成
されており、 かつ、前記ハンチング除去回路の出力を取り込む前記割
込み端子に前記通信制御回路が出力する信号が入力され
るように構成されており、 さらに、当該割込み端子に前記いずれかの信号が入力さ
れたとき前記マイクロコンピュータのスリープ状態が解
除されるように構成されている通信機能を備えた制御装
置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3054347A JP2928651B2 (ja) | 1991-03-19 | 1991-03-19 | 通信機能を備えた制御装置 |
| KR1019920004357A KR100272054B1 (ko) | 1991-03-19 | 1992-03-17 | 스위칭상태 검출장치, 제어장치 및 전송장치 |
| EP92302388A EP0505189B1 (en) | 1991-03-19 | 1992-03-19 | Control unit |
| DE69225349T DE69225349T2 (de) | 1991-03-19 | 1992-03-19 | Steuereinheit |
| US08/673,785 US5724601A (en) | 1991-03-19 | 1996-06-11 | Switching state detecting apparatus, control unit and transmission unit for waking up a microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3054347A JP2928651B2 (ja) | 1991-03-19 | 1991-03-19 | 通信機能を備えた制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04290029A JPH04290029A (ja) | 1992-10-14 |
| JP2928651B2 true JP2928651B2 (ja) | 1999-08-03 |
Family
ID=12968096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3054347A Expired - Fee Related JP2928651B2 (ja) | 1991-03-19 | 1991-03-19 | 通信機能を備えた制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5724601A (ja) |
| EP (1) | EP0505189B1 (ja) |
| JP (1) | JP2928651B2 (ja) |
| KR (1) | KR100272054B1 (ja) |
| DE (1) | DE69225349T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5315539A (en) * | 1992-09-24 | 1994-05-24 | Xerox Corporation | Method and apparatus for debouncing signals |
| JP3438473B2 (ja) * | 1996-06-20 | 2003-08-18 | 矢崎総業株式会社 | 多重伝送システム、およびこれに用いられる異常処理制御方法並びに異常処理装置 |
| JP4756340B2 (ja) * | 2005-10-13 | 2011-08-24 | 株式会社デンソー | 通信システム及び方法、並びに分散制御システム及び方法 |
| TW201828599A (zh) * | 2017-01-25 | 2018-08-01 | 原相科技股份有限公司 | 用來改善按鍵彈跳誤判的校正電路 |
| RU2693309C2 (ru) * | 2017-11-14 | 2019-07-02 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Импульсный селектор |
| RU2717628C1 (ru) * | 2019-03-11 | 2020-03-24 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Импульсный селектор |
| JP7310642B2 (ja) * | 2020-02-20 | 2023-07-19 | 株式会社オートネットワーク技術研究所 | 車載ｅｃｕ、プログラム及び情報処理方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5311185B2 (ja) * | 1972-09-13 | 1978-04-19 | ||
| US3984773A (en) * | 1974-06-06 | 1976-10-05 | Mitsubishi Denki Kabushiki Kaisha | Pulse counting-rate meter |
| JPS5577236A (en) * | 1978-12-06 | 1980-06-10 | Nec Corp | Interface circuit of logic circuit |
| JPS55150148A (en) * | 1979-05-09 | 1980-11-21 | Olympus Optical Co Ltd | Cue signal generating circuit |
| JPS5648714A (en) * | 1979-09-28 | 1981-05-02 | Hitachi Ltd | Chattering noise eliminating circuit |
| DE3109708A1 (de) * | 1981-03-13 | 1982-09-23 | Robert Bosch Gmbh, 7000 Stuttgart | Vorrichtung zur impulsaufbereitung mit definierter ruecksetzung |
| FR2501938B1 (fr) * | 1981-03-13 | 1985-06-21 | Constr Telephoniques | Circuit conformateur de signaux |
| US4698748A (en) * | 1983-10-07 | 1987-10-06 | Essex Group, Inc. | Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity |
| JPS6165512A (ja) * | 1984-09-05 | 1986-04-04 | Sharp Corp | ホトカプラ |
| JPS61234118A (ja) * | 1985-04-09 | 1986-10-18 | Mitsubishi Electric Corp | 波形整形回路 |
| US4768191A (en) * | 1986-10-01 | 1988-08-30 | Itt Corporation, Defense Communications Division | Digital data and orderwire combiner apparatus |
| JPH01168116A (ja) * | 1987-12-24 | 1989-07-03 | Nec Corp | チャタリング防止回路 |
| JPH0654245B2 (ja) * | 1988-04-19 | 1994-07-20 | 三菱電機株式会社 | 渦流量計 |
| JP2555165B2 (ja) * | 1988-10-27 | 1996-11-20 | 富士通株式会社 | ナンド回路 |
| FR2655496B1 (fr) * | 1989-12-05 | 1992-02-28 | Sgs Thomson Microelectronics | Comparateur a seuil immunise contre le bruit. |
| US5159213A (en) * | 1990-06-07 | 1992-10-27 | North American Philips Corporation | Logic gate circuit with limited transient bounce in potential of the internal voltage supply lines |
| JPH11168116A (ja) * | 1997-12-04 | 1999-06-22 | Mitsui High Tec Inc | 半導体チップ用電極バンプ |
-
1991
- 1991-03-19 JP JP3054347A patent/JP2928651B2/ja not_active Expired - Fee Related
-
1992
- 1992-03-17 KR KR1019920004357A patent/KR100272054B1/ko not_active IP Right Cessation
- 1992-03-19 DE DE69225349T patent/DE69225349T2/de not_active Expired - Fee Related
- 1992-03-19 EP EP92302388A patent/EP0505189B1/en not_active Expired - Lifetime
-
1996
- 1996-06-11 US US08/673,785 patent/US5724601A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100272054B1 (ko) | 2000-12-01 |
| DE69225349D1 (de) | 1998-06-10 |
| DE69225349T2 (de) | 1998-11-19 |
| JPH04290029A (ja) | 1992-10-14 |
| EP0505189A3 (en) | 1993-02-03 |
| US5724601A (en) | 1998-03-03 |
| KR920018560A (ko) | 1992-10-22 |
| EP0505189A2 (en) | 1992-09-23 |
| EP0505189B1 (en) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3950545B2 (ja) | 動力車のためのデータバスシステム | |
| US7245631B2 (en) | Multiplex communication apparatus for vehicle | |
| US20030229402A1 (en) | Method and device for activating and/or deactivating distributed control units | |
| KR101930957B1 (ko) | 차량 네트워크용 제어장치 및 차량 네트워크의 에너지 절감 작동 방법 | |
| US8065464B2 (en) | Method for transmitting data from and to a control device | |
| JP2928651B2 (ja) | 通信機能を備えた制御装置 | |
| US6477140B1 (en) | Multiplex communications system | |
| JP2004531787A (ja) | 制御又は調節するためのシステム | |
| KR102219603B1 (ko) | 네트워크 시스템 | |
| US9715471B2 (en) | Master bus device for a vehicle communication bus of a motor vehicle | |
| US6529530B1 (en) | Multiplex communicating method | |
| US20220417346A1 (en) | In-Vehicle Relay Device and Relay Method | |
| US6256226B1 (en) | Eeprom write device | |
| US20030088724A1 (en) | Asynchronous bus interface apparatus | |
| US7437448B1 (en) | Method and device for function selection of a control unit | |
| JP2007142694A (ja) | Ｌｉｎ通信装置及びｌｉｎ通信制御方法 | |
| JP3397496B2 (ja) | 多重伝送システム | |
| KR100459325B1 (ko) | 자동차 시트 모터 제어 시스템 | |
| JP3797049B2 (ja) | 制御ノード間通信装置 | |
| JPH1127297A (ja) | 集約配線システム | |
| US20240089142A1 (en) | Vehicle-mounted apparatus and a method for relaying | |
| JPH0638276A (ja) | 多重伝送装置 | |
| JP2024018617A (ja) | 車両制御システム | |
| JP2020174327A (ja) | 通信装置 | |
| JPH02189612A (ja) | 出力インタフェース装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |