JP2924821B2

JP2924821B2 - 半導体集積回路の製造装置

Info

Publication number: JP2924821B2
Application number: JP8274547A
Authority: JP
Inventors: 武司平山
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1996-10-17
Filing date: 1996-10-17
Publication date: 1999-07-26
Anticipated expiration: 2016-10-17
Also published as: JPH10125635A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
製造装置に関し、特に、半導体集積回路の層間絶縁膜あ
るいは半導体回路基板の平坦化を行うための「該半導体
集積回路基板の保持」に係る半導体集積回路の製造装置
に関する。

【０００２】

【従来の技術】半導体集積回路は、情報処理技術の発展
に伴い、システムレベルの高集積化や高速化が進んでい
る。特に高集積化は、半導体集積回路を構成するトラン
ジスタ等の基本回路素子の微細化，半導体集積回路の配
線層の微細化および多層化によって推進されている。

【０００３】一方、現在の半導体集積回路では、システ
ムオンチップ化によって１チップに収納する機能は増加
の一途をたどっている。数年前では、一枚の回路基板上
に複数個の半導体集積回路を並べて構成していた機能
を、今日では、１個の半導体集積回路上に格納すること
は珍しいことではない。

【０００４】このため、効果的な半導体集積回路の高速
化及び高集積化を実現するには、半導体集積回路におい
て、各機能ブロックを構成する回路の簡略化および基本
回路素子の微細化を行いながら、しかも、各機能ブロッ
ク内および機能ブロック間の配置配線の改善も行われな
ければならない。そこで、従来にも増して、各機能ブロ
ック内および機能ブロック間を接続する配置配線の改良
による半導体集積回路の高集積化および高速化の技術が
注目されてきている。

【０００５】ところで、配置配線の微細化は、配線幅の
縮小によって行われるが、スケ−リング則に従って配線
幅と共に配線膜厚も縮小すると配線抵抗が高くなるた
め、通常行われている配線の微細化では、配線幅方向だ
けの縮小であって、配線膜厚についての縮小は行われて
いない。（まれには、配線膜厚を厚くして配線抵抗を減
少させる例も見られる。）

【０００６】以上のような配線抵抗を考慮に入れ、この
配線抵抗の改善に注目した配線の幅方向だけの縮小化
(ないしは更に配線膜の厚膜化)では、配線の断面の“縦
横比”を増大させることになる。そこで、この高縦横比
の配線を配線層間で絶縁する目的と、層間絶縁膜を挾ん
だ上下２層の配線層間で生ずる寄生容量を低減して配線
の寄生容量による信号伝搬の遅延を抑える目的のため
に、“層間絶縁膜を厚膜化する工夫”がなされている。

【０００７】そして、金属配線層間の層間絶縁膜の材料
としては、プラズマＣＶＤによるシリコン酸化膜が用い
られることが多いが、この層間絶縁膜材料および堆積方
法では、堆積後の該材料の表面に金属配線の有無を反映
した段差が形成され易く、しかも配線層の層数が増すに
つれて該段差は、累積されて強調される。例えば、0.6
μｍル−ルのＣＭＯＳで設計された半導体集積回路で
は、１層目のアルミ配線(第１アルミ)パタン形成後の最
大の段差は0.8μｍ(アルミ膜厚)であるが、３層目のア
ルミ配線(第３アルミ)パタン形成後の段差は、配線層が
重なり累積されて２μｍ強になる。

【０００８】一方、アルミ配線をエッチングする際のマ
スク材として、フォトレジストが一般に使用されている
が、このフォトレジストを用いて次世代の0.35μｍル−
ルのＣＭＯＳで用いられる２μｍ未満のピッチで配置さ
れるアルミ配線に対して、有効にパタニングできる該ア
ルミ配線下の層間絶縁膜の段差(フォ−カスマ−ジン)は
２μｍ未満である。それゆえ、半導体集積回路の第３ア
ルミのパタニングは、ウェハ間，ロット間の製造バラツ
キを考慮すると、半導体集積回路の製造が非常に難し
く、実現困難である。

【０００９】そこで、該層間絶縁膜の段差による加工精
度を改善し、パタニング精度を向上させる目的で、金属
配置配線間の層間絶縁膜に対して各種の平坦化技術が検
討され、また、開発されてきている。様々な平坦化技術
の中でも、原理が単純で平坦性の高い層間絶縁膜が得ら
れる研磨法が注目されており、特に、化学反応も利用し
て層間絶縁膜の平坦化を行う化学的研磨法(ＣＭＰ：Che
mical Mechanical Polishing)が次世代0.35μｍル−ル
のＣＭＯＳ用配線の層間絶縁膜平坦化技術として注目さ
れている。

【００１０】化学的研磨法(ＣＭＰ)による層間絶縁膜平
坦化については、「B.Davari,etal.，Tech.Digest，IEE
E-IEDM(1989)」や「P.Rentlen，M.E.Thomas，J.M.Pierc
e，PROC.of IEEE-VMIC. P.57(1990)」等で詳しく検討さ
れている。

【００１１】ここで、従来のＣＭＰによる平坦化層間絶
縁膜の形成法(製造法)について、図４を参照して説明す
る。なお、図４は、従来の上記形成法(製造法)を説明す
る図であって、工程Ａ〜工程Ｃからなる製造工程順断面
図である。この従来法は、図４に示すように、まず、第
１の層間絶縁膜12上にアルミ配線13を形成し(工程Ａ)、
続いて、このアルミ配線13上に第２の層間絶縁膜14を形
成した後(工程Ｂ)、この第２の層間絶縁膜14を平坦化す
る方法である(工程Ｃ)。

【００１２】上記従来法について、更に詳細に説明する
と、従来のＣＭＰによる平坦化層間絶縁膜の形成法(製
造法)は、まず工程Ａに示すように、半導体集積回路の
ポリシリコンゲート電極あるいはポリシリコン配線と、
該電極あるいは配線の上層に形成する配線とを絶縁分離
するため、プラズマＣＶＤによるＢＰＳＧ膜からなる第
１の層間絶縁膜12を形成し、続いて、その上にアルミ配
線13を形成する。このアルミ配線13の形成は、アルミ配
線13となるTiN／AlSiCu／TiN／Tiといったサンドイッチ
構造を持つアルミ層8,000Åを形成した後、このアルミ
層に対して一般的な手法でフォトレジストをマスクにし
てエッチングにより形成する。

【００１３】次に、工程Ｂに示すように、アルミ配線13
と、更にその上層に配置されるアルミ配線(図示せず)と
を絶縁分離するために、第２の層間絶縁膜14を形成す
る。この第２の層間絶縁膜14は、プラズマＣＶＤにより
シリコン酸化膜を厚さ24,000Å堆積させる。このとき、
第２の層間絶縁膜14は、矩形の断面形状を有するアルミ
配線13の底面と第１の層間絶縁膜12とが接する角の部分
で、プラズマＣＶＤによるシリコン酸化膜の堆積速度が
遅くなることから、この角部分でくびれた不連続な角を
有する表面形状を呈する(→工程Ｂ参照)。

【００１４】そこで、工程Ｃに示すように、化学的研磨
法(ＣＭＰ)を適用して前記第２の層間絶縁膜14を研磨
し、その表面を平坦化する。この第２の層間絶縁膜14
は、アルミ配線13上から所望の膜厚(例えば8,000Å)に
なるまで研磨し、その表面を平坦化する。なお、研磨材
としては、コロイダルシリカに代表される研磨材が使用
される。

【００１５】次に、上記研磨により生じた研磨かす及び
余剰の研磨材を洗浄し除去する。この洗浄作業では、一
般に上記研磨材は水酸基を有する弱アルカリ性であるた
め、フッ酸などの酸を用いて行われる。なお、この研磨
かす及び余剰の研磨材は、半導体基板の表面にゴミとし
て付着し、製造歩留りを低下させる原因となるので除去
しなければならない。［余剰の研磨材，研磨かすは、コ
ロイダルシリカに代表される余剰の研磨材であり、ま
た、第２の層間絶縁膜14の研磨かす(シリコン酸化膜の
研磨かす)である。］

【００１６】図５に、化学的研磨法(ＣＭＰ)を適用する
研磨装置の概略図を示す。この研磨装置は、図５に示す
ように、チャック15，研磨材ピッチャ16，定盤17，囲い
18より構成されている。そして、半導体集積回路が作り
込まれている半導体基板(図示せず)は、その表面を下に
してチャック15の下部に固定し、コロイダルシリカを主
体とする研磨材を研磨材ピッチャ16から例えば100ｃｃ
／分の速度で供給し、半導体基板の最上層の層間絶縁膜
を化学的研磨法(ＣＭＰ)により研磨し、前掲の図４工程
Ｃに示すように平坦化する。

【００１７】この化学的研磨法(ＣＭＰ)による研磨作業
時には、チャック15は自身で回転しかつチャック15の軸
は定盤17の上を、螺旋を描くなどの回転運動を行うこと
により、半導体基板の表面の層間絶縁膜の平坦化が行わ
れる。この時、チャック15は、定盤17方向に、例えば１
Ｋｇ／ｃｍ□の圧力で圧接されている。（なお、定盤17
の周囲は、研磨材ならびに研磨かす(研磨屑)が定盤17の
外に脱落しないように、囲い18で覆われている。）

【００１８】図６に、前掲の図５に示した研磨装置で用
いられるチャック15の構造を示す。このチャック15は、
チャック基部19、弾力性を有する発泡性樹脂製のパッド
20およびリテナ−リング21からなり、チャック基部19に
パッド20が接着剤等で固定されている構造からなる。そ
して、半導体基板22は、その表面を下にして発泡性樹脂
製パッド20に水を利用して吸着されている。また、チャ
ック基部19の底面に取り付けられているリテナ−リング
21は、半導体基板22が、その最上層の層間絶縁膜の研磨
作業中に、チャック15から脱落することを防ぐと共に、
半導体基板22の最上層の層間絶縁膜の最大削れ量を制限
するためのものである。

【００１９】ところで、半導体基板22の裏面には、拡散
処理時のゲッタリング等を目的として、慣例的に細かい
凹凸が形成されている。この凹凸は、半導体装置の製造
者毎のノウ・ハウ等によりその程度は異なっているが、
いずれも肉眼で見た場合にザラザラしたすりガラス状に
なっている。

【００２０】このように裏面に細かい凹凸を有する半導
体基板22の場合、前掲の図６のようなチャック15を用い
たＣＭＰ装置で半導体基板22の最上層の層間絶縁膜の平
坦化(研磨)作業を行うと、平坦化された半導体基板22の
最上層の層間絶縁膜表面と定盤17との間で、研磨材の水
分を仲介として、吸盤の原理で引き合う力が働く。一
方、細かい凹凸を有する半導体基板22の裏面と発泡性樹
脂製のパッド20と間で、該パット20に含まれている水分
を仲介にして、同じく吸盤の原理で引き合う力が働く。

【００２１】そして、前掲の図６に示すチャック15を用
いたＣＭＰ装置では、前者の「半導体基板22の最上層の
層間絶縁膜表面と定盤17との間の引き合う力」が、後者
の「半導体基板22の裏面とパッド20と間の引き合う力」
よりも大きくなり、その結果として、定盤17上に半導体
基板22が貼りついてしまうことがある。

【００２２】このように半導体基板22が定盤17上に貼り
ついてしまうと、リテナ−リング21と半導体基板22とが
接触すること等により、半導体基板22が割れたり、シリ
コンくずが発生したりし、さらには、研磨中の半導体基
板22や定盤17に傷をつける事故が発生するという欠点を
有することが知られている。また、研磨材や研磨かす
が、研磨中の半導体基板22の裏面と発泡性樹脂製パッド
20との間に入り込むと、半導体基板22と該パッド20との
間の吸着力が弱まり、半導体基板22がチャック15より脱
落し易くなるという欠点を有することも知られている。

【００２３】そこで、上記欠点を解消することを目的と
して、一般的な半導体装置で使用される「真空ポンプを
用いて強制的に半導体基板を吸着すること(いわゆる
“真空チャックの使用”)」が試みられている。ここ
で、従来の「真空チャックの使用」について、図７を参
照して説明する。なお、図７は、従来の真空チャックを
説明する図であって、同図(Ａ)は、該真空チャックの底
面形状を示す図であり、同図(Ｂ)は、(Ａ)のＡ−Ａ線矢
視断面図である。

【００２４】従来の真空チャック70は、金属性チャック
本体71に「深さ1ｍｍ程度×幅1ｍｍ程度」の溝72が同心
円に、かつ十字型状に刻まれ、その溝72に直径0.5ｍｍ
程度の吸気口73が多数設けられている［図７(Ａ)，(Ｂ)
参照］。この真空チャック70を用いて前掲の図５に示し
た研磨装置で半導体基板を研磨する場合について説明す
ると、まず、真空ポンプを作動させて研磨用の半導体基
板を該真空チャック70に固定させる。続いて、ＣＭＰに
よる研磨作業を行う。

【００２５】この場合、平坦化された半導体基板の最上
層の層間絶縁膜と定盤17との間の「研磨材の水分を仲介
とした吸盤の原理で引き合う力」よりも強い力で、該半
導体基板を真空チャック70に固定することができる。そ
のため、前記した欠点「半導体基板の割れ，シリコンく
ずの発生，研磨中の半導体基板や定盤に対する傷つけ」
という欠点および「半導体基板がチャック本体より脱落
し易くなる」という欠点が解消できる利点を有する。

【００２６】しかし、半導体基板の層間絶縁膜を、前掲
の図７に示す真空チャック70を用いてＣＭＰにより平坦
化すると、真空ポンプによる吸着であることから、半導
体基板が真空チャック70の底面に設けた溝72を反映して
変形する。そして、半導体基板は、変形したままで平坦
化処理作業が進行するため、平坦化を終了した半導体基
板の最上層の層間絶縁膜の表面は、真空チャック70の底
面の溝72を反映した凹凸が生じることになる。

【００２７】一方、真空ポンプを利用した半導体基板を
固定する手段の試みとして、実開平2−140838号公報に
記載の半導体基板が知られている。該公報に開示されて
いる半導体基板は、半導体基板の裏面に複数個の同心円
状の溝を形成し、隣接する溝を部分的に連絡した構成か
らなる。そして、真空チャックで吸着して該半導体基板
を支持し固定することが提案されている。

【００２８】しかしながら、上記公報に記載の技術は、
「リソグラフィ工程において、真空チャックと半導体基
板裏面との接触面積を少なくし、半導体基板裏面と真空
チャックとの間に異物が入り込む確率を低下させ、該異
物によるリソグラフィ工程の解像不良部の発生確率を低
減させる」点を目的として開発されたものである。

【００２９】因みに、リソグラフィ工程での真空吸着で
は、真空チャックが大気中を移動する際に、半導体基板
が真空チャック上で動かないように固定する機能を果た
せばよいので、この場合の吸着力(リソグラフィ工程で
要求される半導体基板を固定するための吸着力)は、Ｃ
ＭＰ工程の１０分の１にも満たないものである。従っ
て、前記公報に記載の技術を適用して半導体基板をＣＭ
Ｐにより研磨すると、半導体基板の最上層の層間絶縁膜
の表面には、半導体基板の裏面の溝を反映した凹凸が生
じてしまうことになる。

【００３０】

【発明が解決しようとする課題】前掲の図６に示すチャ
ック15の使用(半導体基板22を発泡性樹脂製のパッド20
に含まれている水分を仲介にして吸着する方式)では、
研磨作業(平坦化作業)中に半導体基板22が脱落したり、
半導体基板22が割れてシリコン屑が発生する等の問題が
あった(第１の問題点)。

【００３１】その理由は、研磨作業が進行すると、水分
を仲介とした発泡性樹脂製パッド20とザラザラしたすり
ガラス状の半導体基板22の裏面との間の吸着力よりも、
研磨作業によって平滑になった半導体基板22の表面と定
盤17との間の水分を仲介として吸着する力の方が大きく
なり、その結果として、半導体基板22が定盤17側に貼り
付くことになるからである。

【００３２】また、前掲の図７に示す真空チャックの使
用(溝72および吸気口73を有する真空チャック70であっ
て、半導体基板を真空吸着しながらＣＭＰ作業によつて
平坦化する方式)では、半導体基板は、この真空チャッ
ク70の底面の溝72を反映して変形したままで平坦化が進
行するため、平坦化を終了した半導体基板の最上層の層
間絶縁膜の表面に、この溝72を反映した凹凸が生じると
いう問題があった(第２の問題点)。

【００３３】その理由は、研磨作業中に、半導体基板を
平坦化するのに必要な圧力(最低１ｋｇ／平方ｃｍ)が掛
かり、また、半導体基板の裏面に真空チャック70の吸引
力が作用しており、そのため、この真空チャック70に設
けた溝72の段差が研磨工程を通じて半導体基板の表面に
転写されるからである。

【００３４】上記第２の問題点は、前掲の実開平2−140
838号公報に記載の技術(半導体基板側に溝を設けたも
の)でも同様である。即ち、この技術を適用して半導体
基板にＣＭＰ研磨を行った場合にも、半導体基板の最上
層の層間絶縁膜表面に半導体基板に設けた溝を反映した
凹凸を生じてしまうという問題が生じる。

【００３５】本発明は、上記第１および第２の問題点に
鑑み成されたものであって、その目的とするところは、
半導体集積回路の層間絶縁膜または半導体基板の平坦化
を行う研磨工程において、 (1) 半導体基板が半導体基板支持装置から脱落するのを
防ぐと共に、 (2) 該半導体基板支持装置のチャック表面の段差が半導
体集積回路の表面に転写されない、半導体集積回路の製
造装置を提供することにある。

【００３６】

【課題を解決するための手段】本発明に係る半導体集積
回路の製造装置は、研磨材の供給される定盤の上方に真
空チャックを配置し、該真空チャックの底面に半導体基
板の裏面を吸着させ、下方を向いた前記半導体基板の表
面を、前記真空チャックを回転運動させながら平坦化処
理する半導体集積回路の製造装置において、前記半導体
基板の裏面に、真空吸着のための吸着溝よりなる吸着パ
タンを形成し、且つ該吸着パタンを、半導体基板上の半
導体集積回路が作り込まれていない領域に対応させて形
成したことを特徴とする(請求項１)。

【００３７】

【００３８】

【発明の実施の形態】次に、本発明に係る半導体集積回
路の製造装置で生じる作用効果を含め、本発明の実施形
態について詳細に説明する。

【００３９】本発明では、半導体基板を研磨作業中に真
空吸着し得るので、半導体基板の脱落の心配がない。ま
た、真空吸着するための吸着パタンを、半導体基板上の
半導体集積回路が作り込まない領域に対応させて形成し
ているので、研磨のための圧力や真空吸引力が半導体基
板に作用するものの、従来技術における前記した「吸着
パタンによる変形」が半導体集積回路を作り込む領域に
生じることがなく、同領域を平坦に研磨することができ
る。例えば、研磨対象部位が半導体基板上に作り込まれ
る半導体集積回路の層間絶縁膜である場合(請求項６)、
凹凸のない平滑面を有する層間絶縁膜を形成することが
できる。

【００４０】本発明において、真空チャックの底面に、
水分による吸着力を半導体基板の裏面に対して及ぼすパ
ッド(発泡樹脂製パット)を設け、該パッドを介して半導
体基板の裏面を吸着するようにすれば(請求項２)、真空
吸着の前後(研磨による平坦化作業前後)に、水分による
吸着力のみで半導体基板を真空チャックの底面に保持し
ておくことができ、必要時以外に真空吸着をする必要が
なく、半導体基板の保持の完全化を図ることができる。

【００４１】また、前記吸着パタンについては、半導体
基板に作り込まれた半導体集積回路のパタンを反映した
吸着パタンからなり、該吸着パタンが半導体基板の裏面
に形成され、真空チャックの底面には真空吸着のための
吸気口のみを形成しておくことができる(請求項３)。

【００４２】また、半導体集積回路を作り込む領域は、
主として半導体基板表面の中央部分であるから、吸着パ
タンは、半導体基板の裏面の外周縁部近傍(具体的に
は、半導体基板の内側５ｍｍ以内であって、最終的には
不要部分に相当する箇所)に形成すればよい。特に、吸
着パタンを半導体基板裏面の上記外周縁部近傍に環状に
形成すれば(請求項４)、半導体基板を全周にわたって均
等な力で真空吸着することができる。

【００４３】更に、半導体基板上には、半導体集積回路
を切り離すためのスクライブ線が設けられているので、
吸着パタンをこのスクライブ線に対応させて半導体基板
の裏面に形成してもよく(請求項５)、この場合にも、半
導体集積回路を作り込む領域に影響を与えずに研磨する
ことができる。

【００４４】以上により、前記本発明の目的を達成する
ことができる。

【００４５】

【実施例】次に、本発明の実施例を挙げ、本発明を具体
的に説明するが、本発明は、以下の実施例１，２の記載
によって限定されるものではない。

【００４６】（実施例１）本実施例１では、前掲の図５
に示した研磨装置を使用し、研磨材の供給される定盤17
の上方に図１に示す真空チャック１(後記参照)を配置
し、該真空チャック１の底面に図２に示す半導体基板５
(後記参照)の裏面を吸着させ、下方を向いた半導体基板
５の表面を定盤17の上面に圧接させながら真空チャック
１を回転運動させることにより、半導体基板２の表面を
平坦に研磨するものである。

【００４７】図１は、本発明で使用する真空チャックの
１例を説明する図であって、(Ａ)は該真空チャックの底
面形状を示す図であり、(Ｂ)は(Ａ)のＡ−Ａ線矢視断面
図である。

【００４８】本実施例１で用いる真空チャック１は、図
１(Ａ)に示すように、円板状であって、チャック本体１
ａに、半導体基板の外縁部に対応する部分(図示せず)に
吸気口４を有し、それ以外の中央部分は平坦化されてい
る。この吸気口４は、半導体基板の直径よりも５ｍｍ程
度内側に４個設けられている。一方、真空チャック１の
底面には、図１(Ｂ)に示すように、吸気口４に通じる開
口部３ａをくり抜いた発泡樹脂製のパッド３が接着剤等
で固着されており、また、真空チャック１の底面外周部
にリテナ−リング２が設けられている。

【００４９】図２は、本発明で使用する半導体基板の１
例(実施例１)を示す図であって、(Ａ)は該半導体基板の
表面を示す図であり、(Ｂ)はその裏面を示す図であり、
(Ｃ)は(Ｂ)のＡ−Ａ線矢視断面図である。

【００５０】本実施例１で用いる半導体基板５は、図２
(Ａ)に示すように、円板状であって、その表面に半導体
集積回路６が作り込まれており、そして、この半導体集
積回路６の間に、半導体集積回路６を組立工程で切り離
す際に使用するスクライブ線７が設けられている。ま
た、半導体基板５の裏面には、図２(Ｂ)，(Ｃ)に示すよ
うに、吸着溝よりなる環状(円形状)の吸着パタン８が設
けられている。半導体集積回路６は、半導体基板５の中
央部分に設けられているので、この吸着パタ−ン８は、
半導体基板５上の半導体集積回路６が作り込まれない領
域に対応して、その裏面に形成されている。この吸着パ
タ−ン８は、半導体基板５の外周縁より約５ｍｍ内側に
レ−ザ−カッタ−で作製された“深さ50μｍで幅100μ
ｍの吸着溝”よりなる。

【００５１】本実施例１では、上記半導体基板５の平坦
化を行うため、該半導体基板５の保持手段として、前記
真空チャック１を使用するものである。この場合、前記
図１(Ａ)，(Ｂ)に示した真空チャック１側の吸気口４お
よび発泡樹脂製のパッド３の開口部３ａは、上記図２
(Ｂ)，(Ｃ)に示した半導体基板５の吸着パタ−ン８に対
応する位置に配置される。

【００５２】次に、本実施例１の作用について説明する
と、半導体基板５上の半導体集積回路６の層間絶縁膜を
研磨し平坦化する場合、この研磨作業中は、真空チャッ
ク１の底面に半導体基板５の裏面を真空吸着させて行
う。即ち、真空チャック１に設けた吸気口４より真空引
きすることにより半導体基板５を支持して研磨する。こ
の際の真空チャック１と半導体基板５との真空吸引力
は、真空チャック１に設けたパッド３の開口部３ａを通
して、半導体基板５の裏面の環状の吸着パタン８におよ
び、該吸着パタン８を介して半導体基板５の裏面に周方
向にわたって均等におよぶことになり、このように真空
吸着によるここと相まって、研磨作業中に、半導体基板
５が真空チャック１から脱落することがない。

【００５３】また、この状態で、真空チャック１を回転
させて研磨を行うと、半導体基板５に設けた“吸着パタ
ン８の段差”や、真空チャック１に設けたパッド３の
“開口部３ａによる段差”を反映した半導体基板５の表
面側の段差については、半導体集積回路６が作り込まれ
ていない領域に発生することになり、半導体集積回路６
が作り込まれた領域については、「吸着パタン８，開口
部３ａによる段差」を反映した段差が生じることがな
く、同領域を平坦に研磨することができる。具体的に、
８インチの半導体基板について研磨を行ったところ、こ
の半導体基板内の研磨膜厚のバラツキは、５％を下回る
ことが確認できた。

【００５４】（実施例２）図３は、本発明で用いる半導
体基板の他の実施例(実施例２)を示す図であって、(Ａ)
は、スクライブ線識別パタンを設けた半導体基板の表面
を示す図であり、(Ｂ)は、該半導体基板の裏面を示す図
である。

【００５５】前記実施例１では、前掲の図２(Ｂ)，(Ｃ)
に示すように、吸着溝よりなる吸着パタン８を半導体基
板５の裏面外縁部に環状(円形状)に設けた例であるが、
本実施例２では、図３(Ａ)，(Ｂ)に示すように、半導体
基板５の裏面に、スクライブ線７に沿った角型形状の吸
着パタン10を設けた例であり、スクライブ線７の交点に
アルミまたはポリシリコンなどで作製したスクライブ線
識別パタン９を設け、この識別パタン９を読み取りなが
ら、スクライブ線７に沿った吸着パタン10を作成した例
である。

【００５６】本実施例２では、上記したように、スクラ
イブ線識別パタン９を読み取りながら吸着パタン10を形
成したものであるから、この吸着パタン10を容易に作製
することができる利点を有する。また、本実施例２の場
合も、スクライブ線７は、半導体集積回路６を作り込む
領域ではないから、研磨によって吸着パタン10を反映し
た凹凸が半導体集積回路６の上に発生することはない。

【００５７】

【発明の効果】本発明は、以上詳記したように、半導体
基板の裏面に吸着パタン設け、真空チャックにて真空吸
着しながら研磨するようにしたので、半導体基板の脱落
の心配がなく、研磨作業時における半導体基板の脱落に
よる割れ、あるいは研磨装置の定盤に半導体基板が吸着
し、これを手作業で取り外す等の時間的ロスがなくなる
という効果が生じる。

【００５８】また、真空吸着するための吸着パタンを、
半導体基板上の半導体集積回路が作り込まなれていない
領域に対応させて形成しているので、吸着パタンによる
段差が、半導体集積回路が作り込まれている領域内に生
じることがなく、半導体集積回路の“層間絶縁膜の厚さ
のバラツキ”を最小限に抑えることができ、配線部分の
電気的特性のバラツキを防止することができる効果が生
じる。

【図面の簡単な説明】

【図１】本発明で使用する真空チャックの１例を説明す
る図であって、(Ａ)は該真空チャックの底面形状を示す
図であり、(Ｂ)は(Ａ)のＡ−Ａ線矢視断面図である。

【図２】本発明で使用する半導体基板の１例(実施例１)
を示す図であって、(Ａ)は該半導体基板の表面を示す図
であり、(Ｂ)はその裏面を示す図であり、(Ｃ)は(Ｂ)の
Ａ−Ａ線矢視断面図である。

【図３】本発明で使用する半導体基板の他の例(実施例
２)を示す図であって、(Ａ)は該半導体基板の表面を示
す図であり、(Ｂ)はその裏面を示す図である。

【図４】従来のＣＭＰによる平坦化層間絶縁膜の形成法
(製造法)を説明する図であって、工程Ａ〜工程Ｃからな
る製造工程順断面図である。

【図５】ＣＭＰを適用する従来の研磨装置の概略図であ
る。

【図６】図５に示した研磨装置で用いるチャックの断面
図である。

【図７】従来の真空チャックを説明する図であって、
(Ａ)は該真空チャックの底面形状を示す図であり、(Ｂ)
は(Ａ)のＡ−Ａ線矢視断面図である。

【符号の説明】

１真空チャック１ａチャック本体２リテナ−リング３パッド３ａ開口部４吸気口５半導体基板６半導体集積回路７スクライブ線８吸着パタン９スクライブ線識別パタン１０吸着パタン１２第１の層間絶縁膜１３アルミ配線１４第２の層間絶縁膜１５チャック１６研磨材ピッチャ１７定盤１８囲い１９チャック基部２０パッド２１リテナ−リング２２半導体基板７０真空チャック７１金属製チャック本体７２溝７３吸気口

Claims

(57)【特許請求の範囲】

【請求項１】研磨材の供給される定盤の上方に真空チ
ャックを配置し、該真空チャックの底面に半導体基板の
裏面を吸着させ、下方を向いた前記半導体基板の表面
を、前記真空チャックを回転運動させながら平坦化処理
する半導体集積回路の製造装置において、前記半導体基
板の裏面に、真空吸着のための吸着溝よりなる吸着パタ
ンを形成し、且つ該吸着パタンを、半導体基板上の半導
体集積回路が作り込まれていない領域に対応させて形成
したことを特徴とする半導体集積回路の製造装置。
【請求項２】前記真空チャックの底面に、水分による
吸着力を半導体基板の裏面に及ぼすパッドを配設し、該
パッドを介して半導体基板の裏面を吸着するようにした
ことを特徴とする請求項１記載の半導体集積回路の製造
装置。
【請求項３】前記吸着パタンが半導体基板に作り込ま
れた半導体集積回路のパタンを反映した吸着パタンから
なり、該吸着パタンが半導体基板の裏面に形成され、前
記真空チャックの底面には真空吸着のための吸気口のみ
が形成されていることを特徴とする請求項１または２に
記載の半導体集積回路の製造装置。
【請求項４】前記吸着パタンが半導体基板の裏面の外
周縁部近傍に環状に形成されていることを特徴とする請
求項１〜３のいずれかに記載の半導体集積回路の製造装
置。
【請求項５】前記吸着パタンが半導体基板上に作り込
まれる半導体集積回路のスクライブ線に対応させて半導
体基板の裏面に形成されていることを特徴とする請求項
１〜４のいずれかに記載の半導体集積回路の製造装置。
【請求項６】研磨対象部位が前記半導体基板上に作り
込まれる半導体集積回路の層間絶縁膜であることを特徴
とする請求項１〜５のいずれかに記載の半導体集積回路
の製造装置。