JP2924394B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2924394B2
JP2924394B2 JP4000632A JP63292A JP2924394B2 JP 2924394 B2 JP2924394 B2 JP 2924394B2 JP 4000632 A JP4000632 A JP 4000632A JP 63292 A JP63292 A JP 63292A JP 2924394 B2 JP2924394 B2 JP 2924394B2
Authority
JP
Japan
Prior art keywords
lead group
chip
lead
electrode
lsi chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4000632A
Other languages
Japanese (ja)
Other versions
JPH05183102A (en
Inventor
博昭 藤本
賢造 畑田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4000632A priority Critical patent/JP2924394B2/en
Publication of JPH05183102A publication Critical patent/JPH05183102A/en
Application granted granted Critical
Publication of JP2924394B2 publication Critical patent/JP2924394B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ワークステーションや
コンピュータ等に用いるマルチチップモジュールの実装
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for mounting a multichip module used in a workstation, a computer, or the like.

【0002】[0002]

【従来の技術】近年、ワークステーションやコンピュー
ターに対する小型化の要求は益々強くなっている。これ
らの要求に答えるためLSIの実装においてはLSIを
直接実装するマルチチップモジュールの開発が盛んに行
なわれている。
2. Description of the Related Art In recent years, demands for miniaturization of workstations and computers have been increasing. In order to meet these demands, in the implementation of LSIs, multi-chip modules for directly mounting the LSIs have been actively developed.

【0003】以下図面を参照しながら、上記したマルチ
チップモジュールについて説明する。(図3)は従来の
TABパッケージの断面図、(図4)は従来のTABパ
ッケージを用いたマルチチップモジュールの断面図を示
すものである。(図3)(図4)において、1はTAB
パッケージされたLSIチップ、2は金バンプ、3はT
ABパッケージのインナーリード、4はTABパッケー
ジのフィルム、5はTABパッケージのアウターリー
ド、6はTABパッケージの保護樹脂、7は回路基板、
8は回路基板野電極、9は回路基板の外部電極、10は
マルチチップモジュールの外部リードである。
Hereinafter, the above-mentioned multi-chip module will be described with reference to the drawings. FIG. 3 is a cross-sectional view of a conventional TAB package, and FIG. 4 is a cross-sectional view of a multi-chip module using the conventional TAB package. In FIG. 3 and FIG. 4, 1 is TAB
Packaged LSI chip, 2 is gold bump, 3 is T
AB package inner lead, 4 is a TAB package film, 5 is a TAB package outer lead, 6 is a TAB package protective resin, 7 is a circuit board,
8 is a circuit board field electrode, 9 is an external electrode of the circuit board, and 10 is an external lead of the multi-chip module.

【0004】以上のように構成された製造方法と構造に
ついて説明する。まず(図3)に示したTABパッケー
ジについて説明する。TABパッケージは、フィルム4
とフィルム4に支持されたインナーリード3及びアウタ
ーリード5よりなるいわゆるフィルムキャリアとLSI
チップ1より構成されている。このTABパッケージの
製造方法は、まず始めに、フィルムキャリアのインナー
リード3と金バンプ2を有したLSIチップ1の金バン
プを位置合わせし、一致させる。インナーリード3は、
銅よりなり表面にSn,Au等が鍍金されている。次
に、加熱された加圧ツールによりインナーリード3の表
面を加圧し、インナーリード3をを金バンプ2に押し当
て、インナーリード3と金バンプ2を一括で接合する。
次に、LSIチップ1の表面に保護樹脂6を形成しTA
Bパッケージを得るものである。
The manufacturing method and structure configured as described above will be described. First, the TAB package shown in FIG. 3 will be described. TAB package is film 4
And a so-called film carrier comprising an inner lead 3 and an outer lead 5 supported by a film 4 and an LSI
It is composed of a chip 1. In this method of manufacturing a TAB package, first, the inner leads 3 of the film carrier and the gold bumps of the LSI chip 1 having the gold bumps 2 are aligned and matched. Inner lead 3
It is made of copper and its surface is plated with Sn, Au or the like. Next, the surface of the inner lead 3 is pressed by a heated pressing tool, the inner lead 3 is pressed against the gold bump 2, and the inner lead 3 and the gold bump 2 are joined together.
Next, a protective resin 6 is formed on the surface of the LSI chip 1 and TA
B package is obtained.

【0005】次にこのTABパッケージを用いた従来の
マルチチップモジュールについて図4とともに説明す
る。セラミック、シリコン等よりなり周囲に外部リード
10を有した回路基板7の電極8とTABパッケージの
アウターリード5を位置合わせし、半田づけ等によりア
ウターリード5と電極8を接続する。以下同様の方法で
複数のTABパッケージを、回路基板7に搭載しマルチ
チップモジュールを得る。
Next, a conventional multi-chip module using the TAB package will be described with reference to FIG. An electrode 8 of a circuit board 7 made of ceramic, silicon, or the like and having external leads 10 around the outer lead 5 of the TAB package is aligned, and the outer lead 5 and the electrode 8 are connected by soldering or the like. Hereinafter, a plurality of TAB packages are mounted on the circuit board 7 in a similar manner to obtain a multi-chip module.

【0006】マルチチップモジュールに搭載されるLS
Iは、例えば、マイクロプロセッサーや、メモリー等で
あり、機器の性能が向上するにしたがいLSIチップ間
の信号の伝送については、高速性が要求される。
LS mounted on multi-chip module
I is, for example, a microprocessor, a memory, or the like. As the performance of the device improves, high-speed transmission of signals between LSI chips is required.

【0007】[0007]

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、TABパッケージされたLSIチップ
が、回路基板上に平面的に実装されているため、下記に
示すような課題を有している。 (1)モジュールの
面積が大きく小型化が図れない。
However, the above-described configuration has the following problems because the TAB packaged LSI chip is mounted on a circuit board in a planar manner. (1) The size of the module is large, and miniaturization cannot be achieved.

【0008】(2)LSIチップ間の距離が長いため高
速化が図れない。 (3)LSIチップ間での接続点が多いため信頼性が低
い。
(2) High speed cannot be achieved because the distance between LSI chips is long. (3) Reliability is low because there are many connection points between LSI chips.

【0009】(4)回路基板が非常に大きいためコスト
の高いものである。 本発明は上記問題点に鑑み、小型、高速、低コストなマ
ルチチップモジュールを提供するものである。
(4) The cost is high because the circuit board is very large. The present invention has been made in view of the above problems, and provides a small, high-speed, low-cost multi-chip module.

【0010】[0010]

【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置及びその製造方法は、開口部を
有する可とう性フィルム上に形成され前記開口部より
互いに異なる長さで突出した第1のリード群と第2のリ
ード群とよりなるリード群の前記第1のリード群の表面
に少なくとも1個以上の第1の半導体素子の電極が接合
され、前記第2のリード群の裏面に少なくとも1個以上
の第2の半導体素子の電極が接合されている半導体装置
であって、前記第1の半導体素子の電極が接合された第
1のリード群と第2の半導体素子の電極が接合された第
2のリード群との一部が可とう性フィルム上で接続され
ているものである。
Semiconductor device and manufacturing method thereof of the present invention to solve the above problems SUMMARY OF THE INVENTION are formed on flexible film having an opening, from the opening
A first lead group and a second lead group projecting at different lengths from each other.
At least one or more electrodes of the first semiconductor element are joined to the surface of the first lead group of the lead group of the lead group, and at least one or more second electrodes are attached to the back surface of the second lead group . the semiconductor device electrode of the semiconductor device is bonded
Wherein the electrode of the first semiconductor element is joined
The first lead group and the electrode of the second semiconductor element
2 and a part of the leads are connected on a flexible film
Is what it is.

【0011】また、開口部と、前記開口部より互いに異
なる長さで突出した第1のリード群と第2のリード群と
を有した可とう性フィルムよりなるフィルムキャリアで
あって、前記第1のリード群と第2のリード群との一部
が前記可とう性フィルム上で接続されているフィルムキ
ャリアに対して、前記第1のリード群の表面に少なくと
も1個以上の半導体素子の電極を接合する工程と、前記
第2のリード群の裏面に少なくとも1個以上の第2の半
導体素子の電極を接合する工程とよりなる半導体装置の
製造方法である。
[0011] Further, the opening is different from the opening.
A first lead group and a second lead group protruding with a certain length
Film carrier consisting of flexible film with
And a part of the first lead group and the second lead group.
Are connected on the flexible film
Carrier, the surface of the first lead group should have at least
Bonding the electrodes of one or more semiconductor elements;
At least one or more second halves are provided on the back surface of the second lead group.
Joining the electrodes of the conductive element.
It is a manufacturing method.

【0012】[0012]

【0013】[0013]

【0014】[0014]

【0015】[0015]

【作用】本発明は上記した構成によって、可とう性フィ
ルムの開口部に突出したリード、(いわゆるTABパッ
ケージのフィルムキャリアのインナーリード)の表裏
に、複数のLSIチップを、LSIチップの表面が向か
い合うように重なった状態で接続し、また、各々のLS
Iチップに接続されたリードは可とう性フィルム上で接
続しているため、小型、高速、低コストマルチチップモ
ジュールを得ることができる。
According to the present invention, a plurality of LSI chips are provided on the front and back of a lead projecting from an opening of a flexible film (a so-called inner lead of a film carrier of a TAB package). Connected in an overlapping manner as shown in FIG.
Since the leads connected to the I-chip are connected on a flexible film, a small, high-speed, low-cost multi-chip module can be obtained.

【0016】[0016]

【実施例】以下本発明の一実施例のマルチチップモジュ
ールの製造方法について、図面を参照しながら説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a multichip module according to one embodiment of the present invention will be described below with reference to the drawings.

【0017】(図1)は本発明の実施例における可とう
性フィルムの平面図を示すものであり、(図2)は本発
明のマルチチップモジュールの工程別断面図を示すもの
である。図1、図2において、11は可とう性フィル
ム、12はスプロケットホール、13は開口部a、14
はLSIチップ1に接続するインナーリード、15は、
LSIチップ2に接続するインナーリード、16は可と
う性フィルム上の導体配線、17はアウターリード、1
8は開口部b、19はLSIチップa、20は突起電
極、21はLSIチップb、22は突起電極を示すもの
である。
FIG. 1 is a plan view of a flexible film according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of a multi-chip module of the present invention in each step. 1 and 2, 11 is a flexible film, 12 is a sprocket hole, 13 is an opening a, 14
Is an inner lead connected to the LSI chip 1, and 15 is
Inner leads to be connected to the LSI chip 2, 16 conductor wiring on a flexible film, 17 outer leads, 1
8 denotes an opening b, 19 denotes an LSI chip a, 20 denotes a protruding electrode, 21 denotes an LSI chip b, and 22 denotes a protruding electrode.

【0018】以下本発明の実施例について図面を参照し
ながら説明する。図1に示したのは、いわゆるTABパ
ッケージのフィルムキャリアであり、この構成ついて説
明する。ポリイミド、ポリエステル等よりなる可とう性
フィルム11には、搬送のためのスプロケットホール1
2、LSIチップ挿入のための開口部a、アウターリー
ド支持のための開口部bを有している。可とう性フィル
ム11の厚みは、50μm〜125μm程度である。ま
た開口部a13は後に接続するLSIチップより大きく
形成する。これらはすべて、金型を用いて打ち抜きによ
り形成する。次に導体配線について説明する。可とう性
フィルム11上には、導体配線16、導体配線より延在
した、インナーリード14、15、アウターリード17
が形成されている。これらは、可とう性フィルム11に
銅箔をはりつけた後フォトエッチングにより形成する。
また導体配線16の厚みは、18μm〜35μm程度で
ある。開口部13に突出したインナーリード14、15
は後に寸法の異なるLSIチップと接合する部分であ
り、LSIチップの電極と対応する位置に形成されてい
る。また、表面には、Sn,Au等の鍍金が施されてい
る。インナーリード14、15のリード幅は通常、30
μm〜100μm程度である。また、インナーリード1
4及び15の一部、例えば電源線等は、導体配線16の
部分で一体化され電気的に接続されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a so-called TAB package film carrier, and its configuration will be described. A flexible film 11 made of polyimide, polyester, or the like has a sprocket hole 1 for transportation.
2. It has an opening a for inserting an LSI chip and an opening b for supporting outer leads. The thickness of the flexible film 11 is about 50 μm to 125 μm. The opening a13 is formed larger than an LSI chip to be connected later. These are all formed by punching using a mold. Next, the conductor wiring will be described. On the flexible film 11, the conductor wiring 16, the inner leads 14, 15, and the outer leads 17 extending from the conductor wiring 16 are provided.
Are formed. These are formed by photoetching after bonding a copper foil to the flexible film 11.
The thickness of the conductor wiring 16 is about 18 μm to 35 μm. Inner leads 14 and 15 protruding from opening 13
Is a portion to be joined to an LSI chip having a different size later, and is formed at a position corresponding to an electrode of the LSI chip. The surface is plated with Sn, Au, or the like. The lead width of the inner leads 14 and 15 is usually 30
It is about μm to 100 μm. In addition, inner lead 1
A part of 4 and 15, for example, a power supply line and the like are integrated and electrically connected at a portion of the conductor wiring 16.

【0019】次にこのフィルムキャリアを用いた、マル
チチップモジュールの製造方法について図2とともに説
明する。まず始めに図2aに示すように、突起電極20
を有したLSIチップa19の突起電極20とインナー
リード14を位置合わせする。突起電極20は、Au,
Cu等よりなりその寸法は、厚みが10μm〜30μ
m、径が30μm〜100μm程度である。次に図2b
に示すように加圧ツール23によりインナーリード14
を加圧、加熱しインナーリード14とLSIチップa1
9の突起電極20を一括で接合する。接合は、突起電極
20が,Auで、インナーリード14の表面がSnの場
合は、Au−Snの合金で行なわれる。この場合、加熱
温度は300℃から400℃、加圧力は、突起電極あた
り10グラムから50グラム程度で良好な接続が得られ
る。次に図2cに示すように、LSIチップa19と反
対の面に次に接合するLSIチップb21を配置し、L
SIチップb21の突起電極22とインナーリード15
を位置合わせした後、ボンディングツール25により、
インナーリード15を1本ずつ、加圧加熱し、インナー
リード15と突起電極22を接合する。接合は、Au−
Sn合金または、Au−Auの拡散等により行なう。ま
た、ボンディングツール25には、超音波振動を印可す
ることもできる。その場合は、ボンディングツール25
の加熱温度をより低く設定することができ、耐熱性の低
いデバイスのボンディングに適している。ボンディング
の条件は、加熱温度200℃から350℃、加圧力は突
起電極あたり10グラムから100グラム程度である。
また、LSIチップの突起電極とインナーリードの接合
におおいて、ステージを加熱し、LSIチップを加熱し
てもよい。次に図2dに示すように、アウターリード1
7の部分で可とう性フィルム11を切断し、マルチチッ
プモジュールを得るものである。本実施例では、突起電
極の形成は、LSIチップ側に形成した例について述べ
たが、転写バンプ方式などによりインナーリード側に形
成する方法を用いてもよい。この場合のLSIチップの
接合方法は、突起電極が、LSIチップ側に形成された
場合と同様の方法で容易に行なうことが出来る。またL
SIチップの接合終了後に、樹脂を用いてLSIチップ
表面の保護を行なうこともできる。LSIチップa19
と、LSIチップb21に接続された、インナーリード
14、15の一部は、前述したように、導体配線16部
で接続されており、この状態で回路を構成することが出
来る。また、LSIチップa19を接続した後、特性検
査、バーンインテストを行なった後、良品のLSIチッ
プa19が接続された領域のみに、次のLSIチップb
21を接合することによりマルチチップモジュールの歩
留まりを高くすることが出来、低コスト化を図ることが
出来る。これは、例えば、LSIチップa19がメモリ
ー、LSIチップb21が、マイクロプロセッサーであ
るような、CPUモジュールの場合に特に有効な手段で
ある。
Next, a method for manufacturing a multi-chip module using this film carrier will be described with reference to FIG. First, as shown in FIG.
The protrusion electrode 20 of the LSI chip a19 having the above and the inner lead 14 are aligned. The projection electrode 20 is made of Au,
It is made of Cu or the like and has a thickness of 10 μm to 30 μm
m, the diameter is about 30 μm to 100 μm. Next, FIG.
As shown in FIG.
Pressurize and heat the inner lead 14 and the LSI chip a1.
Nine projecting electrodes 20 are joined together. The joining is performed with an Au-Sn alloy when the bump electrode 20 is made of Au and the surface of the inner lead 14 is made of Sn. In this case, a good connection can be obtained with a heating temperature of 300 ° C. to 400 ° C. and a pressure of about 10 to 50 grams per projection electrode. Next, as shown in FIG. 2C, the next LSI chip b21 to be bonded is arranged on the surface opposite to the LSI chip a19,
Protruding electrode 22 and inner lead 15 of SI chip b21
After positioning, the bonding tool 25
The inner leads 15 are heated one by one under pressure, and the inner leads 15 and the protruding electrodes 22 are joined. The bonding is Au-
This is performed by diffusion of Sn alloy or Au-Au. Further, ultrasonic vibration can be applied to the bonding tool 25. In that case, the bonding tool 25
Can be set lower, and is suitable for bonding of a device having low heat resistance. The bonding conditions are a heating temperature of 200 ° C. to 350 ° C. and a pressure of about 10 to 100 grams per projection electrode.
In addition, in bonding the protruding electrode of the LSI chip and the inner lead, the stage may be heated to heat the LSI chip. Next, as shown in FIG.
The flexible film 11 is cut at the portion 7 to obtain a multi-chip module. In this embodiment, the example in which the protruding electrodes are formed on the LSI chip side has been described. However, a method in which the protruding electrodes are formed on the inner lead side by a transfer bump method or the like may be used. In this case, the bonding method of the LSI chip can be easily performed by the same method as the case where the protruding electrode is formed on the LSI chip side. Also L
After the bonding of the SI chip is completed, the surface of the LSI chip can be protected using a resin. LSI chip a19
And part of the inner leads 14 and 15 connected to the LSI chip b21 are connected by the conductor wiring 16 as described above, and a circuit can be formed in this state. After connecting the LSI chip a19, performing a characteristic test and a burn-in test, the next LSI chip b is provided only in the region where the non-defective LSI chip a19 is connected.
By joining the two, the yield of the multi-chip module can be increased, and the cost can be reduced. This is a particularly effective means in the case of a CPU module in which the LSI chip a19 is a memory and the LSI chip b21 is a microprocessor, for example.

【0020】以上のように本実施例によれば、フィルム
キャリアの電気的に独立したインナーリードの両面に複
数個のLSIチップを接続し、可とう性フィルム上で一
部のリードを接続することにより、小型、高密度、低コ
ストのマルチチップモジュールを得ることができる。ま
た、最初に搭載した、LSIチップの良品のみに次のL
SIチップを搭載することにより、非常に歩留まりの高
いマルチチップモジュールを得ることが出来る。
As described above, according to this embodiment, a plurality of LSI chips are connected to both sides of electrically independent inner leads of a film carrier, and some leads are connected on a flexible film. Thereby, a small, high-density, low-cost multi-chip module can be obtained. In addition, the following L is applied only to the non-defective LSI chip mounted first.
By mounting the SI chip, a multi-chip module with a very high yield can be obtained.

【0021】[0021]

【発明の効果】以上のように本発明はフィルムキャリア
の電気的に独立したしたインナーリードの両面に複数個
のLSIチップを接続し、可とう性フィルム上で一部の
リードを接続することによりフィルムキャリア上でマル
チチップモジュールを得る構成であるため、従来のよう
に回路基板上に平面的にTABパッケージされたLSI
チップを実装していく方法とは異なりLSIチップを積
層する構造であるため、非常に小型、高密度にすること
が出来るとともに、実装したLSIチップ間の距離が非
常に短いため信号の伝はん速度が早くなり、高速のマル
チチップモジュールを得ることが出来る。また、最初に
接合したした、LSIチップの良品のみに次のLSIチ
ップを接合することにより、非常に歩留まりが高く、低
コストのマルチチップモジュールを得ることが出来る。
As described above, according to the present invention, a plurality of LSI chips are connected to both sides of electrically independent inner leads of a film carrier, and some of the leads are connected to a flexible film. Since a multi-chip module is obtained on a film carrier, an LSI packaged in a TAB package on a
Unlike the method of mounting chips, it has a structure in which LSI chips are stacked, so that it can be made very small and high-density. In addition, the distance between the mounted LSI chips is very short, so that signal transmission does not occur. The speed is increased, and a high-speed multi-chip module can be obtained. In addition, by joining the next LSI chip only to a good LSI chip joined first, a very high yield and low cost multichip module can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例におけるフィルムキャリ
アの上面図
FIG. 1 is a top view of a film carrier according to a first embodiment of the present invention.

【図2】本発明のマルチチップモジュールの一実施例に
おける工程別断面図
Step sectional views of an embodiment of a multi-chip module of the present invention; FIG

【図3】従来のTABパッケージの断面図FIG. 3 is a cross-sectional view of a conventional TAB package.

【図4】従来のマルチチップモジュールの断面図FIG. 4 is a cross-sectional view of a conventional multi-chip module.

【符号の説明】[Explanation of symbols]

1 TABパッケージされたLSIチップ 2 金バンプ 3 インナーリード 4 フィルム 5 アウターリード 6 保護樹脂 7 回路基板 8 回路基板の電極 9 回路基板の外部電極 10 外部リード 11 可とう性フィルム 12 スプロケットホール 13 開口部A 14 LSIチップaに接続するインナーリード 15 LSIチップbに接続するインナーリード 16 可とう性フィルム上の導体配線 17 アウターリード 18 開口部B 19 LSIチップa 20 突起電極 21 LSIチップb 22 突起電極 23 加圧ツール 24 ステージ 25 ボンディングツール Reference Signs List 1 LSI chip packaged in TAB 2 Gold bump 3 Inner lead 4 Film 5 Outer lead 6 Protective resin 7 Circuit board 8 Electrode of circuit board 9 External electrode of circuit board 10 External lead 11 Flexible film 12 Sprocket hole 13 Opening A 14 Inner lead connected to LSI chip a 15 Inner lead connected to LSI chip b 16 Conductor wiring on flexible film 17 Outer lead 18 Opening B 19 LSI chip a 20 Projection electrode 21 LSI chip b 22 Projection electrode 23 Addition Pressure tool 24 Stage 25 Bonding tool

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 25/065 H01L 25/07 H01L 25/18 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int.Cl. 6 , DB name) H01L 25/065 H01L 25/07 H01L 25/18

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 開口部を有する可とう性フィルム上に形
成され、前記開口部より互いに異なる長さで突出した
1のリード群と第2のリード群とよりなるリード群の
記第1のリード群の表面に少なくとも1個以上の第1の
半導体素子の電極が接合され、前記第2のリード群の裏
面に少なくとも1個以上の第2の半導体素子の電極が接
合されている半導体装置であって、前記第1の半導体素
子の電極が接合された第1のリード群と第2の半導体素
子の電極が接合された第2のリード群との一部が可とう
性フィルム上で接続されていることを特徴とする半導体
装置。
1. A formed on flexible film having an opening portion, the protruding in different length than the opening
Before the lead group consisting of the first lead group and the second lead group
At least one electrode of the first semiconductor element is joined to the front surface of the first lead group , and at least one electrode of the second semiconductor element is joined to the back surface of the second lead group. that a semi-conductor device, the first semiconductor element
A first lead group to which a semiconductor electrode is bonded and a second semiconductor element
A part of the second lead group to which the secondary electrode is joined is flexible
Semiconductor connected on conductive film
apparatus.
【請求項2】 開口部と、前記開口部より互いに異なる
長さで突出した第1のリード群と第2のリード群とを有
した可とう性フィルムよりなるフィルムキャリアであっ
て、前記第1のリード群と第2のリード群との一部が前
記可とう性フィルム上で接続されているフィルムキャリ
アに対して、前記第1のリード群の表面に少なくとも1
個以上の半導体素子の電極を接合する工程と、前記第2
のリード群の裏面に少なくとも1個以上の第2の半導体
素子の電極を接合する工程とよりなることを特徴とする
半導体装置の製造方法。
2. An opening, which is different from said opening.
It has a first lead group and a second lead group protruding in length.
Film carrier made of flexible film
A part of the first lead group and the second lead group
A film carrier connected on a flexible film
A, the surface of the first lead group has at least one
Bonding the electrodes of at least two semiconductor elements;
At least one second semiconductor on the back surface of the lead group
Bonding the electrodes of the device.
A method for manufacturing a semiconductor device.
JP4000632A 1992-01-07 1992-01-07 Semiconductor device and manufacturing method thereof Expired - Fee Related JP2924394B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4000632A JP2924394B2 (en) 1992-01-07 1992-01-07 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4000632A JP2924394B2 (en) 1992-01-07 1992-01-07 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH05183102A JPH05183102A (en) 1993-07-23
JP2924394B2 true JP2924394B2 (en) 1999-07-26

Family

ID=11479108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4000632A Expired - Fee Related JP2924394B2 (en) 1992-01-07 1992-01-07 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2924394B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012371A (en) * 1996-07-16 1998-04-30 사와무라 시꼬 Bumpless connection of internal leads to semiconductor integrated circuits
US7026718B1 (en) 1998-09-25 2006-04-11 Stmicroelectronics, Inc. Stacked multi-component integrated circuit microprocessor
JP3502014B2 (en) 2000-05-26 2004-03-02 シャープ株式会社 Semiconductor device and liquid crystal module

Also Published As

Publication number Publication date
JPH05183102A (en) 1993-07-23

Similar Documents

Publication Publication Date Title
JP2582013B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US4874721A (en) Method of manufacturing a multichip package with increased adhesive strength
JP3481444B2 (en) Semiconductor device and manufacturing method thereof
US6531337B1 (en) Method of manufacturing a semiconductor structure having stacked semiconductor devices
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US6920688B2 (en) Method for a semiconductor assembly having a semiconductor die with dual heat spreaders
EP1367642A2 (en) Semiconductor device having a heat spreader exposed from a seal resin
US6344688B1 (en) Very thin multi-chip package and method of mass producing the same
JPS63239832A (en) Method of mounting ic chip onto printed circuit board, ic chip package obtained by the method and ic chip tape carrier for implementing the method
JPH08213427A (en) Semiconductor chip and multi-chip semiconductor module
US5113314A (en) High-speed, high-density chip mounting
US6201297B1 (en) Semiconductor device
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JPH10284544A (en) Semiconductor device and producing method therefor
JPH01235264A (en) Semiconductor integrated circuit device
JP2924394B2 (en) Semiconductor device and manufacturing method thereof
JP2865496B2 (en) Multi-chip module
JPH0554697B2 (en)
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
KR970001891B1 (en) Semiconductor device and method for manufacturing the same
JP4130277B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2003078104A (en) Laminated semiconductor device
JPH08153826A (en) Semiconductor integrated circuit device
JPH0462457B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090507

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100507

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100507

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110507

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees