JP2919817B2 - Manufacturing method of printed wiring board - Google Patents

Manufacturing method of printed wiring board

Info

Publication number
JP2919817B2
JP2919817B2 JP28665597A JP28665597A JP2919817B2 JP 2919817 B2 JP2919817 B2 JP 2919817B2 JP 28665597 A JP28665597 A JP 28665597A JP 28665597 A JP28665597 A JP 28665597A JP 2919817 B2 JP2919817 B2 JP 2919817B2
Authority
JP
Japan
Prior art keywords
plating
electroless plating
electrolytic
pad
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28665597A
Other languages
Japanese (ja)
Other versions
JPH1093225A (en
Inventor
義徳 高崎
元雄 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP28665597A priority Critical patent/JP2919817B2/en
Publication of JPH1093225A publication Critical patent/JPH1093225A/en
Application granted granted Critical
Publication of JP2919817B2 publication Critical patent/JP2919817B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、プリント配線板の
製造方法に関し、特にそのプリント配線板を、いわゆる
アディティブプロセスにより、導体パターンを比較的安
価にかつ迅速に形成する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a printed wiring board, and more particularly to a method for forming a conductive pattern on the printed wiring board at a relatively low cost and quickly by a so-called additive process.

【0002】[0002]

【従来の技術】近年、電子工業技術の進歩に伴い、電子
機器の小型化, 高速化が進んでいる。それに伴い、プリ
ント配線板やLSIを実装する配線板においても、ファ
インパターンによる高密度化および高い信頼性が要求さ
れるようになってきた。
2. Description of the Related Art In recent years, with the advance of electronic industry technology, electronic devices have been reduced in size and speed. Accordingly, printed wiring boards and wiring boards on which LSIs are mounted have been required to have higher density and higher reliability by fine patterns.

【0003】このような要求に応えられる方法として、
最近、無電解めっきにより導体パターンを形成する、い
わゆるアディティブプロセスが提唱されている。ところ
で、アディティブプロセスは、無電解銅めっきを行う方
法であるため、コストと時間がかかる上、さらに次のよ
うな問題点もあった。すなわち、使用するめっき液が強
塩基性であるため、このようなめっき液に長時間耐えら
れるめっきレジストが必要であるにも拘わらず、このよ
うなものは少なく、その選択が困難で、コストも高くな
ることである。
[0003] As a method of responding to such a demand,
Recently, a so-called additive process for forming a conductor pattern by electroless plating has been proposed. By the way, since the additive process is a method of performing electroless copper plating, it requires cost and time, and further has the following problems. That is, since the plating solution used is strongly basic, there is a need for a plating resist that can withstand such a plating solution for a long time. It is to be high.

【0004】このような問題を解決する手段として、従
来、導体パターンを電解めっきにて形成する方法とし
て、例えば、(1) まず、銅張り積層板にスルーホール用
の貫通孔を設けた後、全面に無電解めっきを施し、次い
でめっきレジストをコートしてから電解めっきして導体
パターンを形成し、その後前記めっきレジストを剥離除
去してからエッチングを行うことにより、パターン間の
銅を除去する方法、(2) 無電解めっき用接着材層を形成
した絶縁板の表面に、無電解めっきを施し、ついでめっ
きレジストを形成してから電解めっきにて導体パターン
を形成し、その後めっきレジストを剥離除去してからエ
ッチングを行い、パターン間の銅を除去する方法、など
が提案されている。
As a means for solving such a problem, a conventional method for forming a conductor pattern by electrolytic plating includes, for example, (1) First, a through hole for a through hole is provided in a copper-clad laminate, A method for removing copper between patterns by performing electroless plating on the entire surface, then coating a plating resist, and then electroplating to form a conductor pattern, and then peeling and removing the plating resist and performing etching. , (2) apply electroless plating to the surface of the insulating plate on which the adhesive layer for electroless plating is formed, then form a plating resist, form a conductor pattern by electrolytic plating, and then remove and remove the plating resist A method of removing the copper between the patterns by performing etching after that has been proposed.

【0005】[0005]

【発明が解決しようとする課題】しかし、これらの方法
は、工程数が多く複雑である上、エッチング処理が必須
となるため高密度化が難しく、さらにはパターン精度が
悪くなるなどの問題点があり、結局アディティブプロセ
スとしてのメリットが減殺される方法であった。以上説
明したように、従来方法は、アディティブプロセスのメ
リットを阻害することなく、電解めっきにより導体パタ
ーンを形成することが困難であった。
However, these methods have many problems, such as a large number of steps, a complicated process, an etching process, which makes it difficult to achieve a high density, and a poor pattern accuracy. Yes, it was a method that eventually reduced the benefits of the additive process. As described above, it has been difficult for the conventional method to form a conductor pattern by electrolytic plating without impairing the advantages of the additive process.

【0006】本発明の目的は、従来技術が抱える上述し
た問題点を克服することができるプリント配線板の製造
方法を完成するところにある。
An object of the present invention is to complete a method of manufacturing a printed wiring board which can overcome the above-mentioned problems of the prior art.

【0007】[0007]

【課題を解決するための手段】上述した目的を実現する
ために、本発明者らは、まず無電解めっきを施すことに
より、取り敢えず導体パターンの一部と共に電解めっき
用リードとしてのパッドを薄く形成する。そして、その
時形成したパッドを介してこれに電流を流すことによっ
て、電解めっきを行い、それによって最終的な所定厚の
導体パターンを形成するという方法を開発したのであ
る。
In order to achieve the above-mentioned object, the present inventors first form a thin pad as a lead for electrolytic plating together with a part of a conductor pattern by performing electroless plating. I do. Then, a method was developed in which a current was passed through the pad formed at that time to perform electrolytic plating, thereby forming a final conductive pattern having a predetermined thickness.

【0008】すなわち本発明は、少なくとも以下に示す
(a) 〜(c) の工程、すなわち、 (a) 基板上に、まず無電解めっき用接着材層を形成
し、ついでめっきレジストを形成し、その後、無電解め
っきを施すことにより、導体パターンの一部を形造ると
同時に、基板内に電解めっきリードとしてのパッドを
形成する工程、 (b) 前記(a) 工程での無電解めっきにより得られた
ッドを介して電解めっきを行うことにより、既に形成し
た薄肉の前記導体パターンを肥厚化させて所定厚の導体
パターンとする工程、 (c) 上記のパッドを、パンチングまたはエッチングに
て除去することにより、(b) 工程で形成した導体パター
間を絶縁する工程、 の各工程を経ることを特徴とするプリント配線板の製造
方法である。
That is, the present invention provides at least the following:
Steps (a) to (c), that is, (a) forming an adhesive layer for electroless plating on a substrate, then forming a plating resist, and then applying electroless plating to form a conductor pattern at the same time a part of the building shape of a step of forming a pad as an electrolytic plating leads into the substrate, path obtained by electroless plating in the (b) step (a)
By performing electroless plating through the head, the step of the already formed thin the conductor pattern by thickening of predetermined thickness conductive pattern, (c) a above the pad, removed by means of punching or etching (B ) a step of insulating between the conductor patterns formed in the step (b ).

【0009】前記工程において、無電解めっきにより形
成される薄肉の導体パターンの一部と電解めっき用リー
ドとは、それぞれ2μm以上の厚さにすることが好まし
い。
In the above step, it is preferable that each of the part of the thin conductive pattern formed by electroless plating and the lead for electrolytic plating has a thickness of 2 μm or more.

【0010】前記無電解めっき用接着材層は、酸化剤に
対して可溶性である予め硬化処理された耐熱性微粉末
を、硬化処理することにより酸化剤に対して難溶性とな
る耐熱性樹脂中に分散させたものを、硬化処理した後、
酸化剤で処理することにより形成されることが好まし
い。
[0010] The adhesive layer for electroless plating is formed by heating a heat-resistant fine powder which has been cured in advance and is soluble in an oxidizing agent. After having been cured,
It is preferably formed by treating with an oxidizing agent.

【0011】[0011]

【発明の実施の形態】本発明は、基板(積層板)上に、
まず無電解めっき用接着材層を形成し、ついで電解めっ
きに際して用いるめっきレジストを配設し、その後導体
パターンの一部を形造る薄肉の導体パターンと共に、こ
の導体パターンと電気的に通電する電解めっき用リード
としてのパッドを形成し、このパッドを介して無電解め
っきする方法である
Detailed Description of the Invention The present onset Akira, on a substrate (laminate)
First forming an adhesive layer for electroless plating, then disposed plating resist used during electroplating, followed with thin conductor pattern building form a part of the conductor pattern, the conductor pattern electrically electroplating energizing For lead
This is a method of forming a pad as above and performing electroless plating through this pad .

【0012】即ち、本発明は、前記のパッドへ電流を流
して電解めっきを行うことにより、既に無電解めっきに
より薄い膜(≒2μm)状に生成している前記導体パタ
ーンの上に、さらに所定の厚さ(10μm〜35μm程度)
に肥厚化させた導体パターンを形成する。その後、かか
パッドを除去して前記導体パターンを絶縁する (図
1(f) 、図2(f) 、図3(g) 参照) 。
That is, according to the present invention, by applying a current to the pad and performing electrolytic plating, a predetermined film is further formed on the conductive pattern already formed in a thin film (膜 2 μm) by electroless plating. Thickness (about 10μm ~ 35μm)
To form a thickened conductor pattern. Thereafter, insulation between the conductor pattern by removing such pads (see FIG. 1 (f), the FIG. 2 (f), the FIG. 3 (g)).

【0013】このような製造方法では、導体パターンの
大半は電解めっき処理により形成されるため、従来のよ
うに無電解めっきのみを使用して導体パターンの全部を
形成する場合より、導体パターンを低コスト、短時間で
形成することができる。さらに、この方法では、めっき
レジストの耐塩基性をそれほど考慮する必要がないた
め、低価格のめっきレジストを用いることができる利点
もある。
In such a manufacturing method, since most of the conductor patterns are formed by electrolytic plating, the conductor patterns can be formed at a lower level than in the conventional case where all of the conductor patterns are formed using only electroless plating. It can be formed at low cost and in a short time. Furthermore, in this method, since there is no need to consider the base resistance of the plating resist so much, there is an advantage that a low-cost plating resist can be used.

【0014】無電解めっきにより予め形成する薄い導体
パターンと薄い電解めっき用リードの厚さは、それぞれ
2μm 以上であることが望ましい。この理由は、無電解
めっき膜の厚さが2μm 未満の場合、充分な電気的導通
を果たすことができず、良好な電解めっき処理を行うこ
とができないからである。
It is desirable that the thickness of each of the thin conductor pattern formed in advance by electroless plating and the thin lead for electrolytic plating be 2 μm or more. The reason for this is that if the thickness of the electroless plating film is less than 2 μm, sufficient electrical conduction cannot be achieved, and good electrolytic plating cannot be performed.

【0015】前記無電解めっき処理としては、無電解銅
めっき法、無電解ニッケルめっき法、無電解スズめっき
法、無電解金めっき法、無電解銀めっき法のいずれの処
理でもよいが、なかでも無電解銅めっき処理が最適であ
る。
The electroless plating may be any of electroless copper plating, electroless nickel plating, electroless tin plating, electroless gold plating, and electroless silver plating. Electroless copper plating is optimal.

【0016】また、前記電解めっき処理は、電解銅めっ
き法、電解ニッケルめっき法、電解スズめっき法、電解
金めっき法、電解銀めっき法のいずれの処理でもよく、
なかでも電解銅めっき処理は好ましい方法といえる。
The electrolytic plating may be any of electrolytic copper plating, electrolytic nickel plating, electrolytic tin plating, electrolytic gold plating, and electrolytic silver plating.
Of these, electrolytic copper plating is a preferable method.

【0017】なお、前記電解めっきを施した上に、さら
に異なる種類の電解めっきを行ったり、ハンダをコート
する処理でもよい。とりわけ電解銅めっき処理を行った
後、電解ニッケルめっき処理、電解金めっき処理をそれ
ぞれ行うことにより、COB(チップオンボード)基板
などで使用される金線との密着製のよい導体パターンを
形成できる。
It should be noted that, after performing the above-described electrolytic plating, a different type of electrolytic plating may be performed, or a process of coating solder may be performed. In particular, by performing electrolytic nickel plating and electrolytic gold plating, respectively, after performing electrolytic copper plating, it is possible to form a conductor pattern having good adhesion to gold wires used in a COB (chip-on-board) substrate or the like. .

【0018】この発明における電解めっき用リードは、
基板内, 即ち基板外周に設けられるリード線の内側、つ
まりこのリード線と配線パターンとの中間の位置に形成
されるパッドである。電解めっき用リードをこのような
形状にする理由は、電解めっき用リードによる基板の有
効面積の損失を最小限にし、なおかつ電解めっき用リー
ドの除去を容易にするためである。前記パッドは、導体
パターンとの電気的導通はリード線により得ており、
発明では、電解めっきを行う際には、この電解めっき用
リードであるパッドを介して電流を流せばよい。
The lead for electrolytic plating according to the present invention comprises:
Inside the board, that is, inside the lead wire
This is a pad formed at an intermediate position between the lead wire and the wiring pattern . The reason why the lead for electrolytic plating has such a shape is to minimize the loss of the effective area of the substrate due to the lead for electrolytic plating and to facilitate the removal of the lead for electrolytic plating. Before Symbol pads, electrical connection between the conductor pattern is obtained by a lead wire, the
In the present invention, when performing electrolytic plating, a current may be passed through a pad which is a lead for electrolytic plating.

【0019】次に、本発明における、電解めっき用リー
ドと導体パターンを絶縁する方法としては、前記電解め
っき用リードとしてのパッドをパンチングで打ち抜く
か、あるいはエッチングにより溶解して剥離する方法が
用いられる。
Next, in the present invention, as a method of insulating the lead for electrolytic plating and the conductor pattern, a method of punching out a pad as the lead for electrolytic plating by punching or dissolving and peeling by etching is used. .

【0020】つぎに、本発明で使用される無電解めっき
用接着材層は、酸化剤に対して可溶性の予め硬化処理さ
れた耐熱性微粉末が、硬化処理することにより酸化剤に
対して難溶性となる耐熱性樹脂中に分散されてなるもの
を硬化処理した後、酸化剤で処理することにより形成さ
れることが望ましい。例えば、酸化剤に対して難溶性を
示す耐熱性樹脂中に、平均粒径2〜10μmの耐熱性樹脂
粒子と平均粒径2μm 以下の耐熱性樹脂微粉末との混合
物、平均粒径2〜10μmの耐熱性樹脂粒子の表面に平均
粒径2μm 以下の耐熱性樹脂微粉末もしくは平均粒径2
μm以下の無機微粉末のいずれか少なくとも1種を付着
させてなる擬似粒子、または平均粒径2〜10μmの大き
さとした凝集粒子、の内から選ばれるいずれか少なくと
も1種の粒子; すなわち、酸化剤に対して可溶性の耐熱
性粒子を含有させたものを、硬化処理した後、酸化剤で
処理することにより形成した接着材層であることが好ま
しい。この接着材層は、酸化剤に対する溶解度の相違に
より、表面に多数のアンカーを形造った表面を有してお
り、ピール強度、プル強度などのめっき膜の密着強度を
向上させることができる。
Next, the adhesive layer for electroless plating used in the present invention is made of a heat-resistant fine powder which has been cured beforehand and which is soluble in an oxidizing agent. It is desirable that the resin is formed by curing a resin dispersed in a heat-resistant resin that becomes soluble and then treating the resin with an oxidizing agent. For example, a mixture of a heat-resistant resin particle having an average particle size of 2 to 10 μm and a heat-resistant resin fine powder having an average particle size of 2 μm or less in a heat-resistant resin having poor solubility in an oxidizing agent, and an average particle size of 2 to 10 μm Heat-resistant resin fine powder having an average particle size of 2 μm or less or an average particle size of 2
pseudo particles obtained by adhering at least one kind of inorganic fine powder having a particle diameter of not more than μm, or at least one kind of particles selected from aggregated particles having an average particle diameter of 2 to 10 μm; It is preferable that the adhesive layer is formed by curing a material containing heat-resistant particles soluble in the agent, and then treating with an oxidizing agent. This adhesive layer has a surface having a large number of anchors formed thereon due to the difference in solubility with respect to the oxidizing agent, and can improve the adhesion strength of the plating film such as peel strength and pull strength.

【0021】上記接着材層形成に際して用いる前記酸化
剤ととしは、クロム酸、クロム酸塩、過マンガン酸塩、
オゾンなどを使用することができ、また、耐熱性粒子を
構成する樹脂としては、エポキシ樹脂、ポリエステル樹
脂、ビスマレイミド−トリアジン樹脂の中から選ばれる
いずれか少なくとも1種を用いることができるが、なか
でもエポキシ樹脂は好適である。また、酸化剤に対して
可溶性を示す前記無機微粉末としては、例えば炭酸カル
シウムを使用する。
The oxidizing agent used for forming the adhesive layer may be chromic acid, chromate, permanganate,
Ozone or the like can be used, and as the resin constituting the heat-resistant particles, at least one selected from an epoxy resin, a polyester resin, and a bismaleimide-triazine resin can be used. However, epoxy resins are preferred. In addition, as the inorganic fine powder that is soluble in an oxidizing agent, for example, calcium carbonate is used.

【0022】[0022]

【実施例】【Example】

(実施例1) (1) エポキシ樹脂粒子(東レ製、トレパールEP−
B、平均粒径 0.5μm)を熱風乾燥機内に装入し、180
℃で3時間加熱処理して凝集結合させた。この凝集結合
させたエポキシ樹脂粒子を、アセトン中に分散させ、ボ
−ルミルにて5時間解砕した後、風力分級機を用いて分
級しエポキシ樹脂凝集粒子を作成した。このエポキシ樹
脂凝集粒子は、平均粒径が約 3.5μmであり、約68重量
%が平均粒径を中心として±2μmの範囲に存在してい
た。 (2) 前記工程(1) で調製したエポキシ樹脂擬似粒子50
重量部、フェノールノボラック型エポキシ樹脂(油化シ
ェル製、商品名E−154 )60重量部、ビスフェノールA
型樹脂(油化シェル製、E−1001)40重量部、イミダゾ
ール硬化剤(四国化成製、2P4MHZ)4重量部から
なるものにブチルカルビトールを加え、接着剤溶液とし
た。 (3) ガラスポリイミド基板1 (東芝ケミカル製、商品
名:東芝デュライト積層板−EL) に、前記工程(2) で
得られた接着剤溶液を塗布した後、 100℃で1時間、さ
らに 150℃で5時間乾燥硬化させて厚さ20μmの接着材
層2を形成した。 (4) 前記工程(3) で得られた接着材層2を被成した基
板1を、クロム酸 500g/l水溶液からなる酸化剤に70
℃で15分間浸漬し、接着材層2の表面を粗化してから、
中和溶液(シプレイ社製、商品名:PN−950)に浸漬し
水洗した。 (5) 上記工程(4) で得られる接着材層2の表面を粗化
した基板1に、パラジウム触媒(シプレイ社製、商品
名:キャタポジット44)を付与して接着材層2の表面
を活性化させた。 (6) 上記基板1上に、感光性ドライフィルムをラミネ
ートし、所望の導体回路パターンと電解めっき用リード
が描画されたマスクフィルムを通して紫外線露光させ、
画像を焼き付けた。ついで、5%炭酸ナトリウム溶液で
現像し、めっき用レジスト3を形成した。 (7) 表1に示す組成の無電解銅めっき液に30分間浸
漬して、無電解めっき処理を施してフラッシュめっき
(薄付けめっき)することにより、厚さ3μmの導体パ
ターンを構成するその一部4と、基板1の中心に無電解
めっき用リードであるパッド9とを形成した。
(Example 1) (1) Epoxy resin particles (Torepearl EP-, manufactured by Toray)
B, average particle size 0.5 μm) was charged into a hot air drier and 180
Heat treatment was performed at 3 ° C. for 3 hours to cause cohesive bonding. The cohesively bonded epoxy resin particles were dispersed in acetone, crushed in a ball mill for 5 hours, and then classified using an air classifier to prepare epoxy resin aggregate particles. The epoxy resin aggregated particles had an average particle size of about 3.5 μm, and about 68% by weight was in a range of ± 2 μm around the average particle size. (2) Epoxy resin pseudo particles 50 prepared in the step (1)
Parts by weight, 60 parts by weight of phenol novolak type epoxy resin (trade name: E-154, manufactured by Yuka Shell), bisphenol A
Butyl carbitol was added to a resin consisting of 40 parts by weight of a mold resin (manufactured by Yuka Shell, E-1001) and 4 parts by weight of an imidazole curing agent (manufactured by Shikoku Chemicals, 2P4MHZ) to prepare an adhesive solution. (3) After applying the adhesive solution obtained in the above step (2) to a glass polyimide substrate 1 (manufactured by Toshiba Chemical Co., Ltd., trade name: Toshiba Dulite Laminate-EL), the coating is applied at 100 ° C. for 1 hour and then at 150 ° C. For 5 hours to form an adhesive layer 2 having a thickness of 20 μm. (4) The substrate 1 on which the adhesive layer 2 obtained in the above step (3) is formed is treated with
C. for 15 minutes to roughen the surface of the adhesive layer 2,
It was immersed in a neutralization solution (manufactured by Shipley, trade name: PN-950) and washed with water. (5) A palladium catalyst (manufactured by Shipley, trade name: Cataposit 44) is applied to the substrate 1 having a roughened surface of the adhesive layer 2 obtained in the above step (4), so that the surface of the adhesive layer 2 is formed. Activated. (6) Laminate a photosensitive dry film on the substrate 1 and expose it to ultraviolet light through a mask film on which a desired conductor circuit pattern and electrolytic plating leads are drawn,
Image burned. Subsequently, the resist was developed with a 5% sodium carbonate solution to form a plating resist 3. (7) Immersion in an electroless copper plating solution having the composition shown in Table 1 for 30 minutes, electroless plating and flash plating (thin plating) to form a conductor pattern having a thickness of 3 μm. A portion 4 and a pad 9 serving as a lead for electroless plating were formed at the center of the substrate 1.

【0023】[0023]

【表1】 [Table 1]

【0024】(8) ついで、電解めっき用の前記パッド
9に電流を流し、表2に示される条件で電解銅めっき処
理を行い、厚さ35μmの導体パターン8を形成した。
(8) Next, a current was applied to the pad 9 for electrolytic plating, and electrolytic copper plating was performed under the conditions shown in Table 2 to form a conductive pattern 8 having a thickness of 35 μm.

【0025】[0025]

【表2】 [Table 2]

【0026】(9) バフ研磨を行い、基板表面を平滑化し
た後、前記電解めっき用パッド9をドリルを用いて切削
加工により除去し、図1(f) に示すように導体パターン
8間を絶縁し、プリント配線板を得た。
(9) After buffing and smoothing the substrate surface, the electrolytic plating pad 9 is removed by cutting using a drill, and the conductor pattern is removed as shown in FIG. 1 (f).
8 were insulated to obtain a printed wiring board.

【0027】 (実施例2) (1) フェノールノボラック型エポキシ樹脂(油化シェ
ル製、E−154 )60重量部、ビスフェノールA型エポキ
シ樹脂(油化シェル製E−1001)40重量部、イミダゾー
ル硬化剤(四国化成製、2P4MHZ)4重量部、アン
カー形成用の粗粒子及び、微粉末としてエポキシ樹脂粉
末(東レ製、トレパールEP−B、平均粒径 3.9μm)
10重量部およびエポキシ樹脂(東レ製、トレパールEP
−B、平均粒径 0.5μm) 25重量部からなるものにブチ
ルカルビトールを加え、接着剤溶液を調製した。 (2) 実施例1の工程(3) と同様の方法により、接着材
層を基板1の両面に形成した後、実施例1の工程(4) に
示される方法により、接着材層2の粗化を行い、粗化面
2′を形成した。 (3) スルーホール形成用の貫通孔10をドリルで形成し
た。 (4) 基板1上にパラジウム触媒(シプレイ社製、商品
名:キャタポジット44)を付与して接着材層2の粗化面
2′を活性化させた。 (5) 実施例1の工程(6) の方法により、めっきレジス
ト3を基板1の両面に形成し、次いで実施例1の工程
(7) の方法により、厚さ3μmの無電解銅めっき処理を
行って、導体パターン4と、リード線5と、および電解
めっき用リードとしてのパッド9を形成した。 (6) 前記リード用パッド9へ電流を流し、表2に示す
条件にて電解銅めっきを施し、厚さ30μmの導体パター
ン8とスルーホール11を形成した。 (7) 前記パッド9をパンチングで打抜き除去して図2
(d) に示すように導体パターン8間を絶縁し、プリント
配線板を得た。
Example 2 (1) 60 parts by weight of a phenol novolak type epoxy resin (manufactured by Yuka Shell, E-154), 40 parts by weight of a bisphenol A type epoxy resin (E-1001 manufactured by Yuka Shell), imidazole cured 4 parts by weight of agent (2P4MHZ, manufactured by Shikoku Chemicals), coarse particles for anchor formation, and epoxy resin powder as a fine powder (Toray, Trepearl EP-B, average particle size: 3.9 μm)
10 parts by weight and epoxy resin (Toray, Trepal EP
-B, average particle size 0.5 μm) To 25 parts by weight of butyl carbitol was added to prepare an adhesive solution. (2) After forming an adhesive layer on both sides of the substrate 1 by the same method as in the step (3) of the first embodiment, the roughening of the adhesive layer 2 is performed by the method shown in the step (4) of the first embodiment. Then, a roughened surface 2 'was formed. (3) A through hole 10 for forming a through hole was formed by a drill. (4) A palladium catalyst (trade name: Cataposit 44, manufactured by Shipley Co., Ltd.) was applied to the substrate 1 to activate the roughened surface 2 ′ of the adhesive layer 2. (5) The plating resist 3 is formed on both sides of the substrate 1 by the method of the step (6) of the first embodiment.
According to the method (7), a 3 μm-thick electroless copper plating process was performed to form the conductor pattern 4, the lead wire 5, and the pad 9 as a lead for electrolytic plating. (6) An electric current was applied to the lead pad 9 and electrolytic copper plating was performed under the conditions shown in Table 2 to form a conductive pattern 8 and a through hole 11 having a thickness of 30 μm. (7) The pad 9 is punched and removed by punching, and FIG.
As shown in (d), the conductor patterns 8 were insulated from each other to obtain a printed wiring board.

【0028】 (実施例3) 本実施例は基本的には実施例1と同様であるが、電解め
っき用リードとしてのパッドを除去するために、感光性
ドライフィルム(デュポン社製、商品名:リストン105
1)をラミレートして、露光現像することにより、前記
パッド9以外の部分にエッチングレジスト12を形成し、
塩化第二銅エッチング溶液で電解めっきリード用パッド
9を溶解除去し、図3(g) に示すように導体パターン8
間を絶縁した。ついでエッチングレジストを塩化メチレ
ンで剥離してプリント配線板を得た。
Example 3 This example is basically the same as Example 1, except that a photosensitive dry film (manufactured by DuPont, trade name: Liston 105
By laminating 1) and performing exposure and development, an etching resist 12 is formed in a portion other than the pad 9;
The electrolytic plating lead pad 9 is dissolved and removed with a cupric chloride etching solution, and as shown in FIG.
Insulated between them. Then, the etching resist was peeled off with methylene chloride to obtain a printed wiring board.

【0029】実施結果について;以上実施例1〜3に説
明した方法により製造したプリント配線板について、導
体パターンの形成に要した時間を表3に示した。比較の
ため、同等のプリント配線板を、従来のアディティブ法
で製造した場合を同時に示す。また、実施例1〜3で得
られたプリント配線板のパターン精度(パターン幅の設
計値からのずれ)は、±3μm程度であり、アディティ
ブ法と同等のパターン精度が得られた。ちなみにサブト
ラクティブ法のパターン精度は、±(20〜40)μm、従
来技術(1)あるいは(2) に示される方法では、±(10〜2
0) μmであり、上記各実施例の工程で得られるプリン
ト配線板は、従来技術に比べると、パターン精度に優れ
ていることが判った。なお、各実施例とも、プリント配
線板1m2 あたりの製造コストを、従来のアディティブ
法に比べると、10〜15%程度低減させることができた。
With respect to the results of the operation, Table 3 shows the time required for forming the conductor pattern for the printed wiring boards manufactured by the methods described in Examples 1 to 3 above. For comparison, a case where an equivalent printed wiring board is manufactured by a conventional additive method is also shown. Further, the pattern accuracy (deviation from the design value of the pattern width) of the printed wiring boards obtained in Examples 1 to 3 was about ± 3 μm, and the same pattern accuracy as the additive method was obtained. Incidentally, the pattern accuracy of the subtractive method is ± (20 to 40) μm, and the method described in the prior art (1) or (2) is ± (10 to 2).
0) μm, and it was found that the printed wiring board obtained in the steps of each of the above-described examples had better pattern accuracy than the conventional technology. In each of the examples, the manufacturing cost per 1 m 2 of the printed wiring board could be reduced by about 10 to 15% as compared with the conventional additive method.

【0030】[0030]

【表3】 [Table 3]

【0031】[0031]

【発明の効果】以上説明したように本発明は、高密度の
配線板を高い信頼性の下に簡易に製造することができ、
かつ高いパターン精度のものを低コストで製造するのに
有効である。
As described above, according to the present invention, a high-density wiring board can be easily manufactured with high reliability.
In addition, it is effective to manufacture a product with high pattern accuracy at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(f)は、実施例1における製造工程
の説明図である。
FIGS. 1A to 1F are explanatory diagrams of a manufacturing process in Example 1. FIG.

【図2】(a)〜(f)は、実施例2における製造工程
の説明図である。
FIGS. 2A to 2F are explanatory diagrams of a manufacturing process in Example 2. FIGS.

【図3】(a)〜(g)は、実施例3における製造工程
の説明図である。
3 (a) to 3 (g) are explanatory diagrams of a manufacturing process in Example 3. FIG.

【符号の説明】 1 基板 2 接着材層 2′ 粗化面 3 めっきレジスト 4 無電解めっき導体パターン 5 リード線 7 電流入力用端子 8 導体パターン 9 電解めっき用パッド(電解めっき用リード) 10 スルーホール用貫通孔 11 スルーホール 12 エッチングレジスト[Description of Signs] 1 Substrate 2 Adhesive layer 2 'Roughened surface 3 Plating resist 4 Electroless plating conductor pattern 5 Lead wire 7 Current input terminal 8 Conductor pattern 9 Electroplating pad (lead for electrolytic plating) 10 Through hole Through hole 11 Through hole 12 Etching resist

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H05K 3/10 - 3/26 H05K 3/38 Continued on the front page (58) Fields surveyed (Int.Cl. 6 , DB name) H05K 3/10-3/26 H05K 3/38

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 プリント配線板の製造にあたり、 (a) 基板上に、まず無電解めっき用接着材層を形成
し、ついでめっきレジストを形成し、その後、無電解め
っきを施すことにより、導体パターンの一部を形造ると
同時に、基板内に電解めっきリードとしてのパッドを
形成する工程、 (b) 前記(a) 工程での無電解めっきにより得られた
ッドを介して電解めっきを行うことにより、既に形成し
た薄肉の前記導体パターンを肥厚化させて所定厚の導体
パターンとする工程、 (c) 上記のパッドを、パンチングまたはエッチングに
て除去することにより、(b) 工程で形成した導体パター
ン間を絶縁する工程、 の各工程を経ることを特徴とするプリント配線板の製造
方法。
In the manufacture of a printed wiring board, (a) an adhesive layer for electroless plating is first formed on a substrate, a plating resist is formed, and then the electroless plating is performed. at the same time a part of the building shape of a step of forming a pad as an electrolytic plating leads into the substrate, path obtained by electroless plating in the (b) step (a)
By performing electroless plating through the head, the step of the already formed thin the conductor pattern by thickening of predetermined thickness conductive pattern, (c) a above the pad, removed by means of punching or etching (B ) a step of insulating between the conductor patterns formed in the step (b ).
【請求項2】 前記工程(a) において、無電解めっきに
より形成される薄肉の導体パターンの一部と電解めっき
用リードとは、それぞれ2μm以上の厚さにすることを
特徴とする請求項1に記載の製造方法。
2. In the step (a), a part of a thin conductor pattern formed by electroless plating and a lead for electrolytic plating are each made to have a thickness of 2 μm or more. The production method described in 1.
【請求項3】 前記無電解めっき用接着材層は、酸化剤
に対して可溶性である予め硬化処理された耐熱性樹脂微
粉末を、硬化処理することにより酸化剤に対して難溶性
となる耐熱性樹脂中に分散させたものを硬化処理した
後、酸化剤で処理することにより形成される請求項1ま
たは2に記載の製造方法。
3. The adhesive layer for electroless plating is formed by hardening a heat-resistant resin fine powder which has been cured in advance and is soluble in an oxidizing agent. The production method according to claim 1, wherein the composition is formed by subjecting a resin dispersed in a conductive resin to a curing treatment, and then treating with an oxidizing agent.
JP28665597A 1997-10-20 1997-10-20 Manufacturing method of printed wiring board Expired - Lifetime JP2919817B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28665597A JP2919817B2 (en) 1997-10-20 1997-10-20 Manufacturing method of printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28665597A JP2919817B2 (en) 1997-10-20 1997-10-20 Manufacturing method of printed wiring board

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1216002A Division JP2842631B2 (en) 1989-08-24 1989-08-24 Manufacturing method of printed wiring board

Publications (2)

Publication Number Publication Date
JPH1093225A JPH1093225A (en) 1998-04-10
JP2919817B2 true JP2919817B2 (en) 1999-07-19

Family

ID=17707247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28665597A Expired - Lifetime JP2919817B2 (en) 1997-10-20 1997-10-20 Manufacturing method of printed wiring board

Country Status (1)

Country Link
JP (1) JP2919817B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358257A (en) * 2000-06-16 2001-12-26 Toppan Printing Co Ltd Method for manufacturing substrate for semiconductor device
KR100492498B1 (en) * 2001-05-21 2005-05-30 마츠시다 덴코 가부시키가이샤 Method of manufacturing printed wiring board
WO2004012487A1 (en) * 2002-07-29 2004-02-05 Matsushita Electric Works, Ltd. Method of manufacturing printed wiring boards and substrate used for the method
JP2008181702A (en) 2007-01-23 2008-08-07 Mitsumi Electric Co Ltd Battery pack, battery protection module, and manufacturing method of base board for battery protection module

Also Published As

Publication number Publication date
JPH1093225A (en) 1998-04-10

Similar Documents

Publication Publication Date Title
US5175060A (en) Leadframe semiconductor-mounting substrate having a roughened adhesive conductor circuit substrate and method of producing the same
US5589255A (en) Adhesive for electroless plating, printed circuit boards and method of producing the same
TW532052B (en) Production method of a distribution substrate
JPH0734505B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP3204545B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP2919817B2 (en) Manufacturing method of printed wiring board
JP2842631B2 (en) Manufacturing method of printed wiring board
JP3049215B2 (en) Manufacturing method of wiring board
US4968398A (en) Process for the electrolytic removal of polyimide resins
JP2004047898A (en) Manufacturing method of printed wiring board and of multilayer printed wiring board
JPH10275983A (en) Mutilayer printed-wiring board
JP3208176B2 (en) Multilayer printed wiring board with embedded electronic circuit components
JP2003273509A (en) Wiring board and its manufacturing method
JPH11251754A (en) Multilayered printed wiring board
JP2688099B2 (en) Semiconductor mounting substrate and manufacturing method thereof
JPH11307936A (en) Multi-layer printed circuit board
JPH10200264A (en) Multilayer printed wiring board and manufacture thereof
JP2826219B2 (en) Manufacturing method of printed wiring board
JP2733375B2 (en) Printed wiring board and method of manufacturing the same
JP2005191080A (en) Laminate plate and multilayer printed circuit board using it and these manufacturing method
JPH11251749A (en) Multi-layer printed wiring board
JPH0590739A (en) Formation of conductor circuit by additive method
JP3617880B2 (en) Manufacturing method of multilayer printed wiring board
JPH10150271A (en) Manufacture of multilayer printed wiring board
JP2688100B2 (en) Semiconductor mounting substrate and manufacturing method thereof

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100423

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 11