JP2917752B2 - 直流／直流変換装置 - Google Patents
直流／直流変換装置Info
- Publication number
- JP2917752B2 JP2917752B2 JP14722893A JP14722893A JP2917752B2 JP 2917752 B2 JP2917752 B2 JP 2917752B2 JP 14722893 A JP14722893 A JP 14722893A JP 14722893 A JP14722893 A JP 14722893A JP 2917752 B2 JP2917752 B2 JP 2917752B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- switching element
- level signal
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、直流電源の直流を一
旦交流に変換し再び直流に変換することにより所望の直
流出力電圧を得る直流／直流変換装置に関するものであ
る。
旦交流に変換し再び直流に変換することにより所望の直
流出力電圧を得る直流／直流変換装置に関するものであ
る。
【０００２】
【従来の技術】図７は例えばＩＥＥＥ ＴＲＡＮＳＡＣ
ＴＩＯＮＳ ＯＮ ＩＮＤＵＳＴＲＹＡＰＰＬＩＣＡＴ
ＩＯＮＳ．ＶＯＬ．２７．ＮＯ．１ ＪＡＮ．／ＦＥ
Ｂ．１９９１ Ｐ６４に開示されたこの種従来の直流／
直流変換装置を示す回路図で、中間の交流電圧を高周波
とすることから高周波リンク方式のＤＣ／ＤＣコンバ−
タとも呼ばれている。図において、１は直流電源、２は
直流電源と並列に接続された入力コンデンサ（Ｃ１）、
３は直流電源１の直流電圧Ｅを高周波の交流電圧Ｖ１に
変換するインバ−タで、ブリッジ接続された第１ないし
第４（以下それぞれＵ相、Ｘ相、Ｖ相、Ｙ相とも称す）
のア−ムからなり、各ア−ムはスイッチング素子として
の絶縁ゲ−トバイポ−ラトランジスタ（以下、ＩＧＢＴ
または単にトランジスタと称す）とこのトランジスタと
逆並列接続されたダイオ−ドとから構成されている。
ＴＩＯＮＳ ＯＮ ＩＮＤＵＳＴＲＹＡＰＰＬＩＣＡＴ
ＩＯＮＳ．ＶＯＬ．２７．ＮＯ．１ ＪＡＮ．／ＦＥ
Ｂ．１９９１ Ｐ６４に開示されたこの種従来の直流／
直流変換装置を示す回路図で、中間の交流電圧を高周波
とすることから高周波リンク方式のＤＣ／ＤＣコンバ−
タとも呼ばれている。図において、１は直流電源、２は
直流電源と並列に接続された入力コンデンサ（Ｃ１）、
３は直流電源１の直流電圧Ｅを高周波の交流電圧Ｖ１に
変換するインバ−タで、ブリッジ接続された第１ないし
第４（以下それぞれＵ相、Ｘ相、Ｖ相、Ｙ相とも称す）
のア−ムからなり、各ア−ムはスイッチング素子として
の絶縁ゲ−トバイポ−ラトランジスタ（以下、ＩＧＢＴ
または単にトランジスタと称す）とこのトランジスタと
逆並列接続されたダイオ−ドとから構成されている。
【０００３】４はインバ−タ３からの交流電圧Ｖ１がそ
の１次巻線に印加される絶縁トランス、５は絶縁トラン
ス４の２次巻線からの交流電圧Ｖ２を直流電圧に変換す
る整流器で、ブリッジ接続されたダイオ−ドＤ１〜Ｄ４
から構成されている。６および７は平滑回路を構成する
それぞれ平滑リアクトルおよび平滑コンデンサ、８は平
滑コンデンサ７と並列に接続された負荷である。
の１次巻線に印加される絶縁トランス、５は絶縁トラン
ス４の２次巻線からの交流電圧Ｖ２を直流電圧に変換す
る整流器で、ブリッジ接続されたダイオ−ドＤ１〜Ｄ４
から構成されている。６および７は平滑回路を構成する
それぞれ平滑リアクトルおよび平滑コンデンサ、８は平
滑コンデンサ７と並列に接続された負荷である。
【０００４】９は出力電圧基準Ｖｄ*発生器、１０は平
滑コンデンサ７の電圧、即ち出力電圧Ｖｄと出力電圧基
準Ｖｄ*との偏差を演算する減算器、１１は減算器１０
からの出力信号を増幅する電圧コントロ−ラ、１２は三
角波のキャリア信号発生回路、１３は電圧コントロ−ラ
１１からの偏差信号ＶＣとキャリア信号発生回路１２か
らのキャリア信号ＣＡＲとを比較し”１”または”０”
のレベル信号を出力する比較器、１４は入力されたレベ
ル信号を反転して出力する第１のＮＯＴ回路、１５およ
び１６は入力されたレベル信号の立上りエッジで状態が
変化する第１および第２のフリップフロップである。
滑コンデンサ７の電圧、即ち出力電圧Ｖｄと出力電圧基
準Ｖｄ*との偏差を演算する減算器、１１は減算器１０
からの出力信号を増幅する電圧コントロ−ラ、１２は三
角波のキャリア信号発生回路、１３は電圧コントロ−ラ
１１からの偏差信号ＶＣとキャリア信号発生回路１２か
らのキャリア信号ＣＡＲとを比較し”１”または”０”
のレベル信号を出力する比較器、１４は入力されたレベ
ル信号を反転して出力する第１のＮＯＴ回路、１５およ
び１６は入力されたレベル信号の立上りエッジで状態が
変化する第１および第２のフリップフロップである。
【０００５】１７は第１および第２のフリップフロップ
１５および１６からのレベル信号を基にインバ−タ３各
ア−ムのトランジスタＳＵ，ＳＸ，ＳＶ，ＳＹへ送出す
べきゲ−ト信号を作成するゲ−ト論理回路、１８はゲ−
ト信号を増幅するゲ−ト回路である。また、ゲ−ト論理
回路１７の内部構成を説明すると、１９および２０は第
２および第３のＮＯＴ回路、２１ないし２４は入力され
たレベル信号に、転流時の短絡防止のための期間（以
下、Ｔｄと示す）を付加して出力する第１ないし第４の
Ｔｄ作成回路である。
１５および１６からのレベル信号を基にインバ−タ３各
ア−ムのトランジスタＳＵ，ＳＸ，ＳＶ，ＳＹへ送出す
べきゲ−ト信号を作成するゲ−ト論理回路、１８はゲ−
ト信号を増幅するゲ−ト回路である。また、ゲ−ト論理
回路１７の内部構成を説明すると、１９および２０は第
２および第３のＮＯＴ回路、２１ないし２４は入力され
たレベル信号に、転流時の短絡防止のための期間（以
下、Ｔｄと示す）を付加して出力する第１ないし第４の
Ｔｄ作成回路である。
【０００６】次に動作について説明する。直流電源１の
電力は、入力コンデンサ２、インバ−タ３により矩形波
交流に変換され、絶縁トランス４、整流器５を通してリ
ップルを含んだ直流電圧に変換される。発生したリップ
ルは平滑リアクトル６、平滑コンデンサ７により平滑化
され、リップルの少ない直流に変換され負荷８へ供給さ
れる。そして、その出力電圧Ｖｄはインバ−タ３のトラ
ンジスタの通流率を変えることにより制御する。
電力は、入力コンデンサ２、インバ−タ３により矩形波
交流に変換され、絶縁トランス４、整流器５を通してリ
ップルを含んだ直流電圧に変換される。発生したリップ
ルは平滑リアクトル６、平滑コンデンサ７により平滑化
され、リップルの少ない直流に変換され負荷８へ供給さ
れる。そして、その出力電圧Ｖｄはインバ−タ３のトラ
ンジスタの通流率を変えることにより制御する。
【０００７】以下、この通流率の制御方法について説明
する。出力電圧基準Ｖｄ*とフィ−ドバックされた出力
電圧Ｖｄとは減算器１０でその偏差が演算され更に電圧
コントロ−ラ１１で増幅され比較器１３に与えられる。
比較器１３は、三角波キャリア信号ＣＡＲと電圧指令
（偏差）信号ＶＣとを比較し、ＶＣ＞ＣＡＲの条件でパ
ルスを出力する、即ち同条件が成立するとき”１”とな
るレベル信号を出力する。第１のフリップフロップ１５
は比較器１３からのレベル信号の”０”から”１”への
立上りエッジの発生毎に出力が変化する。また、第２の
フリップフロップ１６は、ＮＯＴ回路１４が挿入されて
いるので、比較器１３からのレベル信号の”１”から”
０”への立下りエッジの発生毎に出力が変化する。
する。出力電圧基準Ｖｄ*とフィ−ドバックされた出力
電圧Ｖｄとは減算器１０でその偏差が演算され更に電圧
コントロ−ラ１１で増幅され比較器１３に与えられる。
比較器１３は、三角波キャリア信号ＣＡＲと電圧指令
（偏差）信号ＶＣとを比較し、ＶＣ＞ＣＡＲの条件でパ
ルスを出力する、即ち同条件が成立するとき”１”とな
るレベル信号を出力する。第１のフリップフロップ１５
は比較器１３からのレベル信号の”０”から”１”への
立上りエッジの発生毎に出力が変化する。また、第２の
フリップフロップ１６は、ＮＯＴ回路１４が挿入されて
いるので、比較器１３からのレベル信号の”１”から”
０”への立下りエッジの発生毎に出力が変化する。
【０００８】これら第１および第２のフリップフロップ
１５，１６の出力と第２および第３のＮＯＴ回路１９，
２０、更にＴｄ作成回路２１〜２４により、図８（４）
〜（７）に示すゲ−ト信号が得られる。これらゲ−ト信
号によりＵ相，Ｖ相の出力電圧が決定されるが、インバ
−タ３の出力電圧Ｖ１はこのＵ相とＶ相との線間電圧と
なり、図８（８）に示す出力波形となる。この交流波形
から得られる絶縁トランス４の２次電圧Ｖ２を整流器５
により整流し、平滑リアクトル６、平滑コンデンサ７で
平滑化して図８（１０）に示すようなリップルの少ない
出力電圧Ｖｄを得る。図８（１１）は出力直流電流Ｉｄ
を示す。
１５，１６の出力と第２および第３のＮＯＴ回路１９，
２０、更にＴｄ作成回路２１〜２４により、図８（４）
〜（７）に示すゲ−ト信号が得られる。これらゲ−ト信
号によりＵ相，Ｖ相の出力電圧が決定されるが、インバ
−タ３の出力電圧Ｖ１はこのＵ相とＶ相との線間電圧と
なり、図８（８）に示す出力波形となる。この交流波形
から得られる絶縁トランス４の２次電圧Ｖ２を整流器５
により整流し、平滑リアクトル６、平滑コンデンサ７で
平滑化して図８（１０）に示すようなリップルの少ない
出力電圧Ｖｄを得る。図８（１１）は出力直流電流Ｉｄ
を示す。
【０００９】
【発明が解決しようとする課題】従来の直流／直流変換
装置は以上のように構成されており、出力直流電圧Ｖｄ
としてリップルの少ない波形を得るため平滑リアクトル
６のインダクタンスを大きく設定するが、このインダク
タンスにより絶縁トランス１次側の交流電流Ｉ１は流れ
続ける（図８(９)）。
装置は以上のように構成されており、出力直流電圧Ｖｄ
としてリップルの少ない波形を得るため平滑リアクトル
６のインダクタンスを大きく設定するが、このインダク
タンスにより絶縁トランス１次側の交流電流Ｉ１は流れ
続ける（図８(９)）。
【００１０】この場合の電流の経路を図９により説明す
る。例えば、トランジスタＳＵとＳＹとがオンの状態に
おいては、のように、トランジスタＳＵ→絶縁トラン
スＴ１の１次巻線→トランジスタＳＹのル−トで電流が
流れているが、トランジスタＳＹがオフとなり交流電圧
Ｖ１が０となっても、絶縁トランス２次側の平滑リアク
トル６のインダクタンスＬにより電流が流れ続けようと
し、に示すように、トランジスタＳＵがオンである間
は電流がダイオ−ドＤＶを通して環流し、トランジスタ
ＳＵ→絶縁トランスＴ１の１次巻線→ダイオ−ドＤＶの
ル−トで電流が流れ続ける。この電流が流れることによ
って絶縁トランス２次側に電圧を発生することはない
が、トランジスタＳＵおよびダイオ−ドＤＶに定常オン
損失を発生させる。そのため、ＩＧＢＴの発熱量が大き
くなり冷却フィンを大きくする等の冷却強化等が必要に
なるとともに、装置全体の効率を下げるという問題点が
あった。
る。例えば、トランジスタＳＵとＳＹとがオンの状態に
おいては、のように、トランジスタＳＵ→絶縁トラン
スＴ１の１次巻線→トランジスタＳＹのル−トで電流が
流れているが、トランジスタＳＹがオフとなり交流電圧
Ｖ１が０となっても、絶縁トランス２次側の平滑リアク
トル６のインダクタンスＬにより電流が流れ続けようと
し、に示すように、トランジスタＳＵがオンである間
は電流がダイオ−ドＤＶを通して環流し、トランジスタ
ＳＵ→絶縁トランスＴ１の１次巻線→ダイオ−ドＤＶの
ル−トで電流が流れ続ける。この電流が流れることによ
って絶縁トランス２次側に電圧を発生することはない
が、トランジスタＳＵおよびダイオ−ドＤＶに定常オン
損失を発生させる。そのため、ＩＧＢＴの発熱量が大き
くなり冷却フィンを大きくする等の冷却強化等が必要に
なるとともに、装置全体の効率を下げるという問題点が
あった。
【００１１】この発明は以上のように問題点を解消する
ためになされたもので、リップルの少ない直流電圧を得
るとともに、インバ−タのスイッチング素子の発生損失
を低減し、かつ装置全体の効率を向上させることを目的
とする。
ためになされたもので、リップルの少ない直流電圧を得
るとともに、インバ−タのスイッチング素子の発生損失
を低減し、かつ装置全体の効率を向上させることを目的
とする。
【００１２】
【課題を解決するための手段】この発明に係る直流／直
流変換装置は、インバ−タを構成する第３のア−ムのス
イッチング素子がオンするタイミングで第１のア−ムの
スイッチング素子がオフするように、また、第４のア−
ムのスイッチング素子がオンするタイミングで第２のア
−ムのスイッチング素子がオフするように、上記各スイ
ッチング素子に送出するゲ−ト信号相互間に所定の条件
を付加するゲ−ト論理回路を備えたものである。
流変換装置は、インバ−タを構成する第３のア−ムのス
イッチング素子がオンするタイミングで第１のア−ムの
スイッチング素子がオフするように、また、第４のア−
ムのスイッチング素子がオンするタイミングで第２のア
−ムのスイッチング素子がオフするように、上記各スイ
ッチング素子に送出するゲ−ト信号相互間に所定の条件
を付加するゲ−ト論理回路を備えたものである。
【００１３】この発明の請求項２に係る直流／直流変換
装置は、上記ゲ−ト論理回路を更に具体化したもので、
第１のフリップフロップからのレベル信号を入力しＴｄ
を付加して出力する第１のＴｄ作成回路、第２のＮＯＴ
回路を介して上記第１のフリップフロップからのレベル
信号を入力しＴｄを付加して出力する第２のＴｄ作成回
路、第２のフリップフロップからのレベル信号を入力し
てＴｄを付加し第３のア−ムのスイッチング素子へのゲ
−ト信号として出力する第３のＴｄ作成回路、第３のＮ
ＯＴ回路を介して上記第２のフリップフロップからのレ
ベル信号を入力してＴｄを付加し第４のア−ムのスイッ
チング素子へのゲ−ト信号として出力する第４のＴｄ作
成回路、上記第１のＴｄ作成回路からのレベル信号と第
４のＮＯＴ回路を介して上記第３のＴｄ作成回路からの
レベル信号とを入力し第１のア−ムのスイッチング素子
へのゲ−ト信号として出力する第１のＡＮＤ回路、およ
び上記第２のＴｄ作成回路からのレベル信号と第５のＮ
ＯＴ回路を介して上記第４のＴｄ作成回路からのレベル
信号とを入力し第２のア−ムのスイッチング素子へのゲ
−ト信号として出力する第２のＡＮＤ回路から構成して
いる。
装置は、上記ゲ−ト論理回路を更に具体化したもので、
第１のフリップフロップからのレベル信号を入力しＴｄ
を付加して出力する第１のＴｄ作成回路、第２のＮＯＴ
回路を介して上記第１のフリップフロップからのレベル
信号を入力しＴｄを付加して出力する第２のＴｄ作成回
路、第２のフリップフロップからのレベル信号を入力し
てＴｄを付加し第３のア−ムのスイッチング素子へのゲ
−ト信号として出力する第３のＴｄ作成回路、第３のＮ
ＯＴ回路を介して上記第２のフリップフロップからのレ
ベル信号を入力してＴｄを付加し第４のア−ムのスイッ
チング素子へのゲ−ト信号として出力する第４のＴｄ作
成回路、上記第１のＴｄ作成回路からのレベル信号と第
４のＮＯＴ回路を介して上記第３のＴｄ作成回路からの
レベル信号とを入力し第１のア−ムのスイッチング素子
へのゲ−ト信号として出力する第１のＡＮＤ回路、およ
び上記第２のＴｄ作成回路からのレベル信号と第５のＮ
ＯＴ回路を介して上記第４のＴｄ作成回路からのレベル
信号とを入力し第２のア−ムのスイッチング素子へのゲ
−ト信号として出力する第２のＡＮＤ回路から構成して
いる。
【００１４】また、この発明の請求項３では、同じく、
第１のフリップフロップからのレベル信号を入力しＴｄ
を付加して出力する第１のＴｄ作成回路、第２のＮＯＴ
回路を介して上記第１のフリップフロップからのレベル
信号を入力しＴｄを付加して出力する第２のＴｄ作成回
路、第２のフリップフロップからのレベル信号を入力し
てＴｄを付加し第３のア−ムのスイッチング素子へのゲ
−ト信号として出力する第３のＴｄ作成回路、第３のＮ
ＯＴ回路を介して上記第２のフリップフロップからのレ
ベル信号を入力してＴｄを付加し第４のア−ムのスイッ
チング素子へのゲ−ト信号として出力する第４のＴｄ作
成回路、上記第１のＴｄ作成回路からのレベル信号と上
記第４のＴｄ作成回路からのレベル信号とを入力し第１
のア−ムのスイッチング素子へのゲ−ト信号として出力
する第３のＡＮＤ回路、および上記第２のＴｄ作成回路
からのレベル信号と上記第３のＴｄ作成回路からのレベ
ル信号とを入力し第２のア−ムのスイッチング素子への
ゲ−ト信号として出力する第４のＡＮＤ回路から構成し
ている。
第１のフリップフロップからのレベル信号を入力しＴｄ
を付加して出力する第１のＴｄ作成回路、第２のＮＯＴ
回路を介して上記第１のフリップフロップからのレベル
信号を入力しＴｄを付加して出力する第２のＴｄ作成回
路、第２のフリップフロップからのレベル信号を入力し
てＴｄを付加し第３のア−ムのスイッチング素子へのゲ
−ト信号として出力する第３のＴｄ作成回路、第３のＮ
ＯＴ回路を介して上記第２のフリップフロップからのレ
ベル信号を入力してＴｄを付加し第４のア−ムのスイッ
チング素子へのゲ−ト信号として出力する第４のＴｄ作
成回路、上記第１のＴｄ作成回路からのレベル信号と上
記第４のＴｄ作成回路からのレベル信号とを入力し第１
のア−ムのスイッチング素子へのゲ−ト信号として出力
する第３のＡＮＤ回路、および上記第２のＴｄ作成回路
からのレベル信号と上記第３のＴｄ作成回路からのレベ
ル信号とを入力し第２のア−ムのスイッチング素子への
ゲ−ト信号として出力する第４のＡＮＤ回路から構成し
ている。
【００１５】更にこの発明の請求項４では、同じく第１
のフリップフロップからのレベル信号と第３のＮＯＴ回
路を介して第２のフリップフロップからのレベル信号と
を入力し第１のア−ムのスイッチング素子へのゲ−ト信
号として出力する第５のＡＮＤ回路、第２のＮＯＴ回路
を介して上記第１のフリップフロップからのレベル信号
と上記第２のフリップフロップからのレベル信号とを入
力し第２のア−ムのスイッチング素子へのゲ−ト信号と
して出力する第６のＡＮＤ回路、上記第２のフリップフ
ロップからのレベル信号を入力してＴｄを付加し第３の
ア−ムのスイッチング素子へのゲ−ト信号として出力す
る第３のＴｄ作成回路、および上記第３のＮＯＴ回路を
介して上記第２のフリップフロップからのレベル信号を
入力してＴｄを付加し第４のア−ムのスイッチング素子
へのゲ−ト信号として出力する第４のＴｄ作成回路から
構成している。
のフリップフロップからのレベル信号と第３のＮＯＴ回
路を介して第２のフリップフロップからのレベル信号と
を入力し第１のア−ムのスイッチング素子へのゲ−ト信
号として出力する第５のＡＮＤ回路、第２のＮＯＴ回路
を介して上記第１のフリップフロップからのレベル信号
と上記第２のフリップフロップからのレベル信号とを入
力し第２のア−ムのスイッチング素子へのゲ−ト信号と
して出力する第６のＡＮＤ回路、上記第２のフリップフ
ロップからのレベル信号を入力してＴｄを付加し第３の
ア−ムのスイッチング素子へのゲ−ト信号として出力す
る第３のＴｄ作成回路、および上記第３のＮＯＴ回路を
介して上記第２のフリップフロップからのレベル信号を
入力してＴｄを付加し第４のア−ムのスイッチング素子
へのゲ−ト信号として出力する第４のＴｄ作成回路から
構成している。
【００１６】
【作用】この発明に係る直流／直流変換装置において
は、第３（または第４）のア−ムのスイッチング素子が
オンするタイミングで第１（または第２）のア−ムのス
イッチング素子がオフするので、転流期間に平滑回路の
リアクトルを流れ続ける電流は絶縁トランス、従ってイ
ンバ−タを流れ得なくなり、整流器のダイオ−ドを環流
することになる。
は、第３（または第４）のア−ムのスイッチング素子が
オンするタイミングで第１（または第２）のア−ムのス
イッチング素子がオフするので、転流期間に平滑回路の
リアクトルを流れ続ける電流は絶縁トランス、従ってイ
ンバ−タを流れ得なくなり、整流器のダイオ−ドを環流
することになる。
【００１７】
【実施例】実施例１．図１はこの発明の実施例１による
直流／直流変換装置を示す回路図で、従来と同一または
相当の部分には同一の符号を付して説明を省略する。従
来と異なるのは、第１および第２のフリップフロップ１
５，１６からのレベル信号を入力して、インバ−タ３の
各トランジスタＳＵ、ＳＸ，ＳＶ，ＳＹへ送出するゲ−
ト信号を作成するゲ−ト論理回路１７で、以下このゲ−
ト論理回路１７の内部構成について説明する。
直流／直流変換装置を示す回路図で、従来と同一または
相当の部分には同一の符号を付して説明を省略する。従
来と異なるのは、第１および第２のフリップフロップ１
５，１６からのレベル信号を入力して、インバ−タ３の
各トランジスタＳＵ、ＳＸ，ＳＶ，ＳＹへ送出するゲ−
ト信号を作成するゲ−ト論理回路１７で、以下このゲ−
ト論理回路１７の内部構成について説明する。
【００１８】即ち、新たに第４、第５のＮＯＴ回路２
５、２６および第１、第２のＡＮＤ回路２７、２８を備
えている。そして、第１のＴｄ作成回路２１と第４のＮ
ＯＴ回路２５とからのレベル信号を入力して動作する第
１のＡＮＤ回路２７の出力がトランジスタＳＵへのゲ−
ト信号となる。また、第２のＴｄ作成回路２２と第５の
ＮＯＴ回路２６とからのレベル信号を入力して動作する
第２のＡＮＤ回路２８の出力がトランジスタＳＸへのゲ
−ト信号となる。トランジスタＳＶおよびＳＹへのゲ−
ト信号は従来と変わらず、それぞれ第３および第４のＴ
ｄ作成回路２３および２４から送出される。
５、２６および第１、第２のＡＮＤ回路２７、２８を備
えている。そして、第１のＴｄ作成回路２１と第４のＮ
ＯＴ回路２５とからのレベル信号を入力して動作する第
１のＡＮＤ回路２７の出力がトランジスタＳＵへのゲ−
ト信号となる。また、第２のＴｄ作成回路２２と第５の
ＮＯＴ回路２６とからのレベル信号を入力して動作する
第２のＡＮＤ回路２８の出力がトランジスタＳＸへのゲ
−ト信号となる。トランジスタＳＶおよびＳＹへのゲ−
ト信号は従来と変わらず、それぞれ第３および第４のＴ
ｄ作成回路２３および２４から送出される。
【００１９】次に動作について図２をも参照して説明す
る。全体的な動作は従来と同様であるが、上述したゲ−
ト論理回路１７の構成上の差異から特にＵ相およびＸ相
のゲ−ト信号が異なる。以下、Ｕ相の信号を例にとり、
主として図２のタイミング１からタイミング２の期間に
おける動作を中心に説明する。
る。全体的な動作は従来と同様であるが、上述したゲ−
ト論理回路１７の構成上の差異から特にＵ相およびＸ相
のゲ−ト信号が異なる。以下、Ｕ相の信号を例にとり、
主として図２のタイミング１からタイミング２の期間に
おける動作を中心に説明する。
【００２０】タイミング１でＵ相のゲ−ト信号が”０”
から”１”に立上りトランジスタＳＵがオンするがこれ
は従来と同一である。トランジスタＳＹがオンしている
ので、図２（８）（９）に示すように絶縁トランス４の
入力電圧Ｖ１および電流Ｉ１は立上る。このとき、Ｖ相
のゲ−ト信号は”０”であるので、第１のＡＮＤ回路２
７の入力信号のＡＮＤ条件が成立しＵ相のゲ−ト信号
は”１”を維持する。このまま”１”を継続すると従来
の場合のように環流電流が流れることになる。しかし、
この実施例では、線間電圧Ｖ１として必要な電圧を出力
し、トランジスタＳＹがオフし電圧Ｖ１が零になった
後、期間Ｔｄを経てＶ相ゲ−ト信号が”１”に立上ると
第１のＡＮＤ回路２７のＡＮＤ条件が不成立となりＵ相
のゲ−ト信号が”１”から”０”に立下る（図２のタイ
ミング２）。
から”１”に立上りトランジスタＳＵがオンするがこれ
は従来と同一である。トランジスタＳＹがオンしている
ので、図２（８）（９）に示すように絶縁トランス４の
入力電圧Ｖ１および電流Ｉ１は立上る。このとき、Ｖ相
のゲ−ト信号は”０”であるので、第１のＡＮＤ回路２
７の入力信号のＡＮＤ条件が成立しＵ相のゲ−ト信号
は”１”を維持する。このまま”１”を継続すると従来
の場合のように環流電流が流れることになる。しかし、
この実施例では、線間電圧Ｖ１として必要な電圧を出力
し、トランジスタＳＹがオフし電圧Ｖ１が零になった
後、期間Ｔｄを経てＶ相ゲ−ト信号が”１”に立上ると
第１のＡＮＤ回路２７のＡＮＤ条件が不成立となりＵ相
のゲ−ト信号が”１”から”０”に立下る（図２のタイ
ミング２）。
【００２１】以上の場合の電流の経路を図３により説明
する。タイミング１でトランジスタＳＵとＳＹとがオン
となった状態においては、のように、トランジスタＳ
Ｕ→絶縁トランスＴ１の１次巻線→トランジスタＳＹの
ル−トで電流が流れる。次にトランジスタＳＹがオフと
なると、従来と同様の様に、絶縁トランス２次側の平
滑リアクトル６のインダクタンスＬにより、トランジス
タＳＵ→絶縁トランスＴ１の１次巻線→ダイオ−ドＤＶ
のル−トで環流電流が流れる。この状態で、次にトラン
ジスタＳＶがオンするタイミング（図２のタイミング
２）でトランジスタＳＵをオフしてやる。このトランジ
スタＳＵをオフすることでのル−トが途絶え環流電流
が遮断される。絶縁トランスＴ１の１次側に流れていた
環流電流が遮断されたことにより、それまでダイオ−ド
Ｄ４→絶縁トランスＴ１の２次巻線→ダイオ−ドＤ１の
ル−トで流れていた電流はダイオ−ドＤ２→Ｄ１とダイ
オ−ドＤ４→Ｄ３との２つのル−トに分かれて転流する
ことになる。
する。タイミング１でトランジスタＳＵとＳＹとがオン
となった状態においては、のように、トランジスタＳ
Ｕ→絶縁トランスＴ１の１次巻線→トランジスタＳＹの
ル−トで電流が流れる。次にトランジスタＳＹがオフと
なると、従来と同様の様に、絶縁トランス２次側の平
滑リアクトル６のインダクタンスＬにより、トランジス
タＳＵ→絶縁トランスＴ１の１次巻線→ダイオ−ドＤＶ
のル−トで環流電流が流れる。この状態で、次にトラン
ジスタＳＶがオンするタイミング（図２のタイミング
２）でトランジスタＳＵをオフしてやる。このトランジ
スタＳＵをオフすることでのル−トが途絶え環流電流
が遮断される。絶縁トランスＴ１の１次側に流れていた
環流電流が遮断されたことにより、それまでダイオ−ド
Ｄ４→絶縁トランスＴ１の２次巻線→ダイオ−ドＤ１の
ル−トで流れていた電流はダイオ−ドＤ２→Ｄ１とダイ
オ−ドＤ４→Ｄ３との２つのル−トに分かれて転流する
ことになる。
【００２２】次に、上述した環流電流が遮断される現象
を更に詳細に説明する。この転流の際、絶縁トランスＴ
１の１次側電流はトランジスタＳＵ→絶縁トランスＴ１
の１次巻線→ダイオ−ドＤＶのル−トからダイオ−ド
ＤＸ→絶縁トランスＴ１の１次巻線→ダイオ−ドＤＶの
ル−トに転流し、絶縁トランス４の励磁エネルギ−
（通常は非常に小さい）を入力コンデンサＣ１に放出し
急速に減衰する。即ち、事実上、電流が遮断される訳で
ある。この場合、全トランジスタがオフであれば絶縁ト
ランスＴ１の励磁エネルギ−（漏れインダクタンス）と
入力コンデンサＣ１等のコンデンサとにより絶縁トラン
スＴ１の１次側で振動電圧が発生するが、トランジスタ
ＳＶがオンであるためトランジスタＳＶ→絶縁トランス
Ｔ１の１次巻線→ダイオ−ドＤＵ→トランジスタＳＶの
ル−トで閉回路が形成され、図２（８）に示すように、
振動のない電圧波形が得られる。なお、上記閉回路はそ
の通電可能方向が、平滑リアクトル６のインダクタンス
Ｌにより流れ続けるようにする電流の方向と逆向きであ
るので、上記閉回路の形成が上述した環流を接続させる
ことにはならない。以上ではＵ相の場合について説明し
たがＸ相についても同様の動作となる。
を更に詳細に説明する。この転流の際、絶縁トランスＴ
１の１次側電流はトランジスタＳＵ→絶縁トランスＴ１
の１次巻線→ダイオ−ドＤＶのル−トからダイオ−ド
ＤＸ→絶縁トランスＴ１の１次巻線→ダイオ−ドＤＶの
ル−トに転流し、絶縁トランス４の励磁エネルギ−
（通常は非常に小さい）を入力コンデンサＣ１に放出し
急速に減衰する。即ち、事実上、電流が遮断される訳で
ある。この場合、全トランジスタがオフであれば絶縁ト
ランスＴ１の励磁エネルギ−（漏れインダクタンス）と
入力コンデンサＣ１等のコンデンサとにより絶縁トラン
スＴ１の１次側で振動電圧が発生するが、トランジスタ
ＳＶがオンであるためトランジスタＳＶ→絶縁トランス
Ｔ１の１次巻線→ダイオ−ドＤＵ→トランジスタＳＶの
ル−トで閉回路が形成され、図２（８）に示すように、
振動のない電圧波形が得られる。なお、上記閉回路はそ
の通電可能方向が、平滑リアクトル６のインダクタンス
Ｌにより流れ続けるようにする電流の方向と逆向きであ
るので、上記閉回路の形成が上述した環流を接続させる
ことにはならない。以上ではＵ相の場合について説明し
たがＸ相についても同様の動作となる。
【００２３】以上のように、絶縁トランス４の１次側に
流れようとする環流電流を一旦遮断するようにしたの
で、トランジスタの定常オン損失が減少し、装置全体と
しての効率も向上する。
流れようとする環流電流を一旦遮断するようにしたの
で、トランジスタの定常オン損失が減少し、装置全体と
しての効率も向上する。
【００２４】実施例２．図４はこの発明の実施例２によ
る直流／直流変換装置を示す回路図である。この実施例
のゲ−ト論理回路１７においては、第１のＴｄ作成回路
２１と第４のＴｄ作成回路２４とからのレベル信号を入
力して動作する第３のＡＮＤ回路２９の出力がトランジ
スタＳＵへのゲ−ト信号となる。また、第２のＴｄ作成
回路２２と第３のＴｄ作成回路２３とからのレベル信号
を入力して動作する第４のＡＮＤ回路３０の出力がトラ
ンジスタＳＸへのゲ−ト信号となる。
る直流／直流変換装置を示す回路図である。この実施例
のゲ−ト論理回路１７においては、第１のＴｄ作成回路
２１と第４のＴｄ作成回路２４とからのレベル信号を入
力して動作する第３のＡＮＤ回路２９の出力がトランジ
スタＳＵへのゲ−ト信号となる。また、第２のＴｄ作成
回路２２と第３のＴｄ作成回路２３とからのレベル信号
を入力して動作する第４のＡＮＤ回路３０の出力がトラ
ンジスタＳＸへのゲ−ト信号となる。
【００２５】この実施例では図５に示すように、Ｙ相の
ゲ−ト信号の立下りと同時にＵ相のゲ−ト信号が立下
る。従って、その後Ｖ相のゲ−ト信号が立上る迄の間、
極く短い時間であるがすべてのトランジスタがオフとな
り振動電圧が発生する。しかし、実施例１では必要であ
った第４および第５のＮＯＴ回路２５および２６が不要
となりその分回路構成が簡単になるという利点がある。
ゲ−ト信号の立下りと同時にＵ相のゲ−ト信号が立下
る。従って、その後Ｖ相のゲ−ト信号が立上る迄の間、
極く短い時間であるがすべてのトランジスタがオフとな
り振動電圧が発生する。しかし、実施例１では必要であ
った第４および第５のＮＯＴ回路２５および２６が不要
となりその分回路構成が簡単になるという利点がある。
【００２６】実施例３．図６はこの発明の実施例３によ
る直流／直流変換装置を示す回路図である。この実施例
のゲ−ト論理回路１７においては、Ｕ相，Ｘ相にはＴｄ
作成回路を設けず、第１のフリップフロップ１５と第３
のＮＯＴ回路２０とからのレベル信号を入力して動作す
る第５のＡＮＤ回路３１の出力がトランジスタＳＵへの
ゲ−ト信号となる。また、第２のＮＯＴ回路１９と第２
のフリップフロップ１６とからのレベル信号を入力して
動作する第６のＡＮＤ回路３２の出力がトランジスタＳ
Ｘへのゲ−ト信号となる。
る直流／直流変換装置を示す回路図である。この実施例
のゲ−ト論理回路１７においては、Ｕ相，Ｘ相にはＴｄ
作成回路を設けず、第１のフリップフロップ１５と第３
のＮＯＴ回路２０とからのレベル信号を入力して動作す
る第５のＡＮＤ回路３１の出力がトランジスタＳＵへの
ゲ−ト信号となる。また、第２のＮＯＴ回路１９と第２
のフリップフロップ１６とからのレベル信号を入力して
動作する第６のＡＮＤ回路３２の出力がトランジスタＳ
Ｘへのゲ−ト信号となる。
【００２７】この実施例では、Ｕ相のゲ−ト信号が立下
り、Ｖ相のゲ−ト信号が立上る迄の極く短い時間（Ｔ
ｄ）振動電圧が発生し、また、Ｕ相、Ｖ相において時間
Ｔｄの間電流が流れてこの分定常損失が増えるが、従来
の場合の同損失に比較すれば大幅に減少しており、実施
例１における第１、第２のＴｄ作成回路２１、２２およ
び第４、第５のＮＯＴ回路２５、２６を省略することが
でき、その分回路構成が簡単になるという利点がある。
り、Ｖ相のゲ−ト信号が立上る迄の極く短い時間（Ｔ
ｄ）振動電圧が発生し、また、Ｕ相、Ｖ相において時間
Ｔｄの間電流が流れてこの分定常損失が増えるが、従来
の場合の同損失に比較すれば大幅に減少しており、実施
例１における第１、第２のＴｄ作成回路２１、２２およ
び第４、第５のＮＯＴ回路２５、２６を省略することが
でき、その分回路構成が簡単になるという利点がある。
【００２８】実施例４．なお、上記各実施例ではインバ
−タ３のスイッチング素子としてＩＧＢＴを使用した場
合について説明したが、この発明の適用上必ずしもこれ
に限定されるものではなく、他の種類のスイッチング素
子を使用するようにしてもよい。また、Ｖ相（Ｙ相）の
トランジスタがオンするタイミングでＵ相（Ｘ相）のト
ランジスタをオフさせるゲ−ト論理回路の論理構成も、
上記各実施例で説明したものに限られる訳ではない。
−タ３のスイッチング素子としてＩＧＢＴを使用した場
合について説明したが、この発明の適用上必ずしもこれ
に限定されるものではなく、他の種類のスイッチング素
子を使用するようにしてもよい。また、Ｖ相（Ｙ相）の
トランジスタがオンするタイミングでＵ相（Ｘ相）のト
ランジスタをオフさせるゲ−ト論理回路の論理構成も、
上記各実施例で説明したものに限られる訳ではない。
【００２９】
【発明の効果】この発明は以上のように、第３（または
第４）のア−ムのスイッチング素子がオンするタイミン
グで第１（または第２）のア−ムのスイッチング素子が
オフするようにしたので、転流期間に平滑回路のリアク
トルを流れ続ける電流はインバ−タを流れ得なくなり、
スイッチング素子の定常オン損失が大幅に減少しその冷
却構造が簡単小形化できるとともに装置全体の効率が向
上する。
第４）のア−ムのスイッチング素子がオンするタイミン
グで第１（または第２）のア−ムのスイッチング素子が
オフするようにしたので、転流期間に平滑回路のリアク
トルを流れ続ける電流はインバ−タを流れ得なくなり、
スイッチング素子の定常オン損失が大幅に減少しその冷
却構造が簡単小形化できるとともに装置全体の効率が向
上する。
【００３０】また、ゲ−ト論理回路として請求項２ない
し４に示す構成とすることにより、上記した各スイッチ
ング素子間の動作条件を簡単な論理回路でしかも確実に
実現することができる。
し４に示す構成とすることにより、上記した各スイッチ
ング素子間の動作条件を簡単な論理回路でしかも確実に
実現することができる。
【図１】この発明の実施例１による直流／直流変換装置
を示す回路図である。
を示す回路図である。
【図２】図１の変換装置の動作を説明するためのタイム
チャ−トである。
チャ−トである。
【図３】図１の変換装置の転流期間における電流ル−ト
を示す図である。
を示す図である。
【図４】この発明の実施例２による直流／直流変換装置
を示す回路図である。
を示す回路図である。
【図５】図４の変換装置の動作を説明するためのタイム
チャ−トである。
チャ−トである。
【図６】この発明の実施例３による直流／直流変換装置
を示す回路図である。
を示す回路図である。
【図７】従来の直流／直流変換装置を示す回路図であ
る。
る。
【図８】■従来の変換装置の動作を説明するためのタイ
ムチャ−トである。
ムチャ−トである。
【図９】従来の変換装置の転流期間における電流ル−ト
を示す図である。
を示す図である。
１ 直流電源 ３ インバ−タ ４ 絶縁トランス ５ 整流器 ６ 平滑リアクトル ７ 平滑コンデンサ ８ 負荷 ９ 出力電圧基準発生器 １０ 減算器 １１ 電圧コントロ−ラ １３ 比較器 １４，１９，２０，２５，２６ 第１ないし第５のＮＯ
Ｔ回路 １５，１６ 第１および第２のフリップフロップ ２１，２２，２３，２４ 第１ないし第４のＴｄ作成回
路 ２７，２８，２９，３０，３１，３２ 第１ないし第６
のＡＮＤ回路 ＳＵ，ＳＸ，ＳＶ，ＳＹ トランジスタ ＤＵ，ＤＸ，ＤＶ，ＤＹ ダイオ−ド Ｖｄ* 出力電圧基準 Ｖｄ 出力電圧
Ｔ回路 １５，１６ 第１および第２のフリップフロップ ２１，２２，２３，２４ 第１ないし第４のＴｄ作成回
路 ２７，２８，２９，３０，３１，３２ 第１ないし第６
のＡＮＤ回路 ＳＵ，ＳＸ，ＳＶ，ＳＹ トランジスタ ＤＵ，ＤＸ，ＤＶ，ＤＹ ダイオ−ド Ｖｄ* 出力電圧基準 Ｖｄ 出力電圧
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 3/00 - 3/44
Claims (4)
- 【請求項１】 それぞれスイッチング素子とこのスイッ
チング素子と逆並列に接続されたダイオ−ドとからなる
第１ないし第４のア−ムを備え、上記第１と第２のア−
ムを直列にまた上記第３と第４のア−ムを直列に接続す
るとともに上記両直列体を並列にして直流電源に接続し
てなるインバ−タ、１次巻線が上記第１および第２のア
−ムの接続点と上記第３および第４のア−ムの接続点と
に接続されたトランス、このトランスの２次巻線に接続
され交流を直流に変換する整流器、およびリアクトルと
コンデンサとを有し上記整流器の出力を平滑化して負荷
に供給する平滑回路を備え、上記インバ−タの各ア−ム
のスイッチング素子に所定のタイミングでゲ−ト信号を
送出することにより、上記直流電源の直流電圧を上記ト
ランスを介して所定の直流電圧に変換し上記負荷に供給
する直流／直流変換装置において、 上記負荷への出力電圧と出力電圧基準との偏差を増幅す
る電圧コントロ−ラ、この電圧コントロ−ラからの出力
信号とキャリア信号とを比較し例えば”１”または”
０”のレベル信号を出力する比較器、この比較器からの
レベル信号の立上りエッジで状態が変化し上記第１およ
び第２のア−ムのスイッチング素子へのゲ−ト信号のタ
イミングを決定する第１のフリップフロップ、第１のＮ
ＯＴ回路を介して上記比較器から入力したレベル信号の
立上りエッジで状態が変化し上記第３および第４のア−
ムのスイッチング素子へのゲ−ト信号のタイミングを決
定する第２のフリップフロップ、および上記両フリップ
フロップからのレベル信号を入力し、上記第３のア−ム
のスイッチング素子がオンするタイミングで上記第１の
ア−ムのスイッチング素子がオフするように、また上記
第４のア−ムのスイッチング素子がオンするタイミング
で上記第２のア−ムのスイッチング素子がオフするよう
に、上記第１ないし第４のア−ムのスイッチング素子へ
送出するゲ−ト信号を作成するゲ−ト論理回路を備えた
ことを特徴とする直流／直流変換装置。 - 【請求項２】 ゲ−ト論理回路を、第１のフリップフロ
ップからのレベル信号を入力し転流時の短絡防止のため
の期間（以下、Ｔｄと示す）を付加して出力する第１の
Ｔｄ作成回路、第２のＮＯＴ回路を介して上記第１のフ
リップフロップからのレベル信号を入力しＴｄを付加し
て出力する第２のＴｄ作成回路、第２のフリップフロッ
プからのレベル信号を入力してＴｄを付加し第３のア−
ムのスイッチング素子へのゲ−ト信号として出力する第
３のＴｄ作成回路、第３のＮＯＴ回路を介して上記第２
のフリップフロップからのレベル信号を入力してＴｄを
付加し第４のア−ムのスイッチング素子へのゲ−ト信号
として出力する第４のＴｄ作成回路、上記第１のＴｄ作
成回路からのレベル信号と第４のＮＯＴ回路を介して上
記第３のＴｄ作成回路からのレベル信号とを入力し第１
のア−ムのスイッチング素子へのゲ−ト信号として出力
する第１のＡＮＤ回路、および上記第２のＴｄ作成回路
からのレベル信号と第５のＮＯＴ回路を介して上記第４
のＴｄ作成回路からのレベル信号とを入力し第２のア−
ムのスイッチング素子へのゲ−ト信号として出力する第
２のＡＮＤ回路から構成したことを特徴とする請求項１
記載の直流／直流変換装置。 - 【請求項３】 ゲ−ト論理回路を、第１のフリップフロ
ップからのレベル信号を入力し転流時の短防止のための
期間（以下、Ｔｄと示す）を付加して出力する第１のＴ
ｄ作成回路、第２のＮＯＴ回路を介して上記第１のフリ
ップフロップからのレベル信号を入力しＴｄを付加して
出力する第２のＴｄ作成回路、第２のフリップフロップ
からのレベル信号を入力してＴｄを付加し第３のア−ム
のスイッチング素子へのゲ−ト信号として出力する第３
のＴｄ作成回路、第３のＮＯＴ回路を介して上記第２の
フリップフロップからのレベル信号を入力してＴｄを付
加し第４のア−ムのスイッチング素子へのゲ−ト信号と
して出力する第４のＴｄ作成回路、上記第１のＴｄ作成
回路からのレベル信号と上記第４のＴｄ作成回路からの
レベル信号とを入力し第１のア−ムのスイッチング素子
へのゲ−ト信号として出力する第３のＡＮＤ回路、およ
び上記第２のＴｄ作成回路からのレベル信号と上記第３
のＴｄ作成回路からのレベル信号とを入力し第２のア−
ムのスイッチング素子へのゲ−ト信号として出力する第
４のＡＮＤ回路から構成したことを特徴とする請求項１
記載の直流／直流変換装置。 - 【請求項４】 ゲ−ト論理回路を、第１のフリップフロ
ップからのレベル信号と第３のＮＯＴ回路を介して第２
のフリップフロップからのレベル信号とを入力し第１の
ア−ムのスイッチング素子へのゲ−ト信号として出力す
る第５のＡＮＤ回路、第２のＮＯＴ回路を介して上記第
１のフリップフロップからのレベル信号と上記第２のフ
リップフロップからのレベル信号とを入力し第２のア−
ムのスイッチング素子へのゲ−ト信号として出力する第
６のＡＮＤ回路、上記第２のフリップフロップからのレ
ベル信号を入力してＴｄを付加し第３のア−ムのスイッ
チング素子へのゲ−ト信号として出力する第３のＴｄ作
成回路、および上記第３のＮＯＴ回路を介して上記第２
のフリップフロップからのレベル信号を入力してＴｄを
付加し第４のア−ムのスイッチング素子へのゲ−ト信号
として出力する第４のＴｄ作成回路から構成したことを
特徴とする請求項１記載の直流／直流変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14722893A JP2917752B2 (ja) | 1993-06-18 | 1993-06-18 | 直流／直流変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14722893A JP2917752B2 (ja) | 1993-06-18 | 1993-06-18 | 直流／直流変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077939A JPH077939A (ja) | 1995-01-10 |
| JP2917752B2 true JP2917752B2 (ja) | 1999-07-12 |
Family
ID=15425471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14722893A Expired - Fee Related JP2917752B2 (ja) | 1993-06-18 | 1993-06-18 | 直流／直流変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917752B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010060957A1 (de) * | 2010-12-02 | 2012-06-06 | Sma Solar Technology Ag | Verfahren zum Betreiben eines Gleichspannungswandlers |
| WO2014155604A1 (ja) | 2013-03-28 | 2014-10-02 | 三菱電機株式会社 | Ｄｃ／ｄｃコンバータ |
| CN109005621A (zh) * | 2018-08-07 | 2018-12-14 | 深圳市特赛莱通用技术有限公司 | Led驱动电源及其工作方法、led灯具 |
| US11909305B2 (en) * | 2019-08-30 | 2024-02-20 | Mitsubishi Electric Corporation | AC-to-DC power converter which removed a common mode component form the output current |
-
1993
- 1993-06-18 JP JP14722893A patent/JP2917752B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH077939A (ja) | 1995-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tripathi et al. | Design considerations of a 15-kV SiC IGBT-based medium-voltage high-frequency isolated DC–DC converter | |
| US4730242A (en) | Static power conversion and apparatus having essentially zero switching losses | |
| EP0344243B1 (en) | Quasi-resonant current mode static power conversion method and apparatus | |
| JP3694545B2 (ja) | インバータを具えている回路配置 | |
| JP2539538B2 (ja) | 直流交流電力変換装置 | |
| US6278626B1 (en) | ARCP multi-point converter having variable-potential intermediate-circuit capacitances | |
| US20180367051A1 (en) | System and method for operating a dc to dc power converter | |
| Neba | A simple method for suppression of resonance oscillation in PWM current source converter | |
| JP2000116120A (ja) | 電力変換装置 | |
| JP2010233350A (ja) | インバータ装置およびインバータの制御方法 | |
| JP2917752B2 (ja) | 直流／直流変換装置 | |
| CN110165898B (zh) | 一种电力电子变压器能量流动控制方法及系统 | |
| JP5119992B2 (ja) | 電力変換装置 | |
| JP2001128462A (ja) | インバータ装置の制御方法 | |
| JP2003230276A (ja) | 電力変換装置の制御方法 | |
| Shu et al. | Universal control scheme to achieve seamless dynamic transition of dual-active-bridge converters using zero-current-prediction | |
| JP6567234B1 (ja) | 電力変換装置 | |
| JPH0488884A (ja) | 電圧形インバータ | |
| JP3177085B2 (ja) | 電力変換装置 | |
| JP3877042B2 (ja) | 補助共振回路 | |
| JP7325347B2 (ja) | スイッチング電源装置及びその制御方法 | |
| JPH0746847A (ja) | 三相整流装置 | |
| JP3141925B2 (ja) | ブリッジ型インバ−タ装置 | |
| JPH11196579A (ja) | 半導体電力変換装置用制御装置 | |
| JP2842137B2 (ja) | ブリッジ型インバ−タ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |