JP2917689B2 - 多チャンネルｄ／ａ変換装置 - Google Patents
多チャンネルｄ／ａ変換装置Info
- Publication number
- JP2917689B2 JP2917689B2 JP4200674A JP20067492A JP2917689B2 JP 2917689 B2 JP2917689 B2 JP 2917689B2 JP 4200674 A JP4200674 A JP 4200674A JP 20067492 A JP20067492 A JP 20067492A JP 2917689 B2 JP2917689 B2 JP 2917689B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- inverted
- channel
- resistors
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、多チャンネルＤ／Ａ変
換装置に関する。
換装置に関する。
【０００２】
【従来の技術】従来の抵抗ストリング型Ｄ／Ａ変換装置
は、図３に示すような回路で構成されている（例えば、
特願平２−３１１１６号）。
は、図３に示すような回路で構成されている（例えば、
特願平２−３１１１６号）。
【０００３】図３において、簡略化のため分解能６ｂｉ
ｔとしており、１１は抵抗値Ｒの単位抵抗、１２は抵抗
値がＲ／２の抵抗である。隣合っている抵抗１２は２つ
合せて単位抵抗１と同一の抵抗値をもつ抵抗と見ること
ができ、従って、グランドからＶDDまでの全抵抗は、抵
抗値Ｒをもつ６４個の抵抗からなり、これらが直列接続
されている。
ｔとしており、１１は抵抗値Ｒの単位抵抗、１２は抵抗
値がＲ／２の抵抗である。隣合っている抵抗１２は２つ
合せて単位抵抗１と同一の抵抗値をもつ抵抗と見ること
ができ、従って、グランドからＶDDまでの全抵抗は、抵
抗値Ｒをもつ６４個の抵抗からなり、これらが直列接続
されている。
【０００４】また、Ｓ2はＣＭＯＳスイッチであり、ｇ
はＣＭＯＳスイッチＳ2のＰＭＯＳゲート電極、ｆはＮ
ＭＯＳゲート電極、ｄはドレイン電極、ｅはソース電極
である。ＣＭＯＳスイッチＳ2は、各列の抵抗１１，１
２間に設けられている。このＣＭＯＳスイッチＳ2の回
路を図４に示す。
はＣＭＯＳスイッチＳ2のＰＭＯＳゲート電極、ｆはＮ
ＭＯＳゲート電極、ｄはドレイン電極、ｅはソース電極
である。ＣＭＯＳスイッチＳ2は、各列の抵抗１１，１
２間に設けられている。このＣＭＯＳスイッチＳ2の回
路を図４に示す。
【０００５】各列のＣＭＯＳスイッチＳ2は、信号線Ｘ
１，Ｘ１（反転），Ｘ２，Ｘ２（反転）……Ｘ８，Ｘ８
（反転）の信号により、オン，オフ制御が行われる。動
作時には、組をなす信号線（Ｘ１，Ｘ１（反転），Ｘ
２，Ｘ２（反転）……Ｘ８，Ｘ８（反転））のいずれか
一組のみが（ＶDD，グランド）の電位をもち、残りが
（グランド，ＶDD）の電位をもつ。
１，Ｘ１（反転），Ｘ２，Ｘ２（反転）……Ｘ８，Ｘ８
（反転）の信号により、オン，オフ制御が行われる。動
作時には、組をなす信号線（Ｘ１，Ｘ１（反転），Ｘ
２，Ｘ２（反転）……Ｘ８，Ｘ８（反転））のいずれか
一組のみが（ＶDD，グランド）の電位をもち、残りが
（グランド，ＶDD）の電位をもつ。
【０００６】この場合、（ＶDD，グランド）の電位をも
つ信号線に接続する８個のＣＭＯＳスイッチＳ2がオン
し、それぞれの分圧点電位が信号線０１〜０８に出力す
る。通常、信号線０１〜０８の先にセレクタが設けら
れ、このセレクタによりいずれか１箇所の分圧点電位が
選択出力される。
つ信号線に接続する８個のＣＭＯＳスイッチＳ2がオン
し、それぞれの分圧点電位が信号線０１〜０８に出力す
る。通常、信号線０１〜０８の先にセレクタが設けら
れ、このセレクタによりいずれか１箇所の分圧点電位が
選択出力される。
【０００７】従来の図３に示す回路を半導体チップとし
てレイアウトした状態を図５に示す。図５において、１
３，１４，１５，１６は電極、１７，１８はゲート電
極、１９はｎ型ウェル層、２０は金属配線、２０ａはコ
ンタクト領域である。
てレイアウトした状態を図５に示す。図５において、１
３，１４，１５，１６は電極、１７，１８はゲート電
極、１９はｎ型ウェル層、２０は金属配線、２０ａはコ
ンタクト領域である。
【０００８】
【発明が解決しようとする課題】従来の抵抗ストリング
型Ｄ／Ａ変換装置では、信号線Ｘ１及びＸ１（反転）、
Ｘ２およびＸ２（反転）……Ｘ８及びＸ８（反転）を含
むチャンネルを単位として、抵抗及びＣＭＯＳスイッチ
をアレイ状にチップ上にレイアウトしているため、複数
のＤ／Ａ変換装置をオンチップ化する場合、その占有面
積は、各チャンネルの１つのＤ／Ａ変換装置をオンチッ
プ化する場合に必要な面積の単純化に個数倍を必要とす
る。このため、占有面積が大きくなり、オンチップ化し
た場合に半導体チップが大型化してしまうという欠点が
あった。
型Ｄ／Ａ変換装置では、信号線Ｘ１及びＸ１（反転）、
Ｘ２およびＸ２（反転）……Ｘ８及びＸ８（反転）を含
むチャンネルを単位として、抵抗及びＣＭＯＳスイッチ
をアレイ状にチップ上にレイアウトしているため、複数
のＤ／Ａ変換装置をオンチップ化する場合、その占有面
積は、各チャンネルの１つのＤ／Ａ変換装置をオンチッ
プ化する場合に必要な面積の単純化に個数倍を必要とす
る。このため、占有面積が大きくなり、オンチップ化し
た場合に半導体チップが大型化してしまうという欠点が
あった。
【０００９】本発明の目的は、オンチップ化した場合の
半導体チップサイズの小型化を図る多チャンネルＤ／Ａ
変換装置を提供することにある。
半導体チップサイズの小型化を図る多チャンネルＤ／Ａ
変換装置を提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る多チャンネルＤ／Ａ変換装置は、半導
体基板上に集積化された複数のＤ／Ａ変換装置を組合せ
た多チャンネルＤ／Ａ変換装置であって、各Ｄ／Ａ変換
装置は、複数の抵抗と複数の半導体スイッチとを有し、
複数の抵抗は、直列接続されたものであり、複数の半導
体スイッチは、前記直列接続された複数の抵抗の接続点
での電圧を出力するものであり、 前記複数のＤ／Ａ変換
装置のそれぞれの分割された抵抗体の一部同士が集めら
れ隣接して配置された抵抗群と、前記複数のＤ／Ａ変換
装置のそれぞれの分割された半導体スイッチの一部同士
が集められ隣接して配置された半導体スイッチ群とが、
交互にアレイ状に配列されているものである。
め、本発明に係る多チャンネルＤ／Ａ変換装置は、半導
体基板上に集積化された複数のＤ／Ａ変換装置を組合せ
た多チャンネルＤ／Ａ変換装置であって、各Ｄ／Ａ変換
装置は、複数の抵抗と複数の半導体スイッチとを有し、
複数の抵抗は、直列接続されたものであり、複数の半導
体スイッチは、前記直列接続された複数の抵抗の接続点
での電圧を出力するものであり、 前記複数のＤ／Ａ変換
装置のそれぞれの分割された抵抗体の一部同士が集めら
れ隣接して配置された抵抗群と、前記複数のＤ／Ａ変換
装置のそれぞれの分割された半導体スイッチの一部同士
が集められ隣接して配置された半導体スイッチ群とが、
交互にアレイ状に配列されているものである。
【００１１】また、前記半導体スイッチは、ＣＭＯＳス
イッチである。
イッチである。
【００１２】また、Ｘ側アドレスのチャンネル間の選択
にディプレーショントランジスタが使用されているもの
である。
にディプレーショントランジスタが使用されているもの
である。
【００１３】
【作用】各チャンネル毎にＣＭＯＳスイッチ及び抵抗の
組をユニット化し、これをチャンネル単位で交互にアレ
イ状に配置して、各チャンネル当たりの占める面積を減
少する。
組をユニット化し、これをチャンネル単位で交互にアレ
イ状に配置して、各チャンネル当たりの占める面積を減
少する。
【００１４】
【実施例】以下、本発明の実施例を図により説明する。
【００１５】（実施例１）図１は、本発明の実施例１を
示すレイアウト図である。
示すレイアウト図である。
【００１６】図３に示すように各チャンネルのＤ／Ａ変
換装置は、各列毎に７個の単位抵抗１１と２個の抵抗１
２とを直列接続した複数の抵抗列と、各抵抗列毎に設け
られたＣＭＯＳスイッチＳ2群とを有している。
換装置は、各列毎に７個の単位抵抗１１と２個の抵抗１
２とを直列接続した複数の抵抗列と、各抵抗列毎に設け
られたＣＭＯＳスイッチＳ2群とを有している。
【００１７】複数の抵抗列ＴはＶDDとグランド間に直列
に接続されている。
に接続されている。
【００１８】図１において、本実施例は、図３に示すＤ
／Ａ変換装置を２個用いて２チャンネルＤ／Ａ変換装置
を構成したものであり、各チャンネルのＤ／Ａ変換装置
を構成する抵抗列ＴとＣＭＯＳスイッチ群Ｓとをそれぞ
れ寄せ集めてそれぞれユニット化し、抵抗列Ｔのユニッ
トとＣＭＯＳスイッチ群Ｓのユニットとを交互にアレイ
状に配置したものである。
／Ａ変換装置を２個用いて２チャンネルＤ／Ａ変換装置
を構成したものであり、各チャンネルのＤ／Ａ変換装置
を構成する抵抗列ＴとＣＭＯＳスイッチ群Ｓとをそれぞ
れ寄せ集めてそれぞれユニット化し、抵抗列Ｔのユニッ
トとＣＭＯＳスイッチ群Ｓのユニットとを交互にアレイ
状に配置したものである。
【００１９】図１において、Ｘn，Ｘn′，Ｘn（反
転），Ｘn′（反転），Ｘn+1，Ｘ′n+1，Ｘn+1（反
転），Ｘ′n+1（反転）はＣＭＯＳスイッチに信号を入
力するための信号線である。実施例では、分解能を６ｂ
ｉｔとしているため、ｎは１〜７を示すものであり、例
えばｎ＝１の場合、図示のＸ側アドレスの信号線はＸ
１，Ｘ１（反転），Ｘ２，Ｘ２（反転），Ｘ１′，Ｘ
１′（反転），Ｘ２′，Ｘ２′（反転）となり、図示し
ていないＸ３，Ｘ３（反転），Ｘ３′，Ｘ３′（反転）
が抵抗列Ｔの隣に設けられることとなる。
転），Ｘn′（反転），Ｘn+1，Ｘ′n+1，Ｘn+1（反
転），Ｘ′n+1（反転）はＣＭＯＳスイッチに信号を入
力するための信号線である。実施例では、分解能を６ｂ
ｉｔとしているため、ｎは１〜７を示すものであり、例
えばｎ＝１の場合、図示のＸ側アドレスの信号線はＸ
１，Ｘ１（反転），Ｘ２，Ｘ２（反転），Ｘ１′，Ｘ
１′（反転），Ｘ２′，Ｘ２′（反転）となり、図示し
ていないＸ３，Ｘ３（反転），Ｘ３′，Ｘ３′（反転）
が抵抗列Ｔの隣に設けられることとなる。
【００２０】また、上記例で言えば、Ｘ１，Ｘ１（反
転），Ｘ２，Ｘ２（反転）が一方のチャンネルの信号線
となり、残りのものが他方のチャンネルの信号線とな
る。
転），Ｘ２，Ｘ２（反転）が一方のチャンネルの信号線
となり、残りのものが他方のチャンネルの信号線とな
る。
【００２１】また、０１，０１′，０２，０２′は分圧
点電位を出力するためのＹ側アドレス信号線であり、図
示していないが、分解能６ｂｉｔの場合、０３，０３′
〜０８，０８′まであり、０１〜０８は一方のチャンネ
ルの信号線を、０１′〜０８′は他方のチャンネルの信
号線を表わしている。
点電位を出力するためのＹ側アドレス信号線であり、図
示していないが、分解能６ｂｉｔの場合、０３，０３′
〜０８，０８′まであり、０１〜０８は一方のチャンネ
ルの信号線を、０１′〜０８′は他方のチャンネルの信
号線を表わしている。
【００２２】したがって、一方のチャンネルのＤ／Ａ変
換装置では、信号線Ｘn，Ｘn（反転），Ｘn+1，Ｘ
n+1（反転）からＣＭＯＳスイッチに信号が入力する
と、信号線０１〜０８に分圧点電圧が出力される。
換装置では、信号線Ｘn，Ｘn（反転），Ｘn+1，Ｘ
n+1（反転）からＣＭＯＳスイッチに信号が入力する
と、信号線０１〜０８に分圧点電圧が出力される。
【００２３】また、他方のチャンネルのＤ／Ａ変換装置
では、信号線Ｘn′，Ｘn′（反転），Ｘ′n+1，Ｘ′n+1
（反転）からＣＭＯＳスイッチ４に信号が入力すると、
信号線０１′〜０８′に分圧点電圧が出力される。
では、信号線Ｘn′，Ｘn′（反転），Ｘ′n+1，Ｘ′n+1
（反転）からＣＭＯＳスイッチ４に信号が入力すると、
信号線０１′〜０８′に分圧点電圧が出力される。
【００２４】１，２は、ｎ-イオン注入領域、p-イオン
注入領域であり、ｎ-イオン及びp-イオン注入領域は、
各信号線Ｘn，Ｘn（反転），Ｘn+1，Ｘn+1（反転）の組
と、Ｘn′，Ｘn′（反転），Ｘ′n+1，Ｘ′n+1（反転）
の組との信号が混線しないようにするためのものであ
る。ｎ-イオン注入領域１の形成によりディプレーショ
ントランジスタが構成される。
注入領域であり、ｎ-イオン及びp-イオン注入領域は、
各信号線Ｘn，Ｘn（反転），Ｘn+1，Ｘn+1（反転）の組
と、Ｘn′，Ｘn′（反転），Ｘ′n+1，Ｘ′n+1（反転）
の組との信号が混線しないようにするためのものであ
る。ｎ-イオン注入領域１の形成によりディプレーショ
ントランジスタが構成される。
【００２５】またｎ-イオン注入領域１中にあるＮＭＯ
Ｓ及びp-イオン注入領域２中にあるＰＭＯＳは、いずれ
もゲート入力信号によらず、常時オン状態となる。斜線
を付した領域は、金属配線３を表わしている。
Ｓ及びp-イオン注入領域２中にあるＰＭＯＳは、いずれ
もゲート入力信号によらず、常時オン状態となる。斜線
を付した領域は、金属配線３を表わしている。
【００２６】４は、ＭＯＳＦＥＴのソース及びドレイン
拡散層並びにn+抵抗体１０と金属配線３とのコンタクト
領域である。
拡散層並びにn+抵抗体１０と金属配線３とのコンタクト
領域である。
【００２７】n+抵抗体１０はストリング抵抗を構成する
ものであり、ＮＭＯＳＦＥＴのソース・ドレインと同じ
プロセス工程で抵抗列Ｔの領域内に形成される。５〜８
はＭＯＳＦＥＴスイッチの拡散層電極で、９はｎ型ウェ
ル層であり、その島上にＰＭＯＳＦＥＴが形成される。
ものであり、ＮＭＯＳＦＥＴのソース・ドレインと同じ
プロセス工程で抵抗列Ｔの領域内に形成される。５〜８
はＭＯＳＦＥＴスイッチの拡散層電極で、９はｎ型ウェ
ル層であり、その島上にＰＭＯＳＦＥＴが形成される。
【００２８】本実施例においては、２ケのＤ／Ａ変換装
置を具現しているにも拘らず、面積は単一の抵抗ストリ
ング型Ｄ／Ａ変換装置の３０〜５０％の面積増ですむ。
それは、単一の抵抗ストリング型Ｄ／Ａ変換装置に比
べ、８本のｎ+抵抗体１０と、１６本の信号線Ｘ１′，
Ｘ１′（反転），…，Ｘ８′，Ｘ８′（反転）しか面積
が増加しないためである。単一の抵抗ストリング型Ｄ／
Ａ変換装置において、６０〜８０％の面積を占めている
ＭＯＳＦＥＴスイッチ部分の面積がわずかしか増えない
ためである。
置を具現しているにも拘らず、面積は単一の抵抗ストリ
ング型Ｄ／Ａ変換装置の３０〜５０％の面積増ですむ。
それは、単一の抵抗ストリング型Ｄ／Ａ変換装置に比
べ、８本のｎ+抵抗体１０と、１６本の信号線Ｘ１′，
Ｘ１′（反転），…，Ｘ８′，Ｘ８′（反転）しか面積
が増加しないためである。単一の抵抗ストリング型Ｄ／
Ａ変換装置において、６０〜８０％の面積を占めている
ＭＯＳＦＥＴスイッチ部分の面積がわずかしか増えない
ためである。
【００２９】（実施例２）図２は、本発明の実施例２を
示すレイアウト図である。符号等は全て図１と同様であ
るが、本実施例ではｎ-及びｐ-のイオン注入領域が不要
である。その代り、信号線Ｘ１，Ｘ１（反転），Ｘ
１′，Ｘ１′（反転），…，Ｘ８，Ｘ８（反転），Ｘ
８′，Ｘ８′（反転）とＭＯＳＦＥＴのソース・ドレイ
ン拡散層とのマージンを確保するため、実施例１に比べ
面積が５〜１０％程度増加する。しかし、単一の抵抗ス
トリング型Ｄ／Ａ変換装置に比べれば、３５〜６０％程
度の面積で２チャンネル分のＤ／Ａ変換装置が実現でき
る。
示すレイアウト図である。符号等は全て図１と同様であ
るが、本実施例ではｎ-及びｐ-のイオン注入領域が不要
である。その代り、信号線Ｘ１，Ｘ１（反転），Ｘ
１′，Ｘ１′（反転），…，Ｘ８，Ｘ８（反転），Ｘ
８′，Ｘ８′（反転）とＭＯＳＦＥＴのソース・ドレイ
ン拡散層とのマージンを確保するため、実施例１に比べ
面積が５〜１０％程度増加する。しかし、単一の抵抗ス
トリング型Ｄ／Ａ変換装置に比べれば、３５〜６０％程
度の面積で２チャンネル分のＤ／Ａ変換装置が実現でき
る。
【００３０】尚、実施例では、２チャンネルのＤ／Ａ変
換装置を用いたが、これに限られるものでなく、多チャ
ンネルのＤ／Ａ変換装置を用いることができる。
換装置を用いたが、これに限られるものでなく、多チャ
ンネルのＤ／Ａ変換装置を用いることができる。
【００３１】また、分解能６ｂｉｔとしたが、これに限
られるものではない。
られるものではない。
【００３２】
【発明の効果】以上説明したように本発明は、複数の抵
抗ストリング型Ｄ／Ａ変換装置を同一チップに集積化す
る場合に、その複数のＤ／Ａ変換装置のそれぞれ分割さ
れた抵抗体の一部同士が集められ隣接して配置された抵
抗群と、複数のＤ／Ａ変換装置のそれぞれ分割された半
導体スイッチの一部同士が集められ隣接して配置された
半導体スイッチ群とが、交互にアレイ状に配置されるこ
とによって、チップ面積を低減できるという効果を有す
る。
抗ストリング型Ｄ／Ａ変換装置を同一チップに集積化す
る場合に、その複数のＤ／Ａ変換装置のそれぞれ分割さ
れた抵抗体の一部同士が集められ隣接して配置された抵
抗群と、複数のＤ／Ａ変換装置のそれぞれ分割された半
導体スイッチの一部同士が集められ隣接して配置された
半導体スイッチ群とが、交互にアレイ状に配置されるこ
とによって、チップ面積を低減できるという効果を有す
る。
【図１】本発明の実施例１を示すレイアウト図である。
【図２】本発明の実施例２を示すレイアウト図である。
【図３】抵抗ストリング型Ｄ／Ａ変換装置の回路図であ
る。
る。
【図４】ＣＭＯＳスイッチの回路図である。
【図５】従来のレイアウト図である。
１ ｎ-イオン注入領域 ２ ｐ-イオン注入領域 １０ ｎ+抵抗体 Ｓ2 ＣＭＯＳスイッチ Ｔ 抵抗列 Ｓ ＣＭＯＳスイッチ群
Claims (1)
- 【請求項１】 半導体基板上に集積化された複数のＤ／
Ａ変換装置を組合せた多チャンネルＤ／Ａ変換装置であ
って、 各Ｄ／Ａ変換装置は、複数の抵抗と複数の半導体スイッ
チとを有し、 複数の抵抗は、直列接続されたものであり、複数の 半導体スイッチは、前記直列接続された複数の抵
抗の接続点での電圧を出力するものであり、 前記複数のＤ／Ａ変換装置のそれぞれの分割された抵抗
体の一部同士が集められ隣接して配置された抵抗群と、
前記複数のＤ／Ａ変換装置のそれぞれの分割された半導
体スイッチの一部同士が集められ隣接して配置された半
導体スイッチ群とが、 交互にアレイ状に配列されている
ことを特徴とする多チャンネルＤ／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4200674A JP2917689B2 (ja) | 1992-07-03 | 1992-07-03 | 多チャンネルｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4200674A JP2917689B2 (ja) | 1992-07-03 | 1992-07-03 | 多チャンネルｄ／ａ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621332A JPH0621332A (ja) | 1994-01-28 |
| JP2917689B2 true JP2917689B2 (ja) | 1999-07-12 |
Family
ID=16428358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4200674A Expired - Lifetime JP2917689B2 (ja) | 1992-07-03 | 1992-07-03 | 多チャンネルｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917689B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100862111B1 (ko) * | 2004-09-29 | 2008-10-09 | 로무 가부시키가이샤 | Ｄ／ａ 변환 회로, 표시 패널 구동 회로 및 표시 장치 |
| JP6521219B2 (ja) * | 2015-01-19 | 2019-05-29 | セイコーエプソン株式会社 | Ｄ／ａ変換回路、発振器、電子機器及び移動体 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2576253B2 (ja) * | 1990-02-09 | 1997-01-29 | 日本電気株式会社 | Ｄ／ａ変換装置 |
-
1992
- 1992-07-03 JP JP4200674A patent/JP2917689B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0621332A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0280236B1 (en) | Method of manufacturing an insulated-gate semicustom integrated circuit | |
| US6559683B1 (en) | Resurf EDMOS transistor and high-voltage analog multiplexer circuit using the same | |
| JP5420485B2 (ja) | アナログディジタル変換器 | |
| JP2576253B2 (ja) | Ｄ／ａ変換装置 | |
| US4352092A (en) | Digital to analog converter | |
| WO1993010561A1 (en) | Gate array bases with flexible routing | |
| JP5054319B2 (ja) | デジタル／アナログ変換器のデコーダ | |
| JP4927494B2 (ja) | アナログディジタル変換器、およびアナログディジタル変換器の設計方法 | |
| JP2917689B2 (ja) | 多チャンネルｄ／ａ変換装置 | |
| US5932900A (en) | Flexible cell for gate array | |
| JPH04358418A (ja) | 多チャンネルｄ／ａ変換器 | |
| CA1309781C (en) | Compact cmos analog crosspoint switch matrix | |
| US5281835A (en) | Semi-custom integrated circuit device | |
| KR860001073B1 (ko) | 반도체 리이드 온리메모리(read-onlymemory) | |
| JPS6329833B2 (ja) | ||
| JP2789078B2 (ja) | ビデオデジタル／アナログ変換器 | |
| JP3202601B2 (ja) | 論理回路及び半導体集積回路配列 | |
| US4292547A (en) | IGFET Decode circuit using series-coupled transistors | |
| JP3030778B2 (ja) | セミカスタム集積回路装置 | |
| JPH0562469B2 (ja) | ||
| JPH0362551A (ja) | スタンダードセル及びスタンダードセル列 | |
| JP3698852B2 (ja) | 半導体集積回路 | |
| JPH06311432A (ja) | 固体撮像装置 | |
| JPH01238225A (ja) | Ｄ／ａ変換回路 | |
| KR0144168B1 (ko) | 씨씨디(ccd)를 이용한 디지탈/아날로그(d/a) 변환기 |