KR100862111B1

KR100862111B1 - Ｄ／ａ 변환 회로, 표시 패널 구동 회로 및 표시 장치

Info

Publication number: KR100862111B1
Application number: KR1020077007058A
Authority: KR
Inventors: 사또시 미야다
Original assignee: 로무 가부시키가이샤
Priority date: 2004-09-29
Filing date: 2005-09-26
Publication date: 2008-10-09
Also published as: JPWO2006035711A1; US20080117089A1; KR20070058544A; JP4538003B2; US7482963B2; TW200625226A; WO2006035711A1; CN101027841A

Abstract

본 발명의 D/A 변환 회로는, 사각형의 가드 링의 영역에 컨택트 패드를 양단과 중앙에 각각 형성하고, 이들 컨택트 패드의 사이에 MOS 스위치 트랜지스터를 각각 복수개 배열하여 형성된 유닛 영역을 전압 선택 회로 내부에 포함한다. 본 발명은, 1개의 유닛 영역에서 기준 전압 발생 회로로부터 2개의 아날로그 전압을 받을 수 있고, 또한, 2개분의 아날로그 전압을 1개의 컨택트 패드로 출력할 수 있기 때문에, IC화한 경우에 점유 면적을 저감하는 것을 가능하게 한다.

단책형, 가드 링, 컨택트 패드, 유닛 영역,

Description

Ｄ／Ａ 변환 회로, 표시 패널 구동 회로 및 표시 장치{D/A CONVERSION CIRCUIT, DISPLAY PANEL DRIVE CIRCUIT, AND DISPLAY}

본 발명은, D/A 변환 회로, 표시 패널 구동 회로 및 표시 장치에 관한 것으로, 자세하게는, 표시 패널의 컬럼 핀 대응으로 설치되고, 표시 데이터를 D/A 변환하여 컬럼 방향의 구동 전압 또는 구동 전류 혹은 이 구동 전압 또는 구동 전류의 근원으로 되는 전류를 생성하는 D/A 변환 회로(D/A)에서, D/A를 IC화한 경우에 그 점유 면적을 크게 저감할 수 있고, 표시 패널에 대하여 구동 핀 수가 많은 드라이버를 용이하게 실현할 수 있도록 하는 D/A의 개량에 관한 것이다.

휴대 전화기, PHS, DVD 플레이어, PDA(휴대 단말기 장치) 등에 탑재되는 유기 EL 표시 장치의 유기 EL 표시 패널에서는, 컬럼 라인의 수가 396개(132×3)인 단자 핀(컬럼 핀), 로우 라인이 162개인 단자 핀을 갖는 것이 제안되고, 컬럼 라인, 로우 라인의 단자 핀은 그 이상으로 증가하는 경향에 있다.

이러한 유기 EL 표시 패널의 구동 회로로서, 컬럼 핀 대응으로 D/A를 설치한 이 출원인의 출원이 공지이다(특허 문헌 1, 2). 특허 문헌 2에서는, 컬럼 핀 대응으로 설치한 D/A가 표시 데이터와 기준 전류를 받아, 기준 전류를 따라서 표시 데이터를 유기 EL 패널의 컬럼 핀 대응으로 각 D/A가 D/A 변환함으로써 컬럼 방향의 구동 전류 혹은 이 구동 전류의 근원으로 되는 전류를 생성한다.

또한, 액정 표시 패널에서는, 컬럼 라인, 로우 라인의 단자 핀 수는 상기보다도 한층 다수로 된다.

특허 문헌 1:일본 특개 2003-234655호 공보

특허 문헌 2:일본 특개 2003-308043호 공보

근년, 유기 EL 표시 장치의 구동 핀 수는 고해상도화의 요청에 의해 증가하는 경향에 있다. 현재 개발되어 있는 유기 EL 표시 장치의 QVGA의 풀 컬러에서는, R, G, B 각 120핀의 360핀이나 되기 때문에, 현재 시점에서 3 드라이버는 필요하게 되어 있다.

그런데, 액정 표시 패널이나 유기 EL 패널의 구동 회로에 내장되는 저항 분할형으로 전압 출력형의 D/A는, 통상적으로, 고내압(전원 전압 20V 정도)의 것으로서 디플리션형 MOS 트랜지스터(D-MOS)와 인핸스먼트형 MOS 트랜지스터(E-MOS)가 직렬 접속된 E/D-MOS의 스위치 회로가 이용되고 있다.

이 경우에는, 도 6에 도시한 바와 같이, D/A(10)는, 기준 전류 발생 회로(1)와 선택 회로(2)와 버퍼 앰프(볼티지 팔로워)(3)로 이루어진다.

기준 전류 발생 회로(1)는, 16개의 저항(R1∼R16) 직렬 접속의 저항 분압 회로를 이용한 것이고, D/A(10)는, 이 기준 전류 발생 회로(1)의 저항 분압 회로의 각 저항의 사이에 발생하는 분압 전압을 선택 회로(2)가 받는다. 그리고, 선택 회로(2)에 대하여 4비트(D0∼D3)의 표시 데이터가 가해지고 선택 회로(2)의 E/D-MOS의 다수의 스위치 회로로 이루어지는 트랜지스터군이 선택적으로 ON/OFF 구동되어, 기준 전압 발생 회로(1)의 분압 전압의 1개가 선택되어 버퍼 앰프(3)에 송출되고, D/A 변환 출력 전압(Vo)이 버퍼 앰프(3)의 출력 단자(3a)에 발생한다.

또한, 도면 중, 흰 색 동그라미(○)가 E-MOS의 스위치 트랜지스터(TrE)이고, 검은 색 동그라미(●)가 D-MOS의 스위치 트랜지스터(TrD)이다.

Vin은, 기준 전압 발생 회로(1)에 가해지는 외부로부터의 기준 입력 전압이다.

선택 회로(2)에 입력되는 4비트(D0∼D3)의 표시 데이터의 "H"(=High 레벨), "L"(=Low 레벨)의 신호는, 제어 신호선(8a∼8h)을 통하여 이들 트랜지스터의 게이트에 선택적으로 공급된다.

또한, 제어 신호선(8a∼8h)이 선택적으로 접속되게 되는 이들 트랜지스터의 게이트 영역의 하측에는, 각각 소스 영역과 드레인 영역이 소정의 간격을 두고 형성되어 있다(도 7 참조, 후술). 참조번호 9a∼9d는, 인버터이고, 각각 제어 신호선(8a, 8c, 8e, 8g)에 접속되고, 4비트(D0∼D3)를 반전하여 제어 신호선(8a, 8c, 8e, 8g)이 접속되어 있는 게이트 영역에 각각 가한다.

이 저항 분할형의 D/A(10)는, 4비트(D0∼D3)의 표시 데이터의 "H", "L"을 따라서 제어 신호선(8a∼8h)에 접속된 저항의 분압점의 1개에 대하여 가로 방향으로 배열된 스위치 트랜지스터(TrE)와 스위치 트랜지스터(TrD)의 1열분을 선택하여 이들 트랜지스터가 동시에 ON으로 하고, 각 저항의 분압점의 전압의 1개를 4비트(D0∼D3)의 표시 데이터의 값에 대응하여 선택한다. 선택된 분압점의 전압은, 버퍼 앰프(3)의 (+)입력에 가해진다. 이에 의해, D/A 변환이 행해지고, 출력 단자(3a) 에 아날로그 전압(Vo)이 발생한다.

선택 회로(2)에서, 통상적으로, 점선으로 나타내는 가로로 긴 사각형틀의 범위(C)가 IC 내에 회로 요소의 1개로서 형성되는 1개의 유닛 영역(셀)으로 되어 있어서, E-MOS 4개와 D-MOS 4개로 합계 8개의 스위치 트랜지스터군이 1개의 유닛 영역(셀)(C)에 형성되어 있다. 그리고, 유닛 영역(C)마다 가드 링이 형성되어 영역이 구분되고, 이 유닛 영역(C)이 세로 혹은 가로로 배열되어 D/A의 선택 회로(2)가 구성된다. 유닛 영역(C)의 양단에는, 배선을 위한 컨택트 패드(6)가 각각 형성되어 있다.

도 7은, 도 6의 D/A의 선택 회로(2)를 구성하는 스위치 트랜지스터를 형성한 1유닛의 영역(셀)(C)의 레이아웃 설명도이다.

도 7에서, 참조번호 4는, 소스·드레인 형성 영역이고, 여기에는, 양단의 컨택트 패드(6)의 사이에 각각 게이트 간격에 상당하는 소정의 간격을 두고 각 트랜지스터의 소스 혹은 드레인 혹은 이들 양자가 형성된다.

즉, 인핸스먼트형 MOSTrE(이하 E-MOSTrE)와 디플리션형 MOSTrD(이하 D-MOSTrD)는, 소스-게이트-드레인이 차례로 배치되고, E-MOSTrE의 소스와 다음의 D-MOSTrD의 드레인은 공통의 영역으로서 형성되어 있다. 혹은 E-MOSTrE의 드레인과 다음의 D-MOSTrD의 소스는 공통의 영역으로서 형성되어 있다.

참조번호 5e가 스위치 트랜지스터(TrE)의 게이트 영역, 참조번호 5d가 스위치 트랜지스터(TrD)의 게이트 영역이고, 게이트 영역(5e, 5d)이 상기한 소스·드레인 영역을 형성하는 소정의 간격에 걸쳐서 단책형으로 형성되어 있다. 각 트랜지 스터는, 스위치 MOS이기 때문에, 각 게이트 영역은, 게이트 길이는 짧고, 이에 대하여 게이트 폭이 긴 형으로 되어 있다.

소스·드레인 형성 영역(4)은, 양단에 형성된 컨택트 패드(6)의 사이에 소정의 간격으로 형성한 영역의 소스·드레인의 집합으로서 형성되어 있다. 참조번호 7은, IC 내부에 형성되어 있는 세로로 긴 사각형의 가드 링이고, 이것의 내측에 컨택트 패드(6)와 상기한 각 스위치 트랜지스터가 형성되어 1개의 유닛 영역(셀)(C)으로 된다.

또한, 컨택트 패드(6)와, 가드 링(7), 그리고 게이트 영역(5e, 5d)에 각각 형성된 사각점은, 컨택트이다.

<발명의 개시>

<발명이 해결하고자 하는 과제>

D/A는, 액정 표시 패널이나 유기 EL 패널의 단자 핀에 대응하여 설치되기 때문에, 액정 표시 패널이나 유기 EL 패널의 단자 핀 수의 증가는, 드라이버 IC의 증가로 이어지고, 액정 표시 패널이나 유기 EL 패널의 제조 공수와 제조 가격을 상승시킨다. 또한, 최근에는, 유기 EL 표시 장치의 D/A의 비트수도 4비트 구성으로부터 6비트 내지 8비트로 증가해 오고 있고, 드라이버 IC 중에서의 D/A의 점유 면적이 증가하는 경향에 있다. 또한, 저소비 전력화의 요청으로부터 전원 전압은, 15V 전후로 저하해 오고 있다.

따라서, D/A의 점유 면적을 저감하기 위해서, 내압의 점으로부터 E-MOS 1개로 스위치 회로를 구성하는 것이 생각된다. 그러나, 도 7에 도시한 바와 같이, 1 유닛 영역에서, 통상적으로, 컨택트 패드(6)는, D/A에서는 스위치 트랜지스터 4개 정도의 에리어를 차지한다. 그 때문에, 1개의 IC에서, 스위치 트랜지스터의 수에 대하여 컨택트 패드(6)나 가드 링(7)이 차지하는 비율도 비교적 크다. 따라서, MOS 트랜지스터의 수의 저감은, 1개의 IC에서의 D/A의 점유 면적에 대하여 큰 점유 면적의 저감으로는 되지 않는다.

본 발명의 목적은, 이러한 종래 기술의 문제점을 해결하는 것으로서, IC화한 경우에 그 점유 면적을 크게 저감할 수 있는 D/A를 제공하는 것에 있다.

또한, 다른 목적은, 표시 패널에 대하여 구동 핀 수가 많은 드라이버를 용이하게 실현할 수 있는 표시 패널 구동 회로 및 표시 장치를 제공하는 것에 있다.

<과제를 해결하기 위한 수단>

이러한 목적을 달성하기 위한 본 발명의 D/A, 표시 패널 구동 회로 혹은 표시 장치의 구성은, D/A 변환을 위한 복수의 각 아날로그 전압을 복수의 각 단자의 각각에 발생하는 기준 전압 발생 회로를 갖고, 그 기준 전압 발생 회로의 각각의 아날로그 전압을 각각에 복수의 스위치 회로를 통하여 소정의 출력에 접속하고, 복수의 스위치 회로를 데이터에 따라서 선택적으로 ON/OFF함으로써 복수의 아날로그 전압의 1개를 아날로그 변환 전압으로서 소정의 출력에 얻는 D/A 변환 회로에서, 사각형의 가드 링의 영역에 컨택트 패드를 양단과 중앙에 각각 형성하고, 이들 컨택트 패드의 사이에 MOS의 스위치 트랜지스터를 각각 복수개 배열하여 형성함으로써 IC 내에 회로 요소로 되는 유닛 영역을 형성하고, 그 유닛 영역의 양단의 각각의 컨택트 패드가 각각에 복수의 아날로그 전압 중의 1개를 각각 받고, 중앙의 컨 택트 패드가 소정의 출력에 접속되고, 유닛 영역의 각 스위치 트랜지스터를 각각 스위치 회로로 하는 것으로서, 데이터에 따라서 유닛 영역의 복수의 스위치 트랜지스터의 ON/OFF를 선택함으로써 아날로그 변환 전압을 얻는 것이다.

<발명의 효과>

이와 같이 본 발명에서는, 1개의 유닛 영역에서 기준 전압 발생 회로로부터 2개의 아날로그 전압(기준 전압 발생 회로가 저항 분압형인 경우에는 분압점의 전압)이 받아지고, 또한, 2개분의 아날로그 전압(분압점의 전압)을 1개의 컨택트 패드로 출력할 수 있기 때문에, 종래의 2개의 유닛 영역분이 1개의 영역으로 된다. 또한, 그 1개의 유닛 영역은, 3개의 컨택트 패드로 되게 되기 때문에, 2개분의 유닛 영역 1개는, 토탈로서 2개의 유닛 영역에 대하여 컨택트 패드가 1개 증가하여 유닛 영역의 1개분의 영역을 뺀 크기로 되므로, 2개분의 유닛 영역보다 작은 영역으로 되고, 또한, 유닛 영역 전체의 개수를 반 정도까지 저감할 수 있다.

증가한 1개의 컨택트 패드는, D/A에서는 스위치 트랜지스터 4개 정도의 에리어를 차지하는 정도이고, D/A 변환 회로에서는, 변환 비트수에 따라서 복수의 유닛 영역이 사용되기 때문에, 변환 비트수가 커질수록 본 발명은 점유 에리어의 큰 저감이 가능하게 된다.

그 결과, 본 발명은, IC화한 경우에 D/A의 점유 면적을 저감할 수 있고, 특히, 표시 패널에 대하여 구동 핀 수가 많은 드라이버의 D/A의 점유 면적의 저감 효과가 크다.

<발명을 실시하기 위한 최선의 형태>

도 1은, 본 발명의 D/A를 적용한 일 실시예의 4비트 구성의 D/A의 회로도, 도 2는, 1유닛의 영역(셀)의 레이아웃의 설명도, 도 3은, 도 2의 유닛의 영역(셀)에 대한 알루미늄 배선의 설명도, 도 4는, 액티브 매트릭스형 액정 표시 패널을 구동하는 실시예의 D/A의 회로도, 그리고 도 5는, 액티브 매트릭스형 유기 EL 패널을 구동하는 실시예의 D/A의 회로도이다. 또한, 각 도면에서, 도 6, 도 7에 도시한 구성 요소와 동일한 것은 동일한 부호로 나타내고, 그 설명을 생략한다.

도 1에서, 참조번호 20은, D/A이고, 기준 전류 발생 회로(1)와 선택 회로(11)와 버퍼 앰프(3)로 이루어진다.

선택 회로(11)는, E-MOS에 의한 상하 2단의 스위치 회로군으로 이루어지는 유닛의 영역(CE)으로 구성되고, 4비트(D0∼D3)의 표시 데이터를 받아 스위치 동작의 E-MOSTrE를 선택적으로 ON/OFF한다. IC 내에 회로 요소의 하나로서 형성되는 1개의 유닛의 영역(셀)(CE)에는, 컨택트 패드(6)가 3개 형성되어 있다(도 2 참조).

제어 신호선(8a∼8h)은, 4비트(D0∼D3)의 표시 데이터의 "H", "L"을 따라서, 저항의 분압점의 1개의 가로 방향으로 배열된 스위치 동작의 E-MOSTrE의 1열이 선택적으로 ON으로 되도록, 도시한 바와 같이, 각각 E-MOSTrE의 각 게이트 영역에 크로스 접속점(·)에서 선택적으로 접속되어 있다. 이에 의해, 각 저항의 분압점 중의 1개의 전압이 선택되어 버퍼 앰프(3)의 (+)입력에 가해지고, 출력 단자(3a)에 아날로그 변환 전압(Vo)을 얻는다.

도 2는, 1유닛의 영역(셀)(CE)에 관한 레이아웃도이다.

도 2에 도시한 바와 같이, 3개의 컨택트 패드(6)가 상하의 단부와 중앙부에 형성되어 있다. 그리고, 이들 컨택트 패드(6)의 사이에는, 즉 양단 중의 한쪽의 컨택트 패드(6)와 중앙의 컨택트 패드(6), 그리고 양단 중의 다른 쪽의 컨택트 패드(6)와 중앙의 컨택트 패드(6)의 각각의 사이에는 각각 4개의 단책형의 게이트 영역(12)이 스위치 동작의 E-MOSTrE의 각 게이트 영역으로서 형성되어 있다. 그 게이트의 길이는 짧고, 이에 대하여 폭이 길다. 소스·드레인 형성 영역은, 양단과 중앙에 형성된 컨택트 패드(6)의 사이에 각각 4a, 4b로서 형성되고, E-MOSTrE와 다음의 E-MOSTrE의 소스-게이트-드레인이 차례로 배치되고, E-MOSTrE의 소스와 다음의 E-MOSTr의 드레인은 공통의 영역으로서 형성되어 있다. 그리고, 상기한 소정의 간격으로 이들 소스와 드레인의 사이에 이들에 걸쳐서 각 E-MOSTrE의 게이트 영역(12)이 각각에 형성되어 있다. 이에 의해, 소스·드레인 형성 영역(4a)과 소스·드레인 형성 영역(4b)에 각각 4개의 스위치 동작의 E-MOSTrE의 소스와 드레인의 영역, 그리고 게이트 영역이 각각 형성된다.

각 게이트 영역(12)과 컨택트 패드(6)에는, 컨택트(13)가 각각 형성되어 있다. 컨택트(13)는, 상층의 알루미늄 배선층에서 1개의 알루미늄 배선에 접속된다.

도 3은, 그 알루미늄 배선의 접속도이다.

상층의 알루미늄 배선(14)은, 단책형의 각 게이트 영역(12)의 길이 방향(세로의 방향)에 각각 2개 배치되도록 할당되어 있다.

게이트 영역(12)의 크기는, 예를 들면, 길이(L)=1.5㎛이고, 폭(W)=3.2㎛이고, 게이트 간격은, D=0.5㎛이다.

도시한 바와 같이, 각 게이트 영역(12)에서의 2개의 알루미늄 배선(14)은, 각각 4비트의 표시 데이터(D0∼D3) 중 동일한 자릿수 위치의 신호를 받는 것으로서, 도 1에 도시한 바와 같이, 2개의 알루미늄 배선(14) 중 1개가 표시 데이터의 임의의 자릿수 위치의 신호(D0∼D3의 1개)를 받으면, 나머지 1개는, 인버터를 통하여 동일한 임의의 자릿수 위치의 신호(D0∼D3의 1개)를 받는다. 그 때문에, 여기서는, 각 게이트 영역(12)에 2개의 알루미늄 배선(14)이 형성되어 있다.

또한, 도시한 바와 같이, 컨택트(13)는, 각 게이트 영역(12)에서 2개의 알루미늄 배선(14)의 사이에 배치되기 때문에, 알루미늄 배선(14)의 상하 모든 배선 라인에서 컨택트(13)의 위치에서의 면적을 컨택트(13)의 위까지 넓혀서 연장시킴으로써 간단히 선택적으로 어느 1개의 알루미늄 배선(14)에 접속할 수 있게 되어 있다. 물론, 임의의 게이트 영역(12)에는 접속되지 않아도 된다.

또한, 알루미늄 배선(14)과의 접속은, 컨택트(13)의 일부를 2개의 알루미늄 배선(14)의 각각의 일부와 오버랩하는 크기로 해 두고, 배선하는 측의 알루미늄 배선(14)의 오버랩의 아래에는 절연층을 형성하지 않고, 오버랩 부분에서 어느 한쪽의 알루미늄 배선(14)에 컨택트하도록 할 수도 있다. 도면에서는 인접하는 유닛의 영역(CE)의 E-MOSTrE의 게이트 영역에 접속하기 때문에, 이들 알루미늄 배선(14)과 컨택트(13)는 접속되지 않는다. 그 때문에 접속 부분은 나타나 있지 않다.

이와 같이, 각 게이트 영역(12)에 대하여 2개의 알루미늄 배선(14)을 형성하여 선택적으로 게이트 영역(12)과 접속한다. 그리고, 컨택트 패드(6)를 1개 저감하여 도 6의 2×유닛의 영역(셀)(C)을 1유닛의 영역(셀)(CE)으로 함으로써, 스위치 트랜지스터 4개분의 에리어 증가는 있지만, 1유닛의 영역(셀)(C)분의 점유 에리어 의 저감이 가능하게 된다.

컨택트 패드(6)를 4개분의 트랜지스터로 하여, 스위치 트랜지스터 수에서 종래의 것과 비교하면, 도 6의 1개의 유닛의 영역(셀)(C)이 트랜지스터 16개분의 크기인 것으로 하면, 1유닛의 영역(셀)(CE)은, 트랜지스터수 16×2=32개분의 크기로 되는 것이, 20개분의 크기로 되어, 38% 정도, IC에서의 점유 에리어가 저감된다. 또한, 1개의 유닛의 영역(셀)(CE)이 종래의 2개분의 역할을 다하기 때문에, 2개분의 가드 링 등의 형성 에리어 등도 포함시키면, 유닛의 영역(셀)이 더 높은 밀도로 인접 배치된 것과 등가로 되어, 점유 에리어가 더 저감된다.

1개의 D/A에서는, 변환 데이터의 자릿수에 따라서 이 1유닛의 영역(셀)(CE)이 "2"의 변환 비트수의 누적배 필요로 되기 때문에, 큰 점유 에리어의 저감으로 된다. 또한, 액정 표시 패널 등의 표시 패널 구동 회로는 물론, 특히, 유기 EL 구동 회로에서는, 그것이 유기 EL 패널의 단자 핀 수배로 되기 때문에, 점유 에리어의 저감 효과는 더 크다.

도 4는, 6비트로 한 경우의 도 1에 대응하는 D/A의 설명도이고, 액티브 매트릭스형 액정 표시 패널을 구동하는 전압 구동 회로에 관한 것이다.

참조번호 21은, D/A이고, 기준 전류 발생 회로(1)와 선택 회로(15)와 버퍼 앰프(3)로 이루어진다. 기준 전류 발생 회로(1)는, 64개의 저항(R1∼R64)의 직렬 접속의 저항 분압 회로를 이용한 회로로 되어 있다. 그리고 선택 회로(15)에 입력되는 표시 데이터는, D0∼D5의 6비트로 되어 있다.

또한, 도 2에 대응하는 이것의 레이아웃도는, 4비트로부터 6비트로 된 관계 에서 상하의 컨택트 패드(6)의 사이의 E-MOSTrE 수가 각각 2개 증가할 뿐이기 때문에, 이것에 관한 설명은 생략한다.

도면 중, 참조번호 16은, 액정 표시 패널을 구동하는 드라이버 IC이고, 참조번호 17은, 그 출력 단자 핀, 참조번호 18은, 액티브 매트릭스형 액정 표시 패널에서의 픽셀 회로, 참조번호 18a는, D/A(21)의 출력 전압을 받는 액정 표시 패널(18)의 단자 핀이다.

픽셀 회로(18)는, 게이트 드라이버(도시 생략)로부터의 신호(Y 라인측 입력)로 N채널 MOS 트랜지스터(TM)가 ON/OFF되어, 이 트랜지스터가 ON하였을 때에 소스 드라이버로서의 드라이버 IC(16)의 출력 단자 핀(17)에 발생하는 전압이 단자 핀(18a)(X 라인측 입력)을 통하여 부하로서의 액정 셀(CL)에 가해진다.

도 5는, 6비트로 한 경우의 도 1에 대응하는 설명도이고, 액티브 매트릭스형 유기 EL 패널을 구동하는 전압 구동 회로에 관한 것이다.

도 4의 액티브 매트릭스형 액정 표시 패널(18)을 액티브형 유기 EL 패널(180)로 바꾼 것이다.

따라서, 도면 중, 참조번호 16은, 유기 EL 패널을 구동하는 드라이버 IC로 되고, 참조번호 17은, 그 출력 단자 핀, 참조번호 180은, 액티브형 유기 EL 패널에서의 픽셀 회로, 참조번호 18a는, D/A(21)의 출력 전압을 받는 액티브형 유기 EL 패널(18)의 단자 핀이다. 그리고, 참조번호 19는, 픽셀 회로에 설치된 유기 EL 소자이다.

이것의 구동 동작은, 액정 패널인지, 유기 EL 패널인지의 대상의 차는 있지 만, 전압 구동으로서의 동작은 실질적으로 차이가 없으므로 그 설명을 생략한다.

이상 설명하여 왔지만, 실시예의 기준 전류 발생 회로(1)는, 저항 분압형의 것이지만, 본 발명에서는, 기준 전류 발생 회로(1)는, 다수의 단자에 D/A 변환을 위한 아날로그 전압을 각각의 단자에 발생하는 것이면 어떠한 회로 구성이어도 된다.

또한, 실시예의 D/A는, 전압 출력으로 되어 있지만, 예를 들면, 출력측에 전압-전류 변환 회로를 설치하는 것 등에 의해, 변환 출력 전압을 전류로 변환함으로써, 전류 출력의 D/A로 하여도 됨은 물론이다. 이에 의해 유기 EL 패널을 구동하는 것도 가능하다.

또한, 본 발명의 D/A는, 유기 EL 구동 회로나 유기 EL 표시 장치에 적용하는 것에 한정되는 것은 아니다.

도 1은, 본 발명의 D/A를 적용한 일 실시예의 4비트 구성의 D/A의 회로도.

도 2는, 1유닛의 영역(셀)의 레이아웃의 설명도.

도 3은, 도 2의 유닛의 영역(셀)에 대한 알루미늄 배선의 설명도.

도 4는, 액티브 매트릭스형 액정 표시 패널을 구동하는 실시예의 D/A의 회로도.

도 5는, 액티브 매트릭스형 유기 EL 패널을 구동하는 실시예의 D/A의 회로도.

도 6은, 종래의 유기 EL 구동 회로에서의 D/A의 트랜지스터 구성의 설명도.

도 7은, 도 6의 D/A를 구성하는 스위치 트랜지스터를 형성한 1유닛의 영역(셀)의 레이아웃 설명도.

<부호의 설명>

1:기준 전압 발생 회로(저항 분압 회로)

2, 11, 15:선택 회로

3:버퍼 앰프(볼티지 팔로워)

4:소스·드레인 형성 영역

5e:인핸스먼트형 MOS 트랜지스터(E-MOS)의 게이트 영역

5d:디플리션형 MOS 트랜지스터의 게이트 영역

6:컨택트 패드

7:가드 링

8a, 8h:제어 신호선

9:인버터

10, 20, 21:D/A 변환 회로(D/A)

12:게이트 영역

13:컨택트

14:알루미늄 배선

16:드라이버 IC

17:출력 단자 핀

18, 180:픽셀 회로

19:유기 EL 소자

C, CE:유닛 영역(셀)

Claims

D/A 변환을 위한 복수의 각 아날로그 전압을 복수의 각 단자의 각각에 발생하는 기준 전압 발생 회로를 갖고, 이 기준 전압 발생 회로의 각각의 상기 아날로그 전압을 각각 복수의 스위치 회로를 통하여 아날로그 변환 전압의 출력 단자에 접속하고, 상기 복수의 스위치 회로를 데이터에 따라서 선택적으로 ON/OFF함으로써 상기 복수의 아날로그 전압 중 1개를 아날로그 변환 전압으로서 상기 아날로그 변환 전압의 출력 단자에서 얻는 D/A 변환 회로로서,

사각형의 가드 링의 영역에 컨택트 패드를 양단과 중앙에 각각 설치하고, 이들 컨택트 패드의 사이에 MOS의 스위치 트랜지스터를 각각 복수개 배열하여 형성함으로써 IC 내에 회로 요소로 되는 유닛 영역을 형성하고, 이 유닛 영역의 상기 양단의 각각의 상기 컨택트 패드가 각각 상기 복수의 아날로그 전압 중 1개를 각각 받고, 상기 중앙의 컨택트 패드가 상기 아날로그 변환 전압의 출력 단자에 접속되고, 상기 유닛 영역의 각 상기 스위치 트랜지스터를 각각 상기 스위치 회로로 하는 것으로서, 상기 데이터에 따라서 상기 유닛 영역의 복수의 상기 스위치 트랜지스터의 ON/OFF를 선택함으로써 상기 아날로그 변환 전압을 얻는 D/A 변환 회로.
제1항에 있어서,

상기 기준 전압 발생 회로는, 상기 IC 내에 설치되고, 복수의 저항을 직렬로 접속한 저항 분압 회로를 갖고, 복수의 각 분압점의 전압에 따라서 각 상기 아날로 그 전압이 생성되고, 상기 유닛 영역은, 상기 IC 내에서 복수개 인접하여 배열되어 있는 D/A 변환 회로.
제2항에 있어서,

상기 아날로그 변환 전압의 출력 단자에 접속되는 버퍼 앰프를 갖고, 이 버퍼 앰프의 출력이 상기 D/A 변환 회로의 출력으로 되고, 상기 버퍼 앰프가 상기 IC 내에 설치되어 있는 D/A 변환 회로.
제3항에 있어서,

상기 유닛 영역은, 상기 가드 링을 가지는 셀로서 형성되고, MOS 트랜지스터는, 인핸스먼트형 MOS 트랜지스터인 D/A 변환 회로.
복수의 저항을 직렬로 접속한 저항 분압 회로의 복수의 분압점의 전압을 각각 복수의 스위치 회로를 통하여 아날로그 변환 전압의 출력 단자에 접속하고, 상기 복수의 스위치 회로를 데이터에 따라서 선택적으로 ON/OFF함으로써 상기 복수의 분압점의 전압 중 1개를 아날로그 변환 전압으로서 상기 아날로그 변환 전압의 출력 단자에서 얻는 D/A 변환 회로로서,

사각형의 가드 링의 영역에 컨택트 패드를 양단과 중앙에 각각 설치하고, 이들 컨택트 패드의 사이에 MOS의 스위치 트랜지스터를 각각 복수개 배열하여 형성함으로써 IC 내에 회로 요소로 되는 유닛 영역을 형성하고, 이 유닛 영역의 상기 양단의 각각의 상기 컨택트 패드가 각각 상기 분압점 중의 1개의 전압을 각각 받고, 상기 중앙의 컨택트 패드가 상기 아날로그 변환 전압의 출력 단자에 접속되고, 상기 유닛 영역의 각 상기 스위치 트랜지스터를 각각 상기 스위치 회로로 하는 것으로서, 상기 데이터에 따라서 상기 유닛 영역의 복수의 상기 스위치 트랜지스터의 ON/OFF를 선택함으로써 상기 아날로그 변환 전압을 얻는 D/A 변환 회로.
제5항에 있어서,

상기 유닛 영역은, 상기 IC 내에서 복수개 인접하여 배열되어 있는 D/A 변환 회로.
제6항에 있어서,

상기 스위치 트랜지스터의 ON/OFF의 선택은, 복수개 인접하여 배열되어 있는 상기 유닛 영역 중 1개에서의 상기 양단 중 1개의 상기 컨택트 패드와 상기 중앙의 컨택트 패드의 사이에 있는 상기 복수의 스위치 트랜지스터가 상기 데이터에 따라서 전부 ON으로 되고, 나머지 다른 상기 스위치 트랜지스터가 전부 OFF로 되는 D/A 변환 회로.
제7항에 있어서,

상기 유닛 영역은, 상기 가드 링을 가지는 셀로서 형성되고, MOS 트랜지스터는, 인핸스먼트형 MOS 트랜지스터인 D/A 변환 회로.
제8항에 있어서,

상기 복수의 스위치 트랜지스터는, 이 각 트랜지스터의 소스의 형성 영역, 드레인의 형성 영역 혹은 이들 양자의 형성 영역이 상기 양단 중의 한쪽의 상기 컨택트 패드와 상기 중앙의 컨택트 패드 사이에, 그리고 상기 양단 중 다른 쪽의 상기 컨택트 패드와 상기 중앙의 컨택트 패드 각각의 사이에 각 상기 트랜지스터의 게이트 형성을 위한 간격을 두고 복수 형성되고, 각 상기 트랜지스터의 게이트 영역이 상기 게이트 형성을 위한 간격의 위치에 대응하여 상기 소스의 영역과 상기 드레인의 영역에 걸쳐서 직사각형으로 형성되고, 각 상기 트랜지스터의 게이트 영역의 각각의 상층에 복수의 배선 라인이 설치되고, 상기 복수의 배선 라인은, 상기 게이트 영역 혹은 다른 상기 유닛 영역에서의 상기 스위치 트랜지스터에 대응하는 트랜지스터의 게이트 영역에 선택적으로 접속되는 D/A 변환 회로.
제9항에 있어서,

상기 아날로그 변환 전압의 출력 단자에 접속되는 버퍼 앰프를 더 갖고, 이 버퍼 앰프의 출력이 상기 D/A 변환 회로의 출력으로 되고, 상기 버퍼 앰프가 상기 IC 내에 설치되고, 상기 복수의 배선 라인은 상기 데이터의 각 자릿수 위치에 대응하여 각각 2개씩 할당되어 형성되고, 각 상기 2개가 할당된 상기 자릿수의 신호를 그 중 1개가 각각 받고, 나머지 1개가 인버터를 통하여 상기 할당된 자릿수 위치의 신호를 각각 받는 D/A 변환 회로.
제1항 내지 제10항 중 어느 한 항의 D/A 변환 회로를 표시 패널의 단자 핀 대응으로 갖고, 상기 D/A 변환 회로의 상기 아날로그 변환 전압의 출력 단자가 상기 표시 패널의 구동에 제공되는 표시 패널 구동 회로.
제11항의 표시 패널 구동 회로와 표시 패널을 포함하는 표시 장치.