JP2916639B2 - Optoelectronic integrated circuit and manufacturing method thereof - Google Patents

Optoelectronic integrated circuit and manufacturing method thereof

Info

Publication number
JP2916639B2
JP2916639B2 JP1176589A JP17658989A JP2916639B2 JP 2916639 B2 JP2916639 B2 JP 2916639B2 JP 1176589 A JP1176589 A JP 1176589A JP 17658989 A JP17658989 A JP 17658989A JP 2916639 B2 JP2916639 B2 JP 2916639B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor substrate
forming
integrated circuit
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1176589A
Other languages
Japanese (ja)
Other versions
JPH0341769A (en
Inventor
正 芹川
隆志 松岡
秀尚 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1176589A priority Critical patent/JP2916639B2/en
Publication of JPH0341769A publication Critical patent/JPH0341769A/en
Application granted granted Critical
Publication of JP2916639B2 publication Critical patent/JP2916639B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION 【産業上の利用分野】[Industrial applications]

本発明は、半導体レーザ、半導体発光素子、半導体受
光素子、半導体光スイッチ、半導体光導波路などの光素
子と、MIS型を含めた各種トランジスタ、半導体ダイオ
ード、抵抗素子、容量素子などの電子素子とが、それに
共通の半導体基板を用いて、モノリシックに構成されて
いる光電子集積回蕗、及びその製法に関する。The present invention relates to an optical device such as a semiconductor laser, a semiconductor light emitting device, a semiconductor light receiving device, a semiconductor optical switch, a semiconductor optical waveguide, and an electronic device such as various transistors including the MIS type, a semiconductor diode, a resistor, and a capacitor. The present invention relates to a monolithically structured optoelectronic integrated circuit using a common semiconductor substrate, and a method of manufacturing the same.

【従来の技術】[Prior art]

従来、次に述べる光電子集積回路が提案されている。 すなわち、半導体基板と、その半導体基板上に形成さ
れた第１及び第２の半導体層とを有し、そして、半導体
基板と第１の半導体層とを用いて上述した光素子が形成
され、また、第２の半導体層を用いて上述した電子素子
が形成されている。 この場合、半導体基板がIII−Ｖ族化合物半導体結晶
でなり、また、第１及び第２の半導体層が、ともに、半
導体基板の第１の主面上に形成されているIII−Ｖ族化
合物半導体結晶でなる。 以上が、従来提案されている光電子集積回路の構成で
ある。 このような構成を有する光電子集積回路によれば、光
素子を例えば半導体レーザとし、また、電子素子をその
半導体レーザを駆動制御するMIS形電界効果トランジス
タとした光電子集積回路の構成を、容易に得ることがで
きる。Conventionally, the following optoelectronic integrated circuit has been proposed. That is, the semiconductor device has a semiconductor substrate and first and second semiconductor layers formed on the semiconductor substrate, and the above-described optical element is formed using the semiconductor substrate and the first semiconductor layer. The electronic device described above is formed using the second semiconductor layer. In this case, the semiconductor substrate is made of a III-V compound semiconductor crystal, and the first and second semiconductor layers are both formed on the first main surface of the semiconductor substrate. It consists of crystals. The above is the configuration of the conventionally proposed optoelectronic integrated circuit. According to the optoelectronic integrated circuit having such a configuration, it is easy to obtain a configuration of an optoelectronic integrated circuit in which the optical element is, for example, a semiconductor laser and the electronic element is an MIS field-effect transistor that drives and controls the semiconductor laser. be able to.

【発明が解決しようとする課題】[Problems to be solved by the invention]

上述した従来の光電子集積回路の場合、光素子を形成
するのに用いている第１の半導体層を構成しているIII
−Ｖ族化合物半導体結晶が、同じく光素子を形成するの
に用いている半導体基板を構成しているIII−Ｖ族化合
物半導体結晶との間で、格子定数の差を有していないか
有しているとしてもわずかしか有していない組成を有し
ていることによって、第１の半導体層が、半導体基板上
に結晶性良く形成され、且つ半導体基板及び第１の半導
体層を構成しているIII−Ｖ族化合物半導体結晶が、と
もに、光素子が満足し得る特性を発揮する組成を有して
いれば、半導体基板及び第１の半導体層が、ともに光素
子が満足し得る特性を発揮する組成を有し且つ良好な結
晶性を有することから、光素子が満足し得る特性を発揮
する。 また、電子素子を形成するのに用いている第２の半導
体層を構成しているIII−Ｖ族化合物半導体結晶が、半
導体基板上に結晶性良く、且つ電子素子が満足し得る特
性を発揮する組成を有して形成されていれば、電子素子
が満足し得る特性を発揮する。 しかしながら、半導体基板及び第１の半導体層を構成
しているIII−Ｖ族化合物半導体結晶が、光素子が満足
し得る特性を発揮する組成を有し、且つ第２の半導体層
を構成しているIII−Ｖ族化合物半導体結晶が、電子素
子が満足し得る特性を発揮する組成を有する場合におい
ては、一般に、半導体基板及び第１の半導体層を構成し
ているIII−Ｖ族化合物半導体結晶と、第２の半導体層
を構成しているIII−Ｖ族化合物半導体結晶との間に、
比較的大きな格子定数の差を有することから、第２の半
導体層が、半導体基板上に結晶性良く形成されていな
い。 このため、半導体基板及び第１の半導体層を構成して
いるIII−Ｖ族化合物半導体結晶が、光素子が満足し得
る特性を発揮する組成を有し、且つ第２の半導体層を構
成しているIII−Ｖ族化合物半導体結晶が、電子素子が
満足し得る特性を発揮する組成を有する場合、光素子が
満足し得る特性を発揮するとしても、電子素子が満足し
得る特性を発揮しない、という欠点を有していた。 また、このため、第２の半導体層を構成しているIII
−Ｖ族化合物半導体結晶が、半導体基板を構成している
III−Ｖ族化合物半導体結晶との間で格子定数の差を有
しないか有するとしてもわずかしか有していない組成を
有して形成されていれば、第２の半導体層が、半導体基
板上に結晶性良く形成されている。 しかしながら、この場合、半導体基板を構成してい
るIII−Ｖ族化合物半導体結晶が、光素子が満足し得る
特性を発揮する組成を有するとき、第２の半導体層を構
成しているIII−Ｖ族化合物半導体結晶が、電子素子が
満足し得る特性を発揮する組成を有していることになっ
ていないか、第２の半導体層を構成しているIII−Ｖ
族化合物半導体結晶が、電子素子を満足し得る特性を発
揮する組成を有するとき、半導体基板を構成しているII
I−Ｖ族化合物半導体結晶が、光素子が満足し得る特性
を発揮する組成を有することになっていないか、もしく
は第２の半導体層及び半導体基板を構成しているIII
−Ｖ族化合物半導体結晶が、電子素子及び光素子が満足
し得る特性をそれぞれ発揮する組成を有していることに
なっていないかであるので、光素子及び電子素子のいず
れか一方または双方が満足し得る特性を発揮しない、と
いう欠点を有していた。 よって、本発明は、上述した欠点のない新規な光電子
集積回路、及びその製法を提案せんとするものである。In the case of the above-mentioned conventional optoelectronic integrated circuit, the first semiconductor layer used to form the optical element is constituted III.
The group V compound semiconductor crystal has or does not have a difference in lattice constant between the group III-V compound semiconductor crystal and the III-V compound semiconductor crystal constituting the semiconductor substrate also used for forming the optical element; The first semiconductor layer is formed with good crystallinity on the semiconductor substrate, and forms the semiconductor substrate and the first semiconductor layer by having a composition having little if any. If the group III-V compound semiconductor crystal has a composition that exhibits characteristics that the optical device can satisfy, both the semiconductor substrate and the first semiconductor layer exhibit characteristics that the optical device can satisfy. Since it has a composition and good crystallinity, the optical element exhibits satisfactory characteristics. Further, the group III-V compound semiconductor crystal constituting the second semiconductor layer used for forming the electronic element has good crystallinity on the semiconductor substrate and exhibits characteristics that the electronic element can satisfy. When formed with a composition, the electronic element exhibits satisfactory characteristics. However, the group III-V compound semiconductor crystal constituting the semiconductor substrate and the first semiconductor layer has a composition exhibiting characteristics satisfactory for the optical element, and constitutes the second semiconductor layer. In the case where the III-V compound semiconductor crystal has a composition exhibiting characteristics that the electronic element can satisfy, generally, the III-V compound semiconductor crystal constituting the semiconductor substrate and the first semiconductor layer; Between the group III-V compound semiconductor crystal constituting the second semiconductor layer,
Since the second semiconductor layer has a relatively large difference in lattice constant, the second semiconductor layer is not formed with good crystallinity on the semiconductor substrate. For this reason, the III-V compound semiconductor crystal constituting the semiconductor substrate and the first semiconductor layer has a composition exhibiting characteristics that can be satisfied by the optical element, and constitutes the second semiconductor layer. If the group III-V compound semiconductor crystal has a composition that exhibits satisfactory characteristics of the electronic device, the electronic device does not exhibit satisfactory characteristics even if the optical device exhibits satisfactory characteristics. Had disadvantages. Further, for this reason, the third semiconductor layer III
-Group V compound semiconductor crystal forms a semiconductor substrate
If the second semiconductor layer is formed with a composition having no or little if any lattice constant difference with the III-V compound semiconductor crystal, the second semiconductor layer is formed on the semiconductor substrate. It is formed with good crystallinity. However, in this case, when the group III-V compound semiconductor crystal constituting the semiconductor substrate has a composition exhibiting the characteristics that the optical element can satisfy, the group III-V compound constituting the second semiconductor layer may be used. Is the compound semiconductor crystal supposed to have a composition that exhibits characteristics that the electronic element can satisfy, or the III-V component constituting the second semiconductor layer?
When the group III compound semiconductor crystal has a composition exhibiting characteristics that can satisfy the electronic element, it constitutes the semiconductor substrate.
Either the group IV compound semiconductor crystal is not supposed to have a composition exhibiting characteristics that the optical element can satisfy, or the second semiconductor layer and the semiconductor substrate constitute III.
Since the group V compound semiconductor crystal is not supposed to have a composition that exhibits properties that the electronic device and the optical device can satisfy, one or both of the optical device and the electronic device There was a drawback that satisfactory properties were not exhibited. Therefore, the present invention proposes a novel optoelectronic integrated circuit that does not have the above-mentioned disadvantages, and a method for manufacturing the same.

【課題を解決するための手段】[Means for Solving the Problems]

本願第１番目の発明による光電子集積回路は、半導
体基板と、その半導体基板の相対向している第１及び
第２の主面中のいずれか一方上に形成された第１及び第
２の半導体層とを有し、そして、上記半導体基板がII
I−Ｖ族化合物半導体結晶でなり、上記第１の半導体
層が上記半導体基板と同じIII−Ｖ族化合物半導体結晶
でなり、その組成が上記半導体基板を構成しているIII
−Ｖ族化合物半導体結晶との間で格子定数の差を有して
いないか有しているとしてもわずかしか有していない組
成を有し、上記第２の半導体層がSiの多結晶化薄膜で
なり、上記半導体基板と上記第１の半導体層とを用い
て光素子が形成され、また、上記第２の半導体層を用
いて電子素子が形成されている、という構成を有する。 また、本願第２番目の発明による光電子集積回路は、
本願第１番目の発明による光電子集積回路において、第
１及び第２の半導体層が、半導体基板の相対向している
第１及び第２の主面中のいずれか一方上に形成されてい
るのに代え、それら第１及び第２の半導体層が、半導体
基板の相対向している第１及び第２の主面上にそれぞれ
形成されていることを除いて、本願第１番目の発明によ
る光電子集積回路と同様の構成を有する。 さらに、本願第３番目の発明による光電子集積回路
は、本願第２番目の発明による光電子集積回路におい
て、半導体基板の第２の主面上に、第２の半導体層の
外、上記半導体基板と同じIII−Ｖ族化合物半導体結晶
でなり、その組成が上記半導体基板を構成しているIII
−Ｖ族化合物半導体結晶との間で格子定数の差を有して
いないか有しているとしてもわずかしか有していない組
成を有する第３の半導体層が形成され、そして、第３の
半導体層を用いて第２の光素子が形成されていることを
除いて、本願第２番目の発明による光電子集積回路と同
様の構成を有する。 本願第４番目の発明による光電子集積回路の製法は、
III−Ｖ族化合物半導体結晶でなる半導体基板を用意
する工程と、上記半導体基板の第１の主面上に、上記
半導体基板と同じIII−Ｖ族化合物半導体結晶でなり、
その組成が上記半導体基板を構成しているIII−Ｖ族化
合物半導体結晶との間で格子定数の差を有していないか
有しているとしてもわずかしか有していない組成を有す
る第１の半導体層を形成する工程を含んで光素子を形成
する工程と、上記半導体基板の上記第１の主面上に、
Siでなる半導体薄膜を形成する工程と、その半導体薄膜
を多結晶化してSiの多結晶化薄膜を第２の半導体層とし
て形成する工程とを含んで電子素子を形成する工程とを
有する。 また、本願第５番目の発明による光電子集積回路の製
法は、本願第４番目の発明による光電子集積回路の製法
において、電子素子を半導体基板の第１の主面上に形成
するのに代え、第１の主面と対向している第２の主面上
に形成することを除いて、本願第４番目の発明による光
電子集積回路の製法と同様である。 さらに、本願第６番目の発明による光電子集積回路の
製法は、本願第５番目の発明による光電子集積回路の製
法において、さらに、半導体基板の第２の主面上に、上
記半導体基板と同じIII−Ｖ族化合物半導体結晶でな
り、その組成が上記半導体基板を構成しているIII−Ｖ
族化合物半導体結晶との間で格子定数の差を有していな
いか有しているとしてもわずかしか有していない組成を
有する第３の半導体層を形成する工程を含んで第２の光
素子を形成する工程を有することを除いて、本願第５番
目の発明による光電子集積回路の製法と同様である。An optoelectronic integrated circuit according to a first aspect of the present invention includes a semiconductor substrate and first and second semiconductors formed on one of the first and second main surfaces of the semiconductor substrate opposed to each other. And the semiconductor substrate is II
III, wherein the first semiconductor layer is made of the same III-V compound semiconductor crystal as the semiconductor substrate, and the composition of which constitutes the semiconductor substrate.
A polycrystalline thin film of Si having a composition having no or little if any lattice constant difference from the group V compound semiconductor crystal; An optical element is formed using the semiconductor substrate and the first semiconductor layer, and an electronic element is formed using the second semiconductor layer. The optoelectronic integrated circuit according to the second invention of the present application is:
In the optoelectronic integrated circuit according to the first aspect of the present invention, the first and second semiconductor layers are formed on one of the opposing first and second main surfaces of the semiconductor substrate. Except that the first and second semiconductor layers are formed on the opposing first and second main surfaces of the semiconductor substrate, respectively, except that It has a configuration similar to that of an integrated circuit. Furthermore, the optoelectronic integrated circuit according to the third invention of the present application is the optoelectronic integrated circuit according to the second invention of the present application, in which the second main surface of the semiconductor substrate is the same as the semiconductor substrate except for the second semiconductor layer. III-V compound semiconductor crystal, the composition of which constitutes the semiconductor substrate III
Forming a third semiconductor layer having a composition having no or little, if any, lattice constant difference with the group V compound semiconductor crystal; and It has the same configuration as the optoelectronic integrated circuit according to the second invention of this application, except that the second optical element is formed using a layer. The manufacturing method of the optoelectronic integrated circuit according to the fourth invention of the present application is as follows.
A step of preparing a semiconductor substrate made of a group III-V compound semiconductor crystal; and, on the first main surface of the semiconductor substrate, made of the same group III-V compound semiconductor crystal as the semiconductor substrate,
A first composition having a composition in which the composition does not have or has little, if any, a difference in lattice constant between the group III-V compound semiconductor crystal forming the semiconductor substrate and the semiconductor substrate; Forming an optical element including a step of forming a semiconductor layer; and forming the optical element on the first main surface of the semiconductor substrate.
The method includes a step of forming a semiconductor thin film made of Si and a step of polycrystallizing the semiconductor thin film to form a polycrystalline thin film of Si as a second semiconductor layer to form an electronic element. The method for manufacturing an opto-electronic integrated circuit according to the fifth invention of the present application is the same as the method for manufacturing an opto-electronic integrated circuit according to the fourth invention of the present application, except that the electronic element is formed on the first main surface of the semiconductor substrate. It is the same as the method of manufacturing the optoelectronic integrated circuit according to the fourth invention of the present application, except that it is formed on the second main surface opposite to the first main surface. Further, the method for manufacturing an optoelectronic integrated circuit according to the sixth invention of the present application is the same as the method for manufacturing an optoelectronic integrated circuit according to the fifth invention of the present application, except that the same III- III-V which is made of a group V compound semiconductor crystal and whose composition constitutes the semiconductor substrate.
A second optical device including a step of forming a third semiconductor layer having a composition having no or little, if any, lattice constant difference with the group III compound semiconductor crystal Is the same as the manufacturing method of the optoelectronic integrated circuit according to the fifth invention of the present application except that the method has a step of forming

【作用・効果】[Action / Effect]

本願第１番目の発明による光電子集積回路によれば、
前述した従来の光電子集積回路の場合と同様に、半導体
基板と、その半導体基板上に形成された第１及び第２の
半導体層とを有し、そして、半導体基板と第１の半導体
層とを用いて光素子が形成され、また、第２の半導体層
を用いて電子素子が形成されている構成を有するので、
前述した従来の光電子集積回路の場合と同様に、光素子
を半導体レーザとし、また電子素子をその半導体レーザ
を駆動制御するMIS形電界効果トランジスタとした光電
子集積回路の構成を、容易に得ることができる。 しかしながら、本願第１番目の発明による光電子集積
回路によれば、光素子を形成している半導体基板と第１
の半導体層とがIII−Ｖ族化合物半導体結晶でなるの
で、第１の半導体層を構成しているIII−Ｖ族化合物半
導体結晶に、半導体基板を構成しているIII−Ｖ族化合
物半導体結晶との間で格子定数の差を有していないか有
しているとしてもわずかしか有していない組成を有せし
めることによって、第１の半導体層を、半導体基板上に
結晶性良く形成し得、また、このとき、半導体基板及び
第１の半導体層を構成しているIII−Ｖ族化合物半導体
結晶に、ともに光素子が満足し得る特性を発揮する組成
を有せしめることによって、半導体基板及び第１の半導
体層に、ともに光素子が満足し得る特性を発揮する組成
を有せしめ得且良好な結晶性を有せしめ得ることから、
光素子が満足し得る特性を発揮する。 また、電子素子を形成している第２の半導体層が、多
結晶化薄膜でなるので、その第２の半導体層を、半導体
基板の第１の主面上に、Siでなる半導体薄膜を形成し、
次でその半導体薄膜を多結晶化することによって形成す
ることができる。このため、第２の半導体層を、半導体
基板が、光素子が満足し得る特性を発揮する組成を有す
るIII−Ｖ族化合物半導体結晶でなるとしても、そのよ
うな半導体基板によって制限を受けることなしに、電子
素子が満足し得る特性を発揮するものとして、半導体基
板の第１の主面上に形成することができ、よって、電子
素子が満足し得る特性を発揮する。 以上のことから、本願第１番目の発明による光電子集
積回路によれば、光素子及び電子素子のいずれも、満足
し得る特性を発揮する。 また、本願第２番目の発明による光電子集積回路によ
れば、上述した事項を除いて、本願第１番目の発明によ
る光電子集積回路と同様の構成を有するので、詳細説明
は省略するが、本願第１番目の発明による光電子集積回
路の場合と同様に、光素子及び電子素子の双方が、満足
し得る特性を発揮する。 さらに、本願第３番目の発明による光電子集積回路に
よれば、上述した事項を除いて、本願第１番目の発明に
よる光電子集積回路と同様の構成を有し、そして、第２
の光素子を形成するのに用いている第３の半導体層が、
第１の光素子を形成するのに用いている第１の半導体層
に対応しているので、詳細説明は省略するが、本願第２
番目の発明による光電子集積回路の場合に準じて、第１
及び第２の光素子、及び電子素子のいずれも、満足し得
る特性を発揮する。 また、本願第４番目の発明による光電子集積回路の製
法によれば、第１の半導体層を構成しているIII−Ｖ族
化合物半導体結晶に、半導体基板を構成しているIII−
Ｖ族化合物半導体結晶との間で格子定数の差を有してい
ないか有しているとしてもわずかしか有しない組成を有
せしめることによって、第１の半導体層を半導体基板上
に結晶性良く容易に形成し得、また、このとき、半導体
基板及び第１の半導体基板を構成しているIII−Ｖ族化
合物半導体結晶に、ともに光素子が満足し得る特性を発
揮する組成を有せしめることによって、半導体基板及び
第１の半導体層に、ともに光素子が満足し得る特性を発
揮する組成を容易に有せしめ得且つ良好な結晶性を容易
に有せしめ得ることから、光素子を、満足し得る特性を
発揮するものとして、容易に形成し得る。 また、第２の半導体層を、半導体基板が、光素子が満
足し得る特性を発揮する組成を有するIII−Ｖ族化合物
半導体結晶でなるとしても、そのような半導体基板によ
って制限を受けることなしに、電子素子が満足し得る特
性を発揮するものとして、半導体基板の第１の主面上に
容易に形成することができるので、光素子を、満足し得
る特性を発揮するものとして、容易に形成し得る。 以上のことから、本願第４番目の発明による光電子集
積回路の製法によれば、光素子及び電子素子のいずれを
も、満足し得る特性を発揮するものとして、容易に形成
し得る。 本願第５番目の発明による光電子集積回路の製法によ
れば、前述した事項を除いて、本願第４番目の発明によ
る光電子集積回路の製法と同様であるので、詳細説明は
省略するが、本願第４番目の発明による光電子集積回路
の場合と同様に、光素子及び電子素子のいずれをも、満
足し得る特性を発揮するものとして、容易に形成し得
る。 また、本願第６番目の発明による光電子集積回路の製
法によれば、前述した事項を除いて、本願第５番目の発
明による光電子集積回路の製法と同様であり、そして、
第２の光素子及び第３の半導体層が第１の光素子及び第
１の半導体層にそれぞれ対応しているので、詳細説明は
省略するが、本願第５番目の発明による光電子集積回路
の製法の場合に準じて、第１及び第２の光素子、及び電
子素子のいずれをも、満足し得る特性を発揮するものと
して、容易に形成し得る。According to the optoelectronic integrated circuit according to the first invention of the present application,
As in the case of the above-described conventional optoelectronic integrated circuit, the semiconductor device includes a semiconductor substrate, first and second semiconductor layers formed on the semiconductor substrate, and the semiconductor substrate and the first semiconductor layer are separated from each other. Optical element is formed using the second semiconductor layer, and an electronic element is formed using the second semiconductor layer.
As in the case of the above-described conventional optoelectronic integrated circuit, it is easy to obtain a configuration of an optoelectronic integrated circuit in which the optical element is a semiconductor laser and the electronic element is an MIS field-effect transistor that drives and controls the semiconductor laser. it can. However, according to the optoelectronic integrated circuit according to the first aspect of the present invention, the semiconductor substrate forming the optical element and the first
Is formed of a III-V compound semiconductor crystal, the III-V compound semiconductor crystal forming the first semiconductor layer is replaced with a III-V compound semiconductor crystal forming the semiconductor substrate. By having a composition having no or little if any lattice constant difference between the first semiconductor layer, the first semiconductor layer can be formed with good crystallinity on the semiconductor substrate, At this time, the semiconductor substrate and the first semiconductor layer are formed by giving the III-V group compound semiconductor crystal constituting the semiconductor substrate and the first semiconductor layer a composition that exhibits characteristics that the optical element can satisfy. Since the semiconductor layer can have a composition that exhibits properties that the optical element can satisfy, and can have good crystallinity,
The optical element exhibits satisfactory characteristics. Also, since the second semiconductor layer forming the electronic element is a polycrystalline thin film, the second semiconductor layer is formed by forming a semiconductor thin film made of Si on the first main surface of the semiconductor substrate. And
Next, the semiconductor thin film can be formed by polycrystallization. Therefore, even if the second semiconductor layer is made of a group III-V compound semiconductor crystal having a composition exhibiting characteristics that the optical element can satisfy, the semiconductor substrate is not limited by such a semiconductor substrate. In addition, the electronic element can be formed on the first main surface of the semiconductor substrate so that the electronic element can exhibit satisfactory characteristics, and thus the electronic element can exhibit satisfactory characteristics. As described above, according to the optoelectronic integrated circuit of the first aspect of the present invention, both the optical element and the electronic element exhibit satisfactory characteristics. Further, the optoelectronic integrated circuit according to the second invention of the present application has the same configuration as the optoelectronic integrated circuit according to the first invention of the present application except for the above-mentioned matters, and therefore detailed description is omitted. As in the case of the optoelectronic integrated circuit according to the first aspect, both the optical element and the electronic element exhibit satisfactory characteristics. Further, according to the optoelectronic integrated circuit according to the third invention of the present application, the configuration is the same as that of the optoelectronic integrated circuit according to the first invention of the present application except for the above-mentioned matters,
The third semiconductor layer used to form the optical element of
Since it corresponds to the first semiconductor layer used to form the first optical element, detailed description is omitted, but the second
According to the optoelectronic integrated circuit according to the second invention, the first
Each of the second optical element and the electronic element exhibits satisfactory characteristics. Further, according to the optoelectronic integrated circuit manufacturing method according to the fourth invention of the present application, the III-V compound semiconductor crystal constituting the first semiconductor layer is replaced with the III-V compound semiconductor crystal constituting the semiconductor substrate.
The first semiconductor layer can be easily formed on a semiconductor substrate with good crystallinity by having a composition having no or little, if any, lattice constant difference from the group V compound semiconductor crystal. In addition, at this time, by giving the III-V group compound semiconductor crystal constituting the semiconductor substrate and the first semiconductor substrate both compositions that exhibit characteristics that the optical element can satisfy, Since both the semiconductor substrate and the first semiconductor layer can easily have a composition exhibiting the properties that the optical element can satisfy, and can easily have good crystallinity, the optical element has satisfactory characteristics. Can easily be formed. Further, even if the second semiconductor layer is made of a group III-V compound semiconductor crystal having a composition exhibiting characteristics that the optical element can satisfy, the semiconductor substrate is not limited by such a semiconductor substrate. Since the electronic element can easily be formed on the first main surface of the semiconductor substrate as exhibiting satisfactory characteristics, the optical element can be easily formed as exhibiting satisfactory characteristics. I can do it. As described above, according to the optoelectronic integrated circuit manufacturing method according to the fourth aspect of the present invention, both the optical element and the electronic element can be easily formed as exhibiting satisfactory characteristics. The method for manufacturing an optoelectronic integrated circuit according to the fifth invention of the present application is the same as the method for manufacturing an optoelectronic integrated circuit according to the fourth invention of the present application except for the above-mentioned matters. As in the case of the optoelectronic integrated circuit according to the fourth aspect, both the optical element and the electronic element can be easily formed as exhibiting satisfactory characteristics. According to the method for manufacturing an optoelectronic integrated circuit according to the sixth invention of the present application, the manufacturing method is the same as the method for manufacturing the optoelectronic integrated circuit according to the fifth invention of the present application, except for the above-mentioned matters.
Since the second optical element and the third semiconductor layer correspond to the first optical element and the first semiconductor layer, respectively, the detailed description is omitted, but the method of manufacturing the optoelectronic integrated circuit according to the fifth invention of the present application is omitted. According to the case, both the first and second optical elements and the electronic element can be easily formed as exhibiting satisfactory characteristics.

【実施例１】 次に、第１図を伴って本願第１番目の発明による光電
子集積回路の実施例を述べよう。 第１図に示す本発明による光電子集積回路は、光素子
としての半導体レーザＬと、その半導体レーザＬを駆動
制御する電子素子としてのMIS形電界効果トランジスタ
Ｍとを有する光電子集積回路でなり、次に述べる構成を
有する。 すなわち、例えばｐ型を有し且つIII−Ｖ族化合物半
導体結晶としてのInP結晶でなるとともに、一方の主面1
a側において、ストライプ状に延長している（紙面と垂
直方向に）メサ状部1cを形成している半導体基板１を有
する。 また、半導体基板１の一方の主面1a上に形成され且つ
半導体基板１と共働して光素子としての半導体レーザＬ
を形成している第１の半導体層２を有する。 この半導体層２は、半導体基板１のメサ状部1c上にス
トライプ状に延長している積層体３を形成するように積
層されている、ｐ型を有し且つIII−Ｖ族化合物半導体
結晶としてのInP結晶でなる２μｍ厚のバッファ層とし
ての半導体層４と、ｐ型不純物及びｎ型不純物のいずれ
も意図的に導入させていないか導入させているとしても
わずかしか導入させていず且つIII−Ｖ族化合物半導体
結晶としてのInGaAsP系でなる１μｍ厚の活性層として
の半導体層５と、ｎ型を有し且つIII−Ｖ族化合物半導
体結晶としてのInP結晶でなる２μｍ厚のクラッド層と
しての半導体層６とを有するとともに、半導体基板１の
主面1a上に、メサ状部1cを挟んだ両位置において積層さ
れている、ｎ型を有し且つIII−Ｖ族化合物半導体結晶
としてInP結晶でなるとともに、上面を積層体３を構成
している半導体層４の側面内の高さ位置にしている埋込
み層としての半導体層7L及び7Rと、ｐ型を有し且つIII
−Ｖ族化合物半導体結晶としてのInP結晶でなるととも
に、上面を積層体３を構成している半導体層６の上面と
同じ高さ位置にしている埋込み層としての半導体層8L及
び8Rとを有する。なお、積層体３の良さ方向の両端面
は、ファブリペローの反射面を形成している。 また、半導体基板１の主面1a上に、埋込み層としての
半導体層8R上において形成され且つ電子素子としてのMI
S形電界効果トランジスタＭを形成している第２の半導
体層11を有する。 この半導体層11は、Siの多結晶化薄膜でなり、そし
て、その多結晶化薄膜上に、SiO2でなるゲート絶縁膜15
が、半導体層11を横切って半導体層8R上に延長するよう
に局部的に形成され、一方、そのゲート絶縁膜15上に、
ゲート電極16が、半導体層11を、ゲート絶縁膜15を介し
て横切って半導体層8R上に延長するように形成され、ま
た、半導体層11に、ゲート電極16を挟んだ両位置におい
て、ｎ型不純物またはｐ型不純物が高濃度に導入され
て、ドレイン領域13及びソース領域14が、それら間にチ
ャンネル領域12を残して、形成されている。 さらに、半導体層8L上から、半導体層６及び8R上を通
って、半導体層11に形成しているドレイン領域13上まで
延長し、半導体層６及びドレイン領域13に連結している
電極兼配線層17を有する。 また、半導体層11に形成しているソース領域14上に、
ソース電極層18が連結して形成されている。 さらに、半導体基板１の主面1aと対向している主面1b
上に、電極層19が連結して形成されている。 以上が、本願第１番目の発明による光電子集積回路の
実施例の構成である。 このような構成を有する本願第１番目の発明による光
電子集積回路において、半導体基板１と、半導体層４〜
６、7L、7R、8L、8Rとからなる第１の半導体層２とは、
電極層19及び電極兼配線層17とを含んで、光素子として
の半導体レーザＬを構成していることは明らかである。 また、チャンネル領域12、ドレイン領域13及びソース
領域14を形成している第２の半導体層11は、ゲート絶縁
膜15と、ゲート電極16と、ドレイン電極層18と、電極兼
配線層17とを含んで、電子素子としてのMIS形電界効果
トランジスタＭを構成していることは明らかである。 さらに、光素子としての半導体レーザＬの負極側であ
るクラッド層としての半導体層６と、電子素子としての
MIS形電界効果トランジスタＭのドレイン領域13とが、
電極兼配線層17を介して接続されているので、電極層19
及び18間に、電極層18側を正極性とする電源を接続すれ
ば、その電源に、第２図に示すように、半導体レーザＬ
が、MIS形電界効果トランジスタＭを介して接続されて
いる構成が得られるので、電極層16及び18間に、制御信
号を、所要の極性と値とで供給することによって、MIS
形電界効果トランジスタＭをオン・オフ制御させること
ができ、そして、それに応じて、半導体レーザＬに、電
源から駆動電流を間断して流すことができ、よって、半
導体レーザＬから、レーザ光を、制御信号に応じて間断
して外部に発射させることができる。 従って、第１図に示す本願第１番目の発明による光電
子集積回路によれば、半導体レーザＬと、それを駆動制
御するMIS形電界効果トランジスタＭとを有する光電子
集積回路としての機能を呈する。 ところで、第１図に示す本願第１番目の発明による光
電子集積回路によれば、半導体基板１と、その半導体基
板１上に形成された第１及び第２の半導体層２及び11と
を有し、そして、半導体基板１と第１の半導体層２とを
用いて光素子としての半導体レーザＬが形成され、ま
た、第２の半導体層11を用いて電子素子としてのMIS形
電界効果トランジスタＭが形成されている構成を有する
ので、前述した従来の光電子集積回路の場合と同様に、
光素子を半導体レーザとし、また、電子素子をその半導
体レーザを駆動制御するMIS形電界効果トランジスタと
した光電子集積回路の構成を、容易に得ることができ
る。 しかしながら、第１図に示す本願第１番目の発明によ
る光電子集積回路によれば、光素子としての半導体レー
ザＬを形成している半導体層２を構成している半導体層
４、６、7L、8L、7R、8Rが、同じく光素子としての半導
体レーザＬを構成している半導体基板１と同じIII−Ｖ
族化合物半導体結晶のInP結晶でなり、また、半導体層
２を構成している半導体層５が、半導体基板１のInP結
晶でなるIII−Ｖ族化合物半導体結晶とは異なるInGaAsP
系結晶でなるIII−Ｖ族化合物半導体結晶であるが、そ
のInGaAsP結晶でなるIII−Ｖ族化合物半導体結晶に、半
導体基板１のInP結晶でなるIII−Ｖ族化合物半導体結晶
との間で格子定数の差をわずかしか有しない組成を有せ
しめることができるので、半導体層２が半導体基板１上
に結晶性良く形成されている。 また、このとき、半導体基板１及び半導体層２が、光
素子としての半導体レーザＬが満足し得る特性を発揮す
る組成を有している。 このことから、第１図に示す本願第１番目の発明によ
る光電子集積回路によれば、光素子としての半導体レー
ザＬが、満足し得る特性を発揮する。 また、電子素子としてのMIS形電界効果トランジスタ
Ｍを形成している半導体層11が、Siの多結晶化薄膜でな
るので、その半導体層11を、半導体基板１の主面1a上
に、Siでなる半導体薄膜を、半導体層7R及び8Rを介して
形成し、次で、その半導体薄膜を多結晶化することによ
って形成することができる。このため、半導体層11を、
半導体基板１が、光素子としての半導体レーザＬが満足
し得る特性を発揮する組成を有するInP結晶でなるIII−
Ｖ族化合物半導体結晶でなるとしても、そのような半導
体基板１によって制限を受けることなしに、電子素子と
してのMIS形電界効果トランジスタＭが満足し得る特性
を発揮する薄膜として、半導体基板１の主面1a上に、半
導体層7R及び8Rを介して、容易に形成することができる
ので、半導体層11が、半導体基板１上に、電子素子とし
てのMIS形電界効果トランジスタＭが、満足し得る特性
を発揮する薄膜として、良好に形成されている。 このことから、第１図に示す本願第１番目の発明によ
る光電子集積回路によれば、電子素子としてのMIS形電
界効果トランジスタＭが、満足し得る特性を発揮する。 以上のことから、第１図に示す本願第１番目の発明に
よる光電子集積回路によれば、光素子としての半導体レ
ーザＬ及び電子素子としてのMIS形電界効果トランジス
タＭのいずれも、満足し得る特性を発揮する。Embodiment 1 Next, an embodiment of an optoelectronic integrated circuit according to the first invention of the present application will be described with reference to FIG. The optoelectronic integrated circuit according to the present invention shown in FIG. 1 is an optoelectronic integrated circuit having a semiconductor laser L as an optical element and an MIS field-effect transistor M as an electronic element for driving and controlling the semiconductor laser L. The configuration described in (1). That is, for example, an InP crystal having a p-type and being a III-V compound semiconductor crystal and having one main surface 1
On the a side, the semiconductor substrate 1 has a mesa-shaped portion 1c extending in a stripe shape (in a direction perpendicular to the paper surface). A semiconductor laser L is formed on one main surface 1a of the semiconductor substrate 1 and cooperates with the semiconductor substrate 1 as an optical element.
Is formed. The semiconductor layer 2 is a p-type and group III-V compound semiconductor crystal which is stacked on the mesa-shaped portion 1c of the semiconductor substrate 1 to form a stacked body 3 extending in a stripe shape. The semiconductor layer 4 as a buffer layer having a thickness of 2 .mu.m made of InP crystal, and the p-type impurity and the n-type impurity are not intentionally introduced, or are introduced only slightly, if at all. A semiconductor layer 5 as an active layer of 1 μm thick made of InGaAsP as a Group V compound semiconductor crystal, and a semiconductor as a clad layer of 2 μm thick made of InP crystal as an n-type and III-V compound semiconductor crystal And n-type and III-V compound semiconductor crystal, which is stacked on the main surface 1a of the semiconductor substrate 1 at both positions sandwiching the mesa-shaped portion 1c. Together with the top surface Semiconductor layers 7L and 7R as buried layers at a height position in the side surface of the semiconductor layer 4 constituting the body 3, a p-type semiconductor layer III
It has semiconductor layers 8L and 8R as buried layers which are made of InP crystal as a group V compound semiconductor crystal and whose upper surface is at the same height as the upper surface of the semiconductor layer 6 constituting the stacked body 3. In addition, both end surfaces in the good direction of the laminated body 3 form a reflective surface of Fabry-Perot. In addition, on the main surface 1a of the semiconductor substrate 1, MI formed as an electronic element on the semiconductor layer 8R as an embedded layer.
It has a second semiconductor layer 11 forming an S-type field effect transistor M. The semiconductor layer 11 is a polycrystalline thin film of Si, and a gate insulating film 15 of SiO 2 is formed on the polycrystalline thin film.
Is locally formed so as to extend on the semiconductor layer 8R across the semiconductor layer 11, while on the gate insulating film 15,
A gate electrode 16 is formed so as to extend over the semiconductor layer 8R across the semiconductor layer 11 with the gate insulating film 15 interposed therebetween, and the n-type is formed on the semiconductor layer 11 at both positions with the gate electrode 16 interposed therebetween. Impurities or p-type impurities are introduced at a high concentration, and a drain region 13 and a source region 14 are formed leaving a channel region 12 therebetween. Further, an electrode / wiring layer extending from over the semiconductor layer 8L, over the semiconductor layers 6 and 8R, over the drain region 13 formed in the semiconductor layer 11, and connected to the semiconductor layer 6 and the drain region 13 Has 17. Further, on the source region 14 formed in the semiconductor layer 11,
The source electrode layers 18 are connected to each other. Further, a main surface 1b facing the main surface 1a of the semiconductor substrate 1
The electrode layer 19 is formed on the upper side. The above is the configuration of the embodiment of the optoelectronic integrated circuit according to the first invention of the present application. In the optoelectronic integrated circuit according to the first aspect of the present invention having such a configuration, the semiconductor substrate 1 and the semiconductor layers 4 to
The first semiconductor layer 2 composed of 6, 7L, 7R, 8L, and 8R is:
It is apparent that the semiconductor laser L as an optical element is constituted by including the electrode layer 19 and the electrode / wiring layer 17. The second semiconductor layer 11 forming the channel region 12, the drain region 13, and the source region 14 includes a gate insulating film 15, a gate electrode 16, a drain electrode layer 18, and an electrode / wiring layer 17. It is apparent that the MIS field-effect transistor M as an electronic element is included. Further, a semiconductor layer 6 as a cladding layer on the negative electrode side of the semiconductor laser L as an optical element and a semiconductor layer 6 as an electronic element
The drain region 13 of the MIS field effect transistor M
Since they are connected via the electrode / wiring layer 17, the electrode layer 19
A power supply having a positive polarity on the electrode layer 18 side is connected between the semiconductor laser L and the semiconductor laser L as shown in FIG.
Is obtained through the MIS field-effect transistor M, so that a control signal is supplied between the electrode layers 16 and 18 with a required polarity and value, thereby obtaining the MIS.
The on / off control of the field-effect transistor M can be performed, and accordingly, the drive current can be intermittently supplied from the power supply to the semiconductor laser L, so that the laser light is It can be fired to the outside intermittently in response to a control signal. Therefore, the optoelectronic integrated circuit according to the first aspect of the present invention shown in FIG. 1 has a function as an optoelectronic integrated circuit having the semiconductor laser L and the MIS field effect transistor M for driving and controlling the semiconductor laser L. Meanwhile, the optoelectronic integrated circuit according to the first invention of the present application shown in FIG. 1 has a semiconductor substrate 1 and first and second semiconductor layers 2 and 11 formed on the semiconductor substrate 1. A semiconductor laser L as an optical element is formed using the semiconductor substrate 1 and the first semiconductor layer 2, and an MIS field-effect transistor M as an electronic element is formed using the second semiconductor layer 11. Since it has a configuration that is formed, similar to the case of the above-described conventional optoelectronic integrated circuit,
It is possible to easily obtain a configuration of an optoelectronic integrated circuit in which the optical element is a semiconductor laser and the electronic element is an MIS field-effect transistor for driving and controlling the semiconductor laser. However, according to the optoelectronic integrated circuit according to the first invention of the present application shown in FIG. 1, the semiconductor layers 4, 6, 7L, 8L constituting the semiconductor layer 2 forming the semiconductor laser L as an optical element , 7R and 8R are the same III-V as the semiconductor substrate 1 which also constitutes the semiconductor laser L as an optical element.
The semiconductor layer 5 comprising the InP crystal of the group III compound semiconductor crystal, and the semiconductor layer 5 constituting the semiconductor layer 2 is different from the III-V compound semiconductor crystal of the semiconductor substrate 1 comprising the InP crystal.
A group III-V compound semiconductor crystal composed of a system crystal, and a lattice constant between the group III-V compound semiconductor crystal composed of InGaAsP crystal and the group III-V compound semiconductor crystal composed of InP crystal of the semiconductor substrate 1. The semiconductor layer 2 is formed on the semiconductor substrate 1 with good crystallinity because it can have a composition having only a small difference between the two. Further, at this time, the semiconductor substrate 1 and the semiconductor layer 2 have a composition exhibiting characteristics that can be satisfied by the semiconductor laser L as an optical element. Thus, according to the optoelectronic integrated circuit according to the first aspect of the present invention shown in FIG. 1, the semiconductor laser L as an optical element exhibits satisfactory characteristics. Further, since the semiconductor layer 11 forming the MIS type field effect transistor M as an electronic element is a polycrystalline thin film of Si, the semiconductor layer 11 is formed on the main surface 1a of the semiconductor substrate 1 by Si. The semiconductor thin film can be formed by forming the semiconductor thin film via the semiconductor layers 7R and 8R, and then polycrystallizing the semiconductor thin film. For this reason, the semiconductor layer 11
The semiconductor substrate 1 is made of an InP crystal having a composition exhibiting characteristics that can be satisfied by the semiconductor laser L as an optical element.
Even if the semiconductor substrate 1 is made of a group V compound semiconductor crystal, the MIS field-effect transistor M as an electronic element can be used as a thin film having satisfactory characteristics without being limited by the semiconductor substrate 1. Since the semiconductor layer 11 can be easily formed on the surface 1a via the semiconductor layers 7R and 8R, the semiconductor layer 11 is formed on the semiconductor substrate 1 so that the MIS type field effect transistor M as an electronic element has satisfactory characteristics. Satisfactorily formed as a thin film exhibiting Thus, according to the optoelectronic integrated circuit according to the first aspect of the present invention shown in FIG. 1, the MIS field effect transistor M as an electronic element exhibits satisfactory characteristics. From the above, according to the optoelectronic integrated circuit according to the first aspect of the present invention shown in FIG. 1, both the semiconductor laser L as the optical element and the MIS field-effect transistor M as the electronic element have satisfactory characteristics. Demonstrate.

【実施例２】 次に、第３図を伴って本願第２番目の発明による光電
子集積回路の実施例を述べよう。 第３図において、第１図との対応部分には同一符号を
付し、詳細説明を省略する。 第３図に示す本発明による光電子集積回路は、次の事
項を除いて、第１図で上述した従来の光電子集積回路と
同様の構成を有する。 すなわち、光素子としての半導体レーザＬを形成して
いる半導体層２と、電子素子としてのMIS形電界効果ト
ランジスタＭを形成している半導体層11とが、ともに、
半導体基板１の主面1a上に形成されている第１図に示す
構成に代え、それら半導体層２及び11が、半導体基板１
の相対向している主面1a及び1b上にそれぞれ形成されて
いる。 ただし、本例の場合、半導体基板１は、その主面1a側
においてメサ状部1cを有さず、積層体３を構成している
半導体層４がメサ状部を形成し、また、積層体３が、半
導体層４〜６の外、半導体層６上に形成され且つInP結
晶でなるキャップ層としてのｐ型半導体層９を有してい
る。 また、第１図に示す構成に有していた電極兼配線層17
が省略され、しかしながら、半導体基板１に、その主面
1b側において、局部的に凹所を19が形成され、その凹所
19内に、例えばSiO2でなる層間絶縁膜としての絶縁膜20
が埋設され、そして、半導体層11が、そのドレイン領域
13の端部を、半導体基板１の主面1bの凹所19を形成して
いない領域に直接的に連結し、他部を絶縁膜20上に延長
して形成され、また、ドレイン領域13上にドレイン用電
極17′が付されている。 さらに、半導体層２を構成している半導体層９、及び
半導体層8L及び8R上に連続延長している電極層21を有す
る。 なお、第３図においては、光電子集積回路が、例えば
ダイヤモンドでなる導電性を有するヒートシンク22上
に、それに電極層21を連結して搭載され、一方、ヒート
シンク22が、例えば銅でなる導電性放熱体23上に半田融
着されている。 以上が、本願第２番目の発明による光電子集積回路の
実施例の構成である。 このような構成を有する光電子集積回路によれば、上
述した事項を除いて、第１図で上述した本願第１番目の
発明による光電子集積回路と同様の構成を有し、そし
て、電極層18及び21間でみて、第１図で上述した本願第
１番目の発明による光電子集積回路の場合と同様に且つ
第２図で上述したと同様に、光素子としての半導体レー
ザＬが、電子素子としてのMIS形電界効果トランジスタ
Ｍを介して接続されている構成を有することが明らかで
あるので、詳細説明は省略するが、第１図で上述した本
願第１番目の発明による光電子集積回路の場合と同様の
作用効果が得られる。Second Embodiment Next, an embodiment of an optoelectronic integrated circuit according to the second invention of the present application will be described with reference to FIG. 3, parts corresponding to those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted. The optoelectronic integrated circuit according to the present invention shown in FIG. 3 has the same configuration as the conventional optoelectronic integrated circuit described above with reference to FIG. 1, except for the following. That is, the semiconductor layer 2 forming the semiconductor laser L as an optical element and the semiconductor layer 11 forming the MIS field-effect transistor M as an electronic element are both
Instead of the configuration shown in FIG. 1 formed on the main surface 1a of the semiconductor substrate 1, the semiconductor layers 2 and 11
Are formed on the opposing main surfaces 1a and 1b, respectively. However, in the case of this example, the semiconductor substrate 1 does not have the mesa-like portion 1c on the main surface 1a side, and the semiconductor layer 4 forming the laminate 3 forms the mesa-like portion. 3 has a p-type semiconductor layer 9 as a cap layer formed on the semiconductor layer 6 and made of InP crystal, in addition to the semiconductor layers 4 to 6. In addition, the electrode / wiring layer 17 provided in the configuration shown in FIG.
Are omitted, however, the semiconductor substrate 1 has its main surface
On the 1b side, a recess 19 is formed locally, and the recess 19 is formed.
19, an insulating film 20 as an interlayer insulating film made of, for example, SiO 2
Is buried, and the semiconductor layer 11 is
13 is directly connected to a region of the main surface 1b of the semiconductor substrate 1 where the recess 19 is not formed, and the other portion is formed to extend on the insulating film 20; Is provided with a drain electrode 17 '. Further, the semiconductor device has a semiconductor layer 9 constituting the semiconductor layer 2 and an electrode layer 21 extending continuously on the semiconductor layers 8L and 8R. In FIG. 3, the optoelectronic integrated circuit is mounted on a conductive heat sink 22 made of, for example, diamond, with the electrode layer 21 connected thereto, while the heat sink 22 is made of a conductive heat sink made of, for example, copper. The body 23 is solder-fused. The above is the configuration of the embodiment of the optoelectronic integrated circuit according to the second invention of the present application. The optoelectronic integrated circuit having such a configuration has the same configuration as the optoelectronic integrated circuit according to the first invention of the present application described above with reference to FIG. As seen from FIG. 21, the semiconductor laser L as the optical element is replaced with the semiconductor laser L as the electronic element in the same manner as in the optoelectronic integrated circuit according to the first invention of the present application described above with reference to FIG. It is clear that the structure is connected via the MIS type field effect transistor M, so the detailed description is omitted, but the same as in the case of the optoelectronic integrated circuit according to the first invention of the present application described above with reference to FIG. The operation and effect of the invention can be obtained.

【実施例３】 次に、第４図を伴って本願第３番目の発明による光電
子集積回路の実施例を述べよう。 第４図において、第３図との対応部分には同一符号を
付し、詳細説明を省略する。 第４図に示す本願第３番目の発明による光電子集積回
路は、光素子としての半導体レーザＬと、その半導体レ
ーザＬを駆動制御する電子素子としてのMIS形電界効果
トランジスタＭとを有する外、光素子としてのフォトダ
イオードＤを有する光電子集積回路でなり、次の事項を
除いて、第３図に示す本願第２番目の発明による光電子
集積回路と同様の構成を有する。 すなわち、半導体層２上の電極層21が省略され、半導
体層２を構成している半導体層９、8L及び8Rが直接的に
ヒートシンク22に連結されている。 また、半導体基板１に設けた凹所19が省略され、そし
て、半導体層11が、その全域に亘って、半導体基板１の
主面1b上に、絶縁膜20を介して形成されている。 さらに、ドレイン電極層17′が、半導体基板１の主面
1b上に延長して、それと連結している。 また、半導体基板１の主面1b上に、光素子としてのフ
ォトダイオードＤを形成している第３の半導体層41が形
成されている。 この半導体層41は、ｐ型を有し且つInP結晶でなる分
離層としての半導体層43と、ｎ型を有し且つInP結晶で
なるバッファ層としての半導体層42と、n-型を有し且つ
InGaAs系結晶でなる活性層としての半導体層44と、n-型
を有し且つInGaAsP系結晶でなる窓層としての半導体層4
5とがそれらの順に積層され、そして、その積層体45内
に、半導体層45側からｐ型不純物の導入によって形成さ
れた領域46が形成されている構成を有する。 また、半導体層45上に、バッシベーション層としての
絶縁層47が形成され、その絶縁層47上に、その絶縁層47
に予め穿設している窓を通じて領域46に連結している環
状電極48が連結されている。 さらに、半導体層42の上面が外部に露呈され、その露
呈部上に、電極層49が連結して形成されている。 以上が、本願第３番目の発明による光電子集積回路の
実施例の構成である。 このような構成を有する光電子集積回路によれば、上
述した事項を除いて、第３図で上述した本願第２番目の
発明による光電子集積回路とと同様の構成を有し、そし
て、電極層18とヒートシンク22との間でみて、第１図で
上述した本願第１番目の発明による光電子集積回路の場
合と同様に且つ第２図で上述したと同様に、光素子とし
ての半導体レーザＬが、電子素子としてのMIS形電界効
果トランジスタＭを介して接続されている構成を有し、
また、第３の半導体層41が、電極層48及び49とともに用
いて、光素子としてのフォトダイオードＤを構成してい
ることは明らかであり、また、フォトダイオードＤを形
成している第３の半導体層41が、半導体レーザＬを形成
している第１の半導体層２に対応しているので、詳細説
明は省略するが、第１図で上述した本願第１番目の発明
による光電子集積回路の場合と同様の作用効果が得られ
る。Third Embodiment Next, an embodiment of an optoelectronic integrated circuit according to the third invention of the present application will be described with reference to FIG. 4, parts corresponding to those in FIG. 3 are denoted by the same reference numerals, and detailed description thereof will be omitted. The optoelectronic integrated circuit according to the third aspect of the present invention shown in FIG. 4 includes a semiconductor laser L as an optical element and an MIS field-effect transistor M as an electronic element for driving and controlling the semiconductor laser L. It is an optoelectronic integrated circuit having a photodiode D as an element, and has the same configuration as the optoelectronic integrated circuit according to the second invention shown in FIG. 3 except for the following. That is, the electrode layer 21 on the semiconductor layer 2 is omitted, and the semiconductor layers 9, 8L and 8R constituting the semiconductor layer 2 are directly connected to the heat sink 22. Further, the recess 19 provided in the semiconductor substrate 1 is omitted, and the semiconductor layer 11 is formed over the entire main surface 1b of the semiconductor substrate 1 via the insulating film 20. Further, the drain electrode layer 17 ′ is formed on the main surface of the semiconductor substrate 1.
Extends above 1b and is connected to it. Further, on the main surface 1b of the semiconductor substrate 1, a third semiconductor layer 41 forming a photodiode D as an optical element is formed. The semiconductor layer 41 has a p-type and a semiconductor layer 43 as a separation layer made of InP crystal, an n-type and a semiconductor layer 42 as a buffer layer made of InP crystal, and an n − type. and
A semiconductor layer 44 as an active layer made of InGaAs-based crystal and a semiconductor layer 4 as a window layer made of n - type and InGaAsP-based crystal
5 are stacked in that order, and a region 46 formed by introducing a p-type impurity from the semiconductor layer 45 side is formed in the stacked body 45. Further, an insulating layer 47 as a passivation layer is formed on the semiconductor layer 45, and the insulating layer 47 is formed on the insulating layer 47.
An annular electrode 48, which is connected to the region 46 through a pre-drilled window, is connected. Further, the upper surface of the semiconductor layer 42 is exposed to the outside, and the electrode layer 49 is formed on the exposed portion so as to be connected. The above is the configuration of the embodiment of the optoelectronic integrated circuit according to the third invention of the present application. The optoelectronic integrated circuit having such a configuration has the same configuration as the optoelectronic integrated circuit according to the second invention of the present application described above with reference to FIG. When viewed between the heat sink 22 and the semiconductor laser L as an optical element, as in the case of the optoelectronic integrated circuit according to the first invention of the present application described above with reference to FIG. Having a configuration connected via an MIS field effect transistor M as an electronic element,
Further, it is clear that the third semiconductor layer 41 is used together with the electrode layers 48 and 49 to constitute the photodiode D as an optical element, and the third semiconductor layer 41 forming the photodiode D Since the semiconductor layer 41 corresponds to the first semiconductor layer 2 forming the semiconductor laser L, the detailed description is omitted, but the semiconductor integrated circuit according to the first embodiment of the present invention described above with reference to FIG. The same operation and effect as in the case can be obtained.

【実施例４】 次に、第５図Ａ〜Ｋを伴って本願第４番目の発明によ
る光電子集積回路の製法の実施例を、第１図で上述した
本願第１番目の発明による光電子集積回路の実施例の製
法の実施例で述べよう。 第５図Ａ〜Ｋにおいて、第１図との対応部分には同一
符号を付して、詳細説明を省略する。 第５図Ａ〜Ｋに示す本願第４番目の発明による光電子
集積回路は、次に述べる順次の工程をとって、第１図で
上述した本願第１番目の発明による光電子集積回路の実
施例を製造する。 すなわち、第１図で上述したと同様の相対向している
主面1a及び1bを有する半導体基板１を用意する（第５図
Ａ）。 そして、その半導体基板１の主面1a上に、爾後第１図
で上述したと同様の半導体層２を構成し且つ積層体３を
構成している半導体層４、５及び６になる半導体層
４′、５′及び６′を、それらの順に、例えば液相エピ
タキシャル成長法によって形成し、それら半導体層
４′、５′及び６′からなる積層体３′を得る（第５図
Ｂ）。 次に、積層体３′に対するエッチング処理を、半導体
基板１に達する深さに行うことによって、半導体基板１
に第１図で上述したと同様のメサ状部1cを形成するとと
もに、積層体３′から、第１図で上述したと同様の半導
体層４、５及び６からなる積層体３を形成する（第５図
Ｃ）。 次に、半導体基板１の主面1a上に、積層体３を挟んだ
両位置において、第１図で上述したと同様の半導体層7L
及び7Rと、半導体層8L及び8Rとを、順次例えば液相エピ
タキシャル成長法によって形成する（第５図Ｄ）。 次に、積層体３及び半導体層8L及び8R上に、爾後第１
図で上述したと同様の半導体層11になるSiでなり且つア
モルファス状または微結晶状でなる半導体薄膜11′を、
スパッタリング法、気相成長法、プラズマ気相成長法な
どによって、連続延長して形成する（第５図Ｅ）。 次に、半導体薄膜11′に対し、レーザ光または電子ビ
ームを照射させることによって、半導体薄膜11′から、
その結晶化されている多結晶化薄膜11″を形成する（第
５図Ｆ）。 次に、多結晶化薄膜11″に対するエッチング処理によ
って、その多結晶化薄膜11″から、第１図で上述したと
同様の多結晶化薄膜でなる半導体層11を形成する（第５
図Ｇ）。 次に、半導体層11上に、それを横切って半導体層8R上
に延長している、第１図で上述したと同様のゲート絶縁
膜15を、堆積処理、続くエッチング処理によって形成す
る（第５図Ｈ）。 次に、ゲート絶縁膜15上に、それを介して多結晶化薄
膜11を横切って半導体層8R上に延長している、第１図で
上述したと同様のゲート電極16を、堆積処理、続くエッ
チング処理によって形成する（第５図Ｉ）。 次に、半導体層11に対するゲート電極16をマスクとす
るｐ型不純物またはｎ型不純物の導入処理、続く熱アニ
ーリング処理によって、半導体層11に、第１図で上述し
たと同様のドレイン領域13及びソース領域14を、それら
間にチャンネル領域12を残して、形成する（第５図
Ｊ）。 次に、半導体層６と半導体層11のドレイン領域13との
間に延長している、第１図で上述したと同様の電極兼配
線層17を形成するとともに、半導体層11のソース領域14
に連結しているドレイン電極層18を形成し、また半導体
基板１の主面1b上に、第１図で上述したと同様の電極層
19を形成し、次で、必要に応じ、熱アニーリング処理を
施す。 以上が、本願第４番目の発明による光電子集積回路の
製法の実施例である。 このような本願第４番目の発明による光電子集積回路
の製法によれば、上述したところから明らかなように、
第１図で上述した本願第１番目の発明による光電子集積
回路を容易に製造することができる。 また、第５図Ａ〜Ｋに示す本願第４番目の発明による
光電子集積回路の製法によれば、光素子としての半導体
レーザＬを形成する半導体層２を構成している半導体層
４、６、7L、8L、7R、8Rが、同じく光素子としての半導
体レーザＬを形成する半導体基板１と同じIII−Ｖ族化
合物半導体結晶のInP結晶でなり、また、半導体層２を
構成している半導体層５が、半導体基板１のInP結晶で
なるIII−Ｖ族化合物半導体結晶とは異なるInGaAsP系結
晶でなるIII−Ｖ族化合物半導体結晶であるが、そのInG
aAsP結晶でなるIII−Ｖ族化合物半導体結晶に、半導体
基板１のInP結晶でなるIII−Ｖ族化合物半導体結晶との
間で格子定数の差をわずかしか有しない組成を有せしめ
ることができるので、半導体層２を半導体基板１上に結
晶性良く形成し得る。 また、このとき、半導体基板１及び半導体層２が、光
素子としての半導体レーザＬが満足し得る特性を発揮す
る組成を有していることから、光素子としての半導体レ
ーザＬを、満足し得る特性を発揮するものとして、容易
に形成し得る。 また、電子素子としてのMIS形電界効果トランジスタ
Ｍを形成する半導体層11をSiの多結晶化薄膜でなるもの
として形成するので、その半導体層11を、半導体基板１
が、光素子としての半導体レーザＬが満足し得る特性を
発揮する組成を有するInPでなるIII−Ｖ族化合物半導体
結晶でなるとしても、そのような半導体基板１によって
制限を受けることなしに、電子素子としてのMIS形電界
効果トランジスタＭが満足し得る特性を発揮する薄膜と
して、半導体基板１の主面1a上に、半導体層7R及び8Rを
介して、容易に形成することができるので、電子素子と
してのMIS形電界効果トランジスタＭを、満足し得る特
性を発揮するものとして、容易に形成し得る。 以上のことから、第５図Ａ〜Ｋに示す本願第４番目の
発明による光電子集積回路の製法によれば、光素子とし
ての半導体レーザＬ及び電子素子としてのMIS形電界効
果トランジスタＭのいずれも、満足し得る特性を発揮す
るものとして、容易に形成し得る。Embodiment 4 Next, an embodiment of a method for manufacturing an optoelectronic integrated circuit according to the fourth invention of the present application will be described with reference to FIGS. 5A to 5K, and an optoelectronic integrated circuit according to the first invention of the present application described above with reference to FIG. An example of the manufacturing method of the embodiment will be described. 5A to 5K, parts corresponding to those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted. The optoelectronic integrated circuit according to the fourth invention of the present application shown in FIGS. 5A to 5K takes the following sequential steps to implement the embodiment of the optoelectronic integrated circuit according to the first invention of the present application described above with reference to FIG. To manufacture. That is, a semiconductor substrate 1 having main surfaces 1a and 1b facing each other as described above with reference to FIG. 1 is prepared (FIG. 5A). Then, on the main surface 1a of the semiconductor substrate 1, the semiconductor layers 4, 5 and 6 which subsequently constitute the semiconductor layer 2 similar to that described above with reference to FIG. , 5 'and 6' are formed in that order, for example, by a liquid phase epitaxial growth method to obtain a laminate 3 'comprising the semiconductor layers 4', 5 'and 6' (FIG. 5B). Next, by performing an etching process on the stacked body 3 ′ to a depth reaching the semiconductor substrate 1, the semiconductor substrate 1 is etched.
First, a mesa-shaped portion 1c similar to that described above with reference to FIG. 1 is formed, and a laminate 3 including the semiconductor layers 4, 5, and 6 similar to that described above with reference to FIG. (Fig. 5C). Next, a semiconductor layer 7L similar to that described above with reference to FIG.
And 7R and the semiconductor layers 8L and 8R are sequentially formed by, for example, a liquid phase epitaxial growth method (FIG. 5D). Next, on the stacked body 3 and the semiconductor layers 8L and 8R, the first
A semiconductor thin film 11 ′ made of Si which becomes the same semiconductor layer 11 as described above in FIG.
It is formed to be continuously extended by a sputtering method, a vapor deposition method, a plasma vapor deposition method or the like (FIG. 5E). Next, by irradiating the semiconductor thin film 11 'with a laser beam or an electron beam, the semiconductor thin film 11'
The crystallized polycrystalline thin film 11 ″ is formed (FIG. 5F). Next, the polycrystalline thin film 11 ″ is etched from the polycrystalline thin film 11 ″ by the etching process described above with reference to FIG. The semiconductor layer 11 made of the same polycrystalline thin film as that described above is formed (fifth step).
Figure G). Next, on the semiconductor layer 11, a gate insulating film 15 similar to that described above with reference to FIG. 1 and extending across the semiconductor layer 8R is formed by a deposition process and a subsequent etching process (fifth process). (Figure H). Next, on the gate insulating film 15, a gate electrode 16 similar to that described above with reference to FIG. 1 and extending over the semiconductor layer 8 R across the polycrystalline thin film 11 through the deposition process, It is formed by an etching process (FIG. 5I). Next, a p-type impurity or an n-type impurity is introduced into the semiconductor layer 11 using the gate electrode 16 as a mask, followed by thermal annealing, so that the same drain region 13 and source Regions 14 are formed, leaving the channel region 12 between them (FIG. 5J). Next, an electrode / wiring layer 17 similar to that described above with reference to FIG. 1 is formed extending between the semiconductor layer 6 and the drain region 13 of the semiconductor layer 11, and the source region 14 of the semiconductor layer 11 is formed.
A drain electrode layer 18 is formed on the main surface 1b of the semiconductor substrate 1, and the same electrode layer as described above with reference to FIG.
19 is formed, and then a thermal annealing treatment is performed if necessary. The above is the embodiment of the method for manufacturing the optoelectronic integrated circuit according to the fourth invention of the present application. According to such a method for manufacturing an optoelectronic integrated circuit according to the fourth invention of the present application, as apparent from the above description,
The optoelectronic integrated circuit according to the first aspect of the present invention described above with reference to FIG. 1 can be easily manufactured. According to the method for manufacturing an optoelectronic integrated circuit according to the fourth aspect of the present invention shown in FIGS. 5A to 5K, the semiconductor layers 4 and 6 constituting the semiconductor layer 2 forming the semiconductor laser L as an optical element are formed. 7L, 8L, 7R and 8R are made of the same III-V compound semiconductor crystal InP crystal as the semiconductor substrate 1 forming the semiconductor laser L also as an optical element, and the semiconductor layer constituting the semiconductor layer 2 is formed. 5 is a group III-V compound semiconductor crystal made of an InGaAsP-based crystal different from the group III-V compound semiconductor crystal made of an InP crystal of the semiconductor substrate 1;
Since a group III-V compound semiconductor crystal made of aAsP crystal can have a composition having only a small difference in lattice constant from a group III-V compound semiconductor crystal made of InP crystal of the semiconductor substrate 1, The semiconductor layer 2 can be formed on the semiconductor substrate 1 with good crystallinity. At this time, since the semiconductor substrate 1 and the semiconductor layer 2 have a composition exhibiting characteristics that can be satisfied by the semiconductor laser L as an optical element, the semiconductor laser L as an optical element can be satisfied. It can be easily formed as a material exhibiting characteristics. Further, since the semiconductor layer 11 forming the MIS field effect transistor M as an electronic element is formed as a polycrystalline thin film of Si, the semiconductor layer 11 is formed on the semiconductor substrate 1.
However, even if the semiconductor laser L as an optical device is made of a III-V group compound semiconductor crystal made of InP having a composition exhibiting satisfactory characteristics, the electron is not restricted by such a semiconductor substrate 1, Since the MIS type field effect transistor M as a device can easily be formed on the main surface 1a of the semiconductor substrate 1 via the semiconductor layers 7R and 8R as a thin film exhibiting satisfactory characteristics. MIS type field effect transistor M can be easily formed so as to exhibit satisfactory characteristics. From the above, according to the method for manufacturing an optoelectronic integrated circuit according to the fourth invention of the present application shown in FIGS. 5A to 5K, both the semiconductor laser L as an optical element and the MIS field-effect transistor M as an electronic element can be used. It can be easily formed as exhibiting satisfactory characteristics.

【実施例５】 次に、第６図Ａ〜Ｎを伴って本願第５番目の発明によ
る光電子集積回路の製法の実施例を、第３図で上述した
本願第２番目の発明による光電子集積回路の実施例の製
法の実施例で述べよう。 第６図Ａ〜Ｎにおいて、第３図及び第５図Ａ〜Ｋとの
対応部分には同一符号を付して詳細説明を省略する。 第６図Ａ〜Ｎに示す本願第５番目の発明による光集積
回路の製法は、第５図で上述した本願第５番目の発明に
よる光電子集積回路の製法の場合と同様の半導体基板１
を用意する（第６図Ａ）。 そして、その半導体基板１上に、第５図で上述した本
願第５番目の発明による光電子集積回路の製法の場合に
準じて、半導体層４′、５′、６′及び９′からなる積
層体３′を同様に形成する（第６図Ｂ）。 次に、積層体３′に対するエッチング処理によって第
３図で上述した本願第２番目の発明による光電子集積回
路の場合と同様の積層体３を形成する（第５図Ｃ）。 次に、第３図で上述した本願第２番目の発明による光
電子集積回路の場合と同様の半導体層7L、7R、8L及び8R
を形成する（第５図Ｄ）。 次に、第３図で上述した本願第２番目の発明による光
電子集積回路の場合と同様の凹所19を形成する（第５図
Ｅ）。 次に、第３図で上述した本願第２番目の発明による光
電子集積回路の場合と同様の絶縁膜20を形成する（第５
図Ｆ）。 次に、第５図で上述した本願第５番目の発明による光
電子集積回路の製法の場合と同様のSiでなる半導体薄膜
11′を形成する（第５図Ｇ）。 次に、第５図で上述した本願第５番目の発明による光
電子集積回路の製法の場合と同様に、Siでなる多結晶化
薄膜でなる半導体層11を形成する（第５図Ｈ）。 次に、第３図で上述した本願第２番目の発明による光
電子集積回路の場合と同様の絶縁膜15を形成する（第５
図Ｉ）。 次に、第３図で上述した本願第２番目の発明による光
電子集積回路の場合と同様のゲート電極層16を形成する
（第５図Ｊ）。 次に、第５図で上述した本願第５番目の発明による光
電子集積回路の製法の場合と同様に、半導体層11に、ド
レイン領域13及びソース領域14を形成する（第５図
Ｋ）。 次に、ドレイン領域13及びソース領域14上に、第３図
で上述した本願第２番目の発明による光電子集積回路の
場合と同様の電極層17′及び18を形成し、また、第３図
で上述した本願第２番目の発明による光電子集積回路の
場合と同様の電極層19を形成する（第５図Ｌ）。 次に、光集積回路を、第３図で上述した本願第２番目
の発明による光電子集積回路の場合と同様のヒートシン
ク22上に搭載する（第５図Ｍ）。 次に、ヒートシンク22を、第３図で上述した本願第２
番目の発明による光電子集積回路の場合と同様の導電性
放熱体23上に融着する（第５図Ｎ）。 以上が、本願第５番目の発明による光集積回路の製法
の実施例である。 このような本願第５番目の発明による光集積回路の製
法の実施例によれば、詳細説明は省略するが、本願第４
番目の発明による光集積回路の場合と同様の作用効果が
得られる。Fifth Embodiment Next, an embodiment of a method of manufacturing an optoelectronic integrated circuit according to the fifth invention of the present application will be described with reference to FIGS. 6A to 6N, and an optoelectronic integrated circuit according to the second invention of the present application described above with reference to FIG. An example of the manufacturing method of the embodiment will be described. 6A to 6N, parts corresponding to those in FIGS. 3 and 5A to 5K are denoted by the same reference numerals, and detailed description thereof will be omitted. The method of manufacturing the optical integrated circuit according to the fifth invention of the present application shown in FIGS. 6A to 6N is the same as that of the method of manufacturing the optoelectronic integrated circuit according to the fifth invention of the present application described above with reference to FIG.
Is prepared (FIG. 6A). Then, on the semiconductor substrate 1, according to the method of manufacturing an optoelectronic integrated circuit according to the fifth invention of the present application described above with reference to FIG. 5, a laminated body composed of semiconductor layers 4 ', 5', 6 'and 9' 3 'is similarly formed (FIG. 6B). Next, a laminate 3 similar to that of the optoelectronic integrated circuit according to the second aspect of the present invention described above with reference to FIG. 3 is formed by etching the laminate 3 '(FIG. 5C). Next, the same semiconductor layers 7L, 7R, 8L and 8R as in the case of the optoelectronic integrated circuit according to the second invention of the present application described above with reference to FIG.
Is formed (FIG. 5D). Next, a recess 19 similar to that of the optoelectronic integrated circuit according to the second invention of the present application described above with reference to FIG. 3 is formed (FIG. 5E). Next, the same insulating film 20 as that of the optoelectronic integrated circuit according to the second invention of the present application described above with reference to FIG.
Figure F). Next, the same semiconductor thin film made of Si as in the method of manufacturing the optoelectronic integrated circuit according to the fifth invention of the present application described above with reference to FIG.
11 'is formed (FIG. 5G). Next, as in the case of the method of manufacturing the optoelectronic integrated circuit according to the fifth invention of the present application described above with reference to FIG. 5, a semiconductor layer 11 made of a polycrystalline thin film made of Si is formed (FIG. 5H). Next, the same insulating film 15 as that of the optoelectronic integrated circuit according to the second invention of the present application described above with reference to FIG.
(Figure I). Next, the same gate electrode layer 16 as that of the optoelectronic integrated circuit according to the second invention of the present application described above with reference to FIG. 3 is formed (FIG. 5J). Next, the drain region 13 and the source region 14 are formed in the semiconductor layer 11 in the same manner as in the method of manufacturing the optoelectronic integrated circuit according to the fifth invention of the present application described above with reference to FIG. 5 (FIG. 5K). Next, on the drain region 13 and the source region 14, the same electrode layers 17 'and 18 as in the case of the optoelectronic integrated circuit according to the second invention of the present application described above with reference to FIG. 3 are formed. An electrode layer 19 similar to that of the optoelectronic integrated circuit according to the second aspect of the present invention is formed (FIG. 5, L). Next, the optical integrated circuit is mounted on a heat sink 22 similar to the case of the optoelectronic integrated circuit according to the second invention of the present application described above with reference to FIG. 3 (FIG. 5M). Next, the heat sink 22 is connected to the second heat sink described above with reference to FIG.
It is fused onto the conductive heat radiator 23 as in the case of the optoelectronic integrated circuit according to the second invention (FIG. 5N). The above is the embodiment of the manufacturing method of the optical integrated circuit according to the fifth invention of the present application. According to such an embodiment of the method of manufacturing an optical integrated circuit according to the fifth invention of the present application, detailed description is omitted,
The same operation and effect as those of the optical integrated circuit according to the second invention can be obtained.

【実施例６】 次に、第７図Ａ〜Ｑを伴って本願第６番目の発明によ
る光電子集積回路の製法の実施例を、第４図で上述した
本願第３番目の発明による光電子集積回路の製法の実施
例で述べよう。 第７図Ａ〜Ｒにおいて、第４図及び第５図Ａ〜Ｋとの
対応部分には同一符号を付し、詳細説明を省略する。 第７図Ａ〜Ｒに示す本願第６番目の発明による光電子
集積回路の製法は、半導体レーザＬを形成する第６図Ａ
〜第６図Ｄに対応している工程（第７図Ａ〜第７図
Ｄ）、及びMIS形電界効果トランジスタＭを形成する第
６図Ｅ〜第６図Ｎに対応している工程（第７図Ｊ〜第７
図Ｑ）に加えて、第４図で上述したフォトダイオードＤ
を形成する工程（第７図Ｆ〜Ｉ）を有することを除い
て、第５図Ａ〜Ｋで上述したと同様であるので、第４図
及び第５図Ａ〜Ｋとの対応部分に同一符号を付し、詳細
説明は省略する。 第７図Ａ〜Ｒに示す本願第６番目の発明による光集積
回路の製法による場合も、本願第４番目の発明による本
発明の製法の場合と同様の作用効果が得られる。 上述においては、本発明の光集積回路、及びその製法
のそれぞれについて、わずかな例を示したに留まり、本
発明の精神を脱することなしに、種々の変型、変更をな
し得るであろう。Sixth Embodiment Next, an embodiment of a method for manufacturing an optoelectronic integrated circuit according to the sixth invention of the present application will be described with reference to FIGS. 7A to Q, and an optoelectronic integrated circuit according to the third invention of the present application described above with reference to FIG. Will be described in an example of the production method. 7A to 7R, parts corresponding to those in FIGS. 4 and 5A to K are denoted by the same reference numerals, and detailed description thereof will be omitted. The method of manufacturing the optoelectronic integrated circuit according to the sixth aspect of the present invention shown in FIGS.
To FIG. 6D (FIGS. 7A to 7D) and steps corresponding to FIG. 6E to FIG. 6N for forming the MIS field effect transistor M (FIG. 7 Fig. J-7th
In addition to FIG. Q), the photodiode D described above with reference to FIG.
5A to 7K except that the step of forming (FIGS. 7F to 1I) is the same as that of FIG. 5A to FIG. Reference numerals are used, and detailed description is omitted. Also in the case of the method of manufacturing the optical integrated circuit according to the sixth invention of the present application shown in FIGS. In the above, only a few examples have been given of the optical integrated circuit of the present invention and each of the manufacturing methods thereof, and various modifications and changes may be made without departing from the spirit of the present invention.

【図面の簡単な説明】[Brief description of the drawings]

第１図は、本願第１番目の発明による光電子集積回路の
実施例を示す略線的断面図である。 第２図は、それを電気的回路で表した図である。 第３図は、本願第２番目の発明による光電子集積回路の
実施例を示す略線的断面図である。 第４図は、本願第３番目の発明による光電子集積回路の
実施例を示す略線的断面図である。 第５図Ａ〜Ｋは、本願第４番目の発明の製法の実施例を
示す、順次の工程における略線的断面図である。 第６図Ａ〜Ｎは、本願第５番目の発明の製法の実施例を
示す、順次の工程における略線的断面図である。 第７図Ａ〜Ｒは、本願第６番目の発明の製法の実施例を
示す、順次の工程における略線的断面図である。 １……半導体基板 1a、1b……半導体基板１の主面 ２……第１の半導体層 11……第２の半導体層 41……第３の半導体層 Ｌ……半導体レーザ Ｍ……MIS形電界効果トランジスタ Ｄ……フォトダイオードFIG. 1 is a schematic sectional view showing an embodiment of an optoelectronic integrated circuit according to the first invention of the present application. FIG. 2 is a diagram showing this as an electric circuit. FIG. 3 is a schematic sectional view showing an embodiment of an optoelectronic integrated circuit according to the second invention of the present application. FIG. 4 is a schematic sectional view showing an embodiment of an optoelectronic integrated circuit according to the third invention of the present application. FIGS. 5A to 5K are schematic cross-sectional views showing sequential steps in an embodiment of the manufacturing method according to the fourth invention of the present application. 6A to 6N are schematic cross-sectional views showing sequential steps in an embodiment of the manufacturing method according to the fifth invention of the present application. 7A to 7R are schematic cross-sectional views showing sequential steps in an embodiment of the manufacturing method according to the sixth invention of the present application. DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate 1a, 1b ... Main surface of semiconductor substrate 1 2 ... First semiconductor layer 11 ... Second semiconductor layer 41 ... Third semiconductor layer L ... Semiconductor laser M ... MIS type Field-effect transistor D: Photodiode

フロントページの続き (56)参考文献 特開 昭50−93586（ＪＰ，Ａ) ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶ ＩＣＥ ＬＥＴＴＥＲＳ，ＶＯＬ．ＥＤ Ｌ−７，ＮＯ．９ 1986 ＰＰ．500− 502Continuation of the front page (56) References JP-A-50-93586 (JP, A) IEEE ELECTRON DEV ICE LETTERS, VOL. ED L-7, NO. 9 1986 PP. 500− 502

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】半導体基板と、 その半導体基板の相対向している第１及び第２の主面中
のいずれか一方上に形成された第１及び第２の半導体層
とを有し、 上記半導体基板がIII−Ｖ族化合物半導体結晶でなり、 上記第１の半導体層が上記半導体基板と同じIII−Ｖ族
化合物半導体結晶でなり、その組成が上記半導体基板を
構成しているIII−Ｖ族化合物半導体結晶との間で格子
定数の差を有していないか有しているとしてもわずかし
か有していない組成を有し、 上記第２の半導体層がSiの多結晶化薄膜でなり、 上記半導体基板と上記第１の半導体層とを用いて光素子
が形成され、 上記第２の半導体層を用いて電子素子が形成されている
ことを特徴とする光電子集積回路。1. A semiconductor substrate comprising: a semiconductor substrate; and first and second semiconductor layers formed on one of first and second main surfaces of the semiconductor substrate facing each other. The semiconductor substrate is made of a III-V compound semiconductor crystal, and the first semiconductor layer is made of the same III-V compound semiconductor crystal as that of the semiconductor substrate, and the composition thereof is a III-V compound semiconductor constituting the semiconductor substrate. The second semiconductor layer is a polycrystalline thin film of Si, having a composition having little or no, if any, lattice constant difference with the compound semiconductor crystal; An optoelectronic integrated circuit, wherein an optical element is formed using the semiconductor substrate and the first semiconductor layer, and an electronic element is formed using the second semiconductor layer. 【請求項２】半導体基板と、 その半導体基板の相対向している第１及び第２の主面上
にそれぞれ形成された第１及び第２の半導体層とを有
し、 上記半導体基板がIII−Ｖ族化合物半導体結晶でなり、 上記第１の半導体層が上記半導体基板と同じIII−Ｖ族
化合物半導体結晶でなり、その組成が上記半導体基板を
構成しているIII−Ｖ族化合物半導体結晶との間で格子
定数の差を有していないか有しているとしてもわずかし
か有していない組成を有し、 上記第２の半導体層がSiの多結晶化薄膜でなり、 上記半導体基板と上記第１の半導体層とを用いて光素子
が形成され、 上記第２の半導体層を用いて電子素子が形成されている
ことを特徴とする光電子集積回路。2. A semiconductor substrate comprising: a semiconductor substrate; and first and second semiconductor layers formed on opposing first and second main surfaces of the semiconductor substrate, respectively. The first semiconductor layer is made of the same III-V compound semiconductor crystal as that of the semiconductor substrate, and the composition thereof is the same as that of the III-V compound semiconductor crystal constituting the semiconductor substrate. The second semiconductor layer is a polycrystalline thin film of Si, and has a composition having little or no, if any, lattice constant difference between the semiconductor substrate and the semiconductor substrate. An optoelectronic integrated circuit, wherein an optical element is formed using the first semiconductor layer, and an electronic element is formed using the second semiconductor layer. 【請求項３】半導体基板と、 その半導体基板の第１の主面上に形成された第１の半導
体層と、 上記半導体基板の上記第１の主面と対向している第２の
主面上に形成された第２及び第３の半導体層とを有し、 上記半導体基板がIII−Ｖ族化合物半導体結晶でなり、 上記第１及び第３の半導体層が上記半導体基板と同じII
I−Ｖ族化合物半導体結晶でなり、その組成が上記半導
体基板を構成しているIII−Ｖ族化合物半導体結晶との
間で格子定数の差を有していないか有しているとしても
わずかしか有していない組成を有し、 上記第２の半導体層がSiの多結晶化薄膜でなり、 上記半導体基板と上記第１の半導体層とを用いて第１の
光素子が形成され、 上記第２の半導体層を用いて電子素子が形成され、 上記第３の半導体層とを用いて第２の光素子が形成され
ていることを特徴とする光電子集積回路。3. A semiconductor substrate, a first semiconductor layer formed on a first main surface of the semiconductor substrate, and a second main surface facing the first main surface of the semiconductor substrate. A semiconductor substrate comprising a III-V compound semiconductor crystal, wherein the first and third semiconductor layers are the same as the semiconductor substrate.
It is made of a group IV-V compound semiconductor crystal, and its composition has no or little if any difference in lattice constant from the group III-V compound semiconductor crystal forming the semiconductor substrate. The second semiconductor layer is a polycrystallized thin film of Si, and a first optical element is formed using the semiconductor substrate and the first semiconductor layer; An optoelectronic integrated circuit, wherein an electronic element is formed using the second semiconductor layer, and a second optical element is formed using the third semiconductor layer. 【請求項４】III−Ｖ族化合物半導体結晶でなる半導体
基板を用意する工程と、 上記半導体基板の第１の主面上に、上記半導体基板と同
じIII−Ｖ族化合物半導体結晶でなり、その組成が上記
半導体基板を構成しているIII−Ｖ族化合物半導体結晶
との間で格子定数の差を有していないか有しているとし
てもわずかしか有していない組成を有する第１の半導体
層を形成する工程を含んで光素子を形成する工程と、 上記半導体基板の上記第１の主面上に、Siでなる半導体
薄膜を形成する工程と、その半導体薄膜を多結晶化して
Siの多結晶化薄膜を第２の半導体層として形成する工程
とを含んで電子素子を形成する工程とを有することを特
徴とする光電子集積回路の製法。4. A step of preparing a semiconductor substrate made of a group III-V compound semiconductor crystal, the method comprising the step of forming a group III-V compound semiconductor crystal same as the semiconductor substrate on a first main surface of the semiconductor substrate. A first semiconductor having a composition that has no or little, if any, difference in lattice constant between the III-V compound semiconductor crystal forming the semiconductor substrate and the III-V compound semiconductor crystal; A step of forming an optical element including a step of forming a layer; a step of forming a semiconductor thin film made of Si on the first main surface of the semiconductor substrate; and a step of polycrystallizing the semiconductor thin film.
Forming an electronic element including a step of forming a polycrystalline thin film of Si as a second semiconductor layer. 【請求項５】III−Ｖ族化合物半導体結晶でなる半導体
基板を用意する工程と、 上記半導体基板の第１の主面上に、上記半導体基板と同
じIII−Ｖ族化合物半導体結晶でなり、その組成が上記
半導体基板を構成しているIII−Ｖ族化合物半導体結晶
との間で格子定数の差を有していないか有しているとし
てもわずかしか有していない組成を有する第１の半導体
層を形成する工程を含んで光素子を形成する工程と、 上記半導体基板の上記第１の主面と対向している第２の
主面上に、Siでなる半導体薄膜を形成する工程と、その
半導体薄膜を多結晶化してSiの多結晶化薄膜を第２の半
導体層として形成する工程とを含んで電子素子を形成す
る工程とを有することを特徴とする光電子集積回路の製
法。5. A step of preparing a semiconductor substrate made of a group III-V compound semiconductor crystal, comprising: forming a same group III-V compound semiconductor crystal as the semiconductor substrate on a first main surface of the semiconductor substrate; A first semiconductor having a composition that has no or little, if any, difference in lattice constant between the III-V compound semiconductor crystal forming the semiconductor substrate and the III-V compound semiconductor crystal; A step of forming an optical element including a step of forming a layer; and a step of forming a semiconductor thin film made of Si on a second main surface of the semiconductor substrate opposite to the first main surface; Forming an electronic element including a step of polycrystallizing the semiconductor thin film to form a polycrystalline thin film of Si as a second semiconductor layer. 【請求項６】III−Ｖ族化合物半導体結晶でなる半導体
基板を用意する工程と、 上記半導体基板の第１の主面上に、上記半導体基板と同
じIII−Ｖ族化合物半導体結晶でなり、その組成が上記
半導体基板を構成しているIII−Ｖ族化合物半導体結晶
との間で格子定数の差を有していないか有しているとし
てもわずかしか有していない組成を有する第１の半導体
層を形成する工程を含んで第１の光素子を形成する工程
と、 上記半導体基板の上記第１の主面と対向している第２の
主面上に、Siでなる半導体薄膜を形成する工程と、その
半導体薄膜を多結晶化してSiの多結晶化薄膜を第２の半
導体層として形成する工程とを含んで第１の電子素子を
形成する工程と、 上記半導体基板の上記第２の主面上に、上記半導体基板
と同じIII−Ｖ族化合物半導体結晶でなり、その組成が
上記半導体基板を構成しているIII−Ｖ族化合物半導体
結晶との間で格子定数の差を有していないか有している
としてもわずかしか有していない組成を有する第３の半
導体層を形成する工程を含んで第２の光素子を形成する
工程とを有することを特徴とする光電子集積回路の製
法。6. A step of preparing a semiconductor substrate made of a group III-V compound semiconductor crystal, comprising: forming a group III-V compound semiconductor crystal same as the semiconductor substrate on a first main surface of the semiconductor substrate; A first semiconductor having a composition that has no or little, if any, difference in lattice constant between the III-V compound semiconductor crystal forming the semiconductor substrate and the III-V compound semiconductor crystal; Forming a first optical element including a step of forming a layer; and forming a semiconductor thin film made of Si on a second main surface of the semiconductor substrate opposite to the first main surface. Forming a first electronic element, comprising: a step of forming a polycrystalline thin film of Si as a second semiconductor layer by polycrystallizing the semiconductor thin film; and forming the second electronic element on the semiconductor substrate. On the main surface, the same III-V compound semiconductor crystal as the above semiconductor substrate Having a composition that has little or no, if any, a difference in lattice constant between the III-V compound semiconductor crystal forming the semiconductor substrate and the III-V compound semiconductor crystal. Forming a second optical element including a step of forming a third semiconductor layer.
JP1176589A 1989-07-07 1989-07-07 Optoelectronic integrated circuit and manufacturing method thereof Expired - Fee Related JP2916639B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1176589A JP2916639B2 (en) 1989-07-07 1989-07-07 Optoelectronic integrated circuit and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1176589A JP2916639B2 (en) 1989-07-07 1989-07-07 Optoelectronic integrated circuit and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0341769A JPH0341769A (en) 1991-02-22
JP2916639B2 true JP2916639B2 (en) 1999-07-05

Family

ID=16016208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1176589A Expired - Fee Related JP2916639B2 (en) 1989-07-07 1989-07-07 Optoelectronic integrated circuit and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2916639B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5312765A (en) * 1991-06-28 1994-05-17 Hughes Aircraft Company Method of fabricating three dimensional gallium arsenide microelectronic device
US5337327A (en) * 1993-02-22 1994-08-09 Motorola, Inc. VCSEL with lateral index guide
KR101007125B1 (en) 2010-04-13 2011-01-10 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5093586A (en) * 1973-12-19 1975-07-25

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ，ＶＯＬ．ＥＤＬ−７，ＮＯ．９ １９８６ ＰＰ．５００−５０２

Also Published As

Publication number Publication date
JPH0341769A (en) 1991-02-22

Similar Documents

Publication Publication Date Title
US6146927A (en) Semiconductor device, manufacturing method therefor and liquid crystal driving apparatus comprising the semiconductor device
KR100971579B1 (en) Manufacturing method of semiconductor device
EP0626099B1 (en) Method of manufacturing a high density electronic circuit module
JPH0541354A (en) Semiconductor device and manufacture thereof
US7109554B2 (en) Thin film semiconductor device and method for manufacturing same
JPH0212968A (en) Integrated multilayer quantum well photon and electron device
US5650664A (en) Connector effecting an improved electrical connection and a semiconductor apparatus using such connector
JP2916639B2 (en) Optoelectronic integrated circuit and manufacturing method thereof
JPH01175775A (en) Photo-driven mos semiconductor device
JP3755178B2 (en) Semiconductor laser
JP2776820B2 (en) Method for manufacturing semiconductor device
JPH10293322A (en) Liquid crystal display and manufacture therefor
JPH0669085B2 (en) Method for manufacturing semiconductor substrate
JPS6336574A (en) Thin film transistor
JP2698182B2 (en) Thin film transistor
JPH0594929A (en) Compound substrate and its manufacturing method and semiconductor device
JPS61278164A (en) Bilateral type thin film semiconductor device
JPH0983010A (en) Infrared light emitting device and fabrication thereof
JPS60227467A (en) Image sensor
JP3041977B2 (en) Semiconductor device
JPS59191393A (en) Semiconductor device
JPS59222988A (en) Compound semiconductor element and manufacture thereof
JPH0992836A (en) Polysilicon thin film transistor
JPH05326554A (en) Manufacture of field effect transistor
JPH01102984A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees