JP2913680B2 - Multilayer ceramic capacitors - Google Patents
Multilayer ceramic capacitorsInfo
- Publication number
- JP2913680B2 JP2913680B2 JP1216434A JP21643489A JP2913680B2 JP 2913680 B2 JP2913680 B2 JP 2913680B2 JP 1216434 A JP1216434 A JP 1216434A JP 21643489 A JP21643489 A JP 21643489A JP 2913680 B2 JP2913680 B2 JP 2913680B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- layer
- layers
- ceramic
- palladium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inorganic Insulating Materials (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Ceramic Capacitors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は積層セラミックコンデンサに関するものであ
る。Description: TECHNICAL FIELD The present invention relates to a multilayer ceramic capacitor.
従来の技術 積層セラミックコンデンサは、セラミック層と、通
常、パラジウムまたは銀とパラジウムの合金層よりなる
内部電極層が交互に積層された積層体が一体に焼結さ
れ、両端に、前記内部電極層と互に接合する形で銀また
は銀とパラジウムの合金を端子電極として設けられてい
るのが一般的である。2. Description of the Related Art A multilayer ceramic capacitor has a ceramic layer and a laminated body in which internal electrode layers, usually made of palladium or an alloy layer of silver and palladium, are alternately laminated and sintered integrally. In general, silver or an alloy of silver and palladium is provided as a terminal electrode so as to be joined to each other.
このように、電子部品としての用途に用いられる積層
セラミックコンデンサは、長期間にわたって、初期の電
気的性能を損わないような品質でなければならない。そ
れゆえに、積層セラミックコンデンサの内部構造面の欠
陥を徹底的になくすることが必要である。この積層セラ
ミックコンデンサの構造欠陥として、特にセラミック層
と内部電極層とが密着せずに剥離状態となった、いわゆ
るデラミネーションは重欠陥であり、大気中の湿気等に
より、長期間にわたって電気的性能が維持できないこと
となる。As described above, the multilayer ceramic capacitor used for an application as an electronic component must have a quality that does not impair the initial electrical performance for a long period of time. Therefore, it is necessary to completely eliminate defects in the internal structure of the multilayer ceramic capacitor. As a structural defect of this multilayer ceramic capacitor, the so-called delamination, in which the ceramic layer and the internal electrode layer are separated from each other without being in close contact with each other, is a heavy defect. Cannot be maintained.
このデラミネーションは、前述の積層体が焼結される
過程において発生する場合がほとんどで、積層数が多い
ほど生じやすいことが従来より知られている。したがっ
て、デラミネーションが生じないような積層数の限界値
を経験的に定め、それ以下で製品設計しなければならな
かった。It is conventionally known that this delamination mostly occurs in the process of sintering the above-mentioned laminate, and is more likely to occur as the number of laminates increases. Therefore, it is necessary to empirically determine the limit value of the number of layers so that delamination does not occur, and design the product below the limit value.
発明が解決しようとする課題 しかしながら、近年、積層セラミックコンデンサはよ
り多積層化が必要となってきている。すなわち、積層セ
ラミックコンデンサは、小形で静電容量の大きいものが
望まれており、この要求を満足させるためには、セラミ
ック誘電体層を薄くし、積層数を多くする方法が是非と
も必要となる。Problems to be Solved by the Invention However, in recent years, multilayer ceramic capacitors have been required to have more layers. That is, a multilayer ceramic capacitor having a small size and a large capacitance is desired, and in order to satisfy this requirement, a method of reducing the thickness of the ceramic dielectric layer and increasing the number of stacked layers is absolutely necessary. .
従来は、セラミック誘電体層の厚みが20μmの場合、
たかだか40層が限界であったが、厚みを10〜15μmと
し、60〜80層とすることにより、同一の大きさで、2〜
4倍の静電容量に拡大することが望まれている。ところ
が、このように積層数を多くすると、前述のようにデラ
ミネーションが発生するため、実現することが困難とな
っていた。Conventionally, when the thickness of the ceramic dielectric layer is 20 μm,
At most 40 layers were the limit, but with a thickness of 10-15 μm and 60-80 layers,
It is desired to increase the capacitance four times. However, when the number of layers is increased as described above, delamination occurs as described above, and it has been difficult to realize the method.
課題を解決するための手段 本発明は前記のように多層化を実現する上で、最大の
障害となっていた焼成工程におけるデラミネーションの
発生を低減しようとするもので、積層セラミックのセラ
ミック層として、チタン酸バリウム(BaTiO3)粉末また
は酸化チタン(TiO2)粉末のいずれか一つに、パラジウ
ム成分をPdOの形にして、1.00〜0.05重量パーセントを
添加、含有してなる磁器生成物で形成することにより、
前記問題点を解決し得たものである。Means for Solving the Problems The present invention is intended to reduce the occurrence of delamination in the firing step, which has been the biggest obstacle in realizing multilayering as described above, and as a ceramic layer of a multilayer ceramic, A porcelain product containing palladium in the form of PdO and 1.00 to 0.05 weight percent added to either barium titanate (BaTiO 3 ) powder or titanium oxide (TiO 2 ) powder By doing
The problem has been solved.
作用 このような本発明による磁器組成物は、内部電極層と
の接合性を良くすると考えられ、飛躍的に積層数を多く
しても、デラミネーションのない積層セラミックコンデ
ンサを提供することができるものである。Action The porcelain composition according to the present invention is considered to improve the bonding property with the internal electrode layer, and can provide a multilayer ceramic capacitor without delamination even if the number of layers is dramatically increased. It is.
実施例 以下、実施例に基づき本発明を詳細に説明する。Examples Hereinafter, the present invention will be described in detail based on examples.
まず、市販のチタン酸バリウム(BaTiO3)粉末または
酸化チタン(TiO2)粉末と酸化パラジウム(PdO)粉末
を下記の第1表に示すように種々の割合で配合し、ボー
ルミルにより混合した。この後、この混合粉末と、ポリ
ビニルブチラールを8重量パーセント含有する酢酸ブチ
ル溶液と、フタル酸ジブチルとを重量比で60対38対2の
割合で配合し、ボールミルにより混合した。この混合ス
ラリーをリバースロールシート成形機により、厚み20±
1μmのシートとした。このシートにスクリーン印刷法
により、パラジウムペーストを3〜7μmの厚みに印刷
し、このパラジウムを印刷したシートを種々の枚数で積
み重ねた後、500kg/cm2の圧力で加圧し圧着した。ただ
し、このとき加圧後の厚みが1.3〜1.4mmとなるように、
積み上げたパラジウム印刷シートの上下にパラジウムを
印刷しないシートを上下がほぼ均等の枚数となるように
重ね合わせた。この後、2.5mm×1.6mmの大きさに切断し
た。この積層体を300℃の温度で24時間加熱し、ポリビ
ニルブチラール等のバインダー成分を除去し、次に、1
時間当たり200℃で昇温し、1300±20℃で2時間焼成
し、焼結させた。First, commercially available barium titanate (BaTiO 3 ) powder or titanium oxide (TiO 2 ) powder and palladium oxide (PdO) powder were mixed at various ratios as shown in Table 1 below and mixed by a ball mill. Thereafter, the mixed powder, a butyl acetate solution containing 8% by weight of polyvinyl butyral, and dibutyl phthalate were blended at a weight ratio of 60: 38: 2 and mixed by a ball mill. This mixed slurry is subjected to a thickness of 20 ±
The sheet was 1 μm. The sheet was printed with a palladium paste to a thickness of 3 to 7 μm by a screen printing method, and the palladium-printed sheets were stacked in various numbers, and then pressed and pressed at a pressure of 500 kg / cm 2 . However, at this time, so that the thickness after pressing is 1.3 to 1.4 mm,
Sheets on which no palladium was printed were stacked on top and bottom of the stacked palladium printing sheets such that the number of sheets on the top and bottom was substantially equal. Thereafter, it was cut into a size of 2.5 mm × 1.6 mm. This laminate was heated at a temperature of 300 ° C. for 24 hours to remove a binder component such as polyvinyl butyral.
The temperature was raised at 200 ° C. per hour, and baked at 1300 ± 20 ° C. for 2 hours and sintered.
このようにして得られた焼結体の断面図を第1図に示
す。また、第1図に示すセラミック層1と内部電極層2
とが剥離した状態になったときのいわゆるデラミネーシ
ョンのいくつかの代表的なモードを第2図に示す。FIG. 1 shows a cross-sectional view of the sintered body thus obtained. The ceramic layer 1 and the internal electrode layer 2 shown in FIG.
FIG. 2 shows some typical modes of so-called delamination when the layers are separated from each other.
さらに、下記の第1表には第1図に示すセラミック層
1の磁器組成に対して、第2図のデラミネーションモー
ドa,b,c,d,eの全てのモードが、焼結体100個の断面を光
学顕微鏡400倍の倍率で観察して、全く検出できないと
きを○印、1つでも検出される場合を×印として併せて
示し、第1図に示すセラミック層数nの限界数を調べ
た。Further, in Table 1 below, all the delamination modes a, b, c, d, and e in FIG. 2 correspond to the ceramic composition of the ceramic layer 1 shown in FIG. Each cross section was observed at a magnification of 400 times with an optical microscope. When no detection was possible at all, the mark was indicated by a circle, and the case where even one was detected was also indicated by a cross, and the limit number of the number of ceramic layers n shown in FIG. Was examined.
第1表から明らかなごとく、PdO含有量が0.05重量パ
ーセント以上において、デラミネーションの発生が著し
く抑制されることが明白である。 As is clear from Table 1, when the PdO content is 0.05% by weight or more, the occurrence of delamination is remarkably suppressed.
次に、第3図にセラミック層数nを15層と一定にし、
第1図の焼結体端面にインジウムとガリウムの合金電極
を付着させて、直流電圧による破壊電圧値を調べた結果
を示す。図中、曲線xはBaTiO3とPdOとからなる磁器組
成の場合であり、曲線yはTiO2とPdOとからなる磁器組
成の場合である。Next, as shown in FIG. 3, the number of ceramic layers n is fixed at 15 layers,
FIG. 2 shows the result of examining the breakdown voltage value by a DC voltage by attaching an alloy electrode of indium and gallium to the end face of the sintered body of FIG. In the figure, a curve x is for a porcelain composition composed of BaTiO 3 and PdO, and a curve y is for a porcelain composition composed of TiO 2 and PdO.
第3図から、PdOの含有量が1重量パーセントを超え
ると破壊電圧が急激に低下することが認められる。From FIG. 3, it is recognized that when the PdO content exceeds 1% by weight, the breakdown voltage sharply decreases.
したがって、第1表と第3図とを照合すれば、PdOの
添加、含有量は0.05〜1重量パーセントにおいて、本発
明の目的は達成されることは明白である。Therefore, when Table 1 and FIG. 3 are compared, it is clear that the object of the present invention is achieved when PdO is added and the content is 0.05 to 1% by weight.
発明の効果 以上述べたように本発明は、内部電極層をパラジウム
金属層で形成したものにおいて、PdOを微量添加含有さ
せた磁器組成物によってセラミック層を形成したもので
あるので、従来極めて困難であった積層セラミックコン
デンサの多積層化の最大の課題であるデラミネーション
の発生を防止することができ、この結果として特に、積
層セラミックコンデンサに望まれている小形かつ大静電
容量化を実現することができる。Advantageous Effects of the Invention As described above, the present invention is a device in which the internal electrode layer is formed of a palladium metal layer and a ceramic layer is formed by a porcelain composition containing a small amount of PdO, which has been conventionally extremely difficult. To prevent the occurrence of delamination, which is the biggest issue in the multi-layering of multilayer ceramic capacitors, and as a result, in particular, to realize a small and large capacitance desired for multilayer ceramic capacitors. Can be.
またセラミック層自体をPdOを微量添加含有させた磁
器組成物によって形成したので、このセラミック層と内
部電極層間に他の剥離防止体を介在させるものよりは構
成が簡単なものになるだけでなく内部電極間距離が接近
し、その分静電容量を大きくすることができる。Also, since the ceramic layer itself was formed from a porcelain composition containing a small amount of PdO, the structure was simpler than that with another anti-peeling body between this ceramic layer and the internal electrode layer. The distance between the electrodes is reduced, and the capacitance can be increased accordingly.
第1図は本発明の一実施例を説明する積層セラミックコ
ンデンサの断面図、第2図は本発明が解決しようとする
問題点である各種のデラミネーショのモードを示す図、
第3図は本発明を説明するためのPdOの添加含有量と破
壊電圧の関係を示す図である。 1……セラミック層、2……内部電極層。FIG. 1 is a cross-sectional view of a multilayer ceramic capacitor illustrating an embodiment of the present invention, FIG. 2 is a view showing various delamination modes which are problems to be solved by the present invention,
FIG. 3 is a view showing the relationship between the added content of PdO and the breakdown voltage for explaining the present invention. 1 ... ceramic layer, 2 ... internal electrode layer.
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) C04B 35/00 - 35/49 H01B 3/00 - 3/14 Continuation of front page (58) Field surveyed (Int. Cl. 6 , DB name) C04B 35/00-35/49 H01B 3/00-3/14
Claims (1)
続されてなる積層セラミックコンデンサにおいて、前記
セラミック層は、チタン酸バリウム(BaTiO3)粉末また
は酸化チタン(TiO2)粉末のいずれか一つに、パラジウ
ム成分をPdOの形にして、1.00〜0.05重量パーセントを
添加、含有してなる磁器生成物で形成し、前記内部電極
層はパラジウム金属層で形成した積層セラミックコンデ
ンサ。1. A multilayer ceramic capacitor in which ceramic layers and internal electrode layers are connected alternately, wherein said ceramic layer is made of one of barium titanate (BaTiO 3 ) powder and titanium oxide (TiO 2 ) powder. A multi-layer ceramic capacitor formed of a porcelain product containing a palladium component in the form of PdO and adding and containing 1.00 to 0.05 weight percent, and the internal electrode layer is formed of a palladium metal layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1216434A JP2913680B2 (en) | 1989-08-22 | 1989-08-22 | Multilayer ceramic capacitors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1216434A JP2913680B2 (en) | 1989-08-22 | 1989-08-22 | Multilayer ceramic capacitors |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0380152A JPH0380152A (en) | 1991-04-04 |
JP2913680B2 true JP2913680B2 (en) | 1999-06-28 |
Family
ID=16688490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1216434A Expired - Fee Related JP2913680B2 (en) | 1989-08-22 | 1989-08-22 | Multilayer ceramic capacitors |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2913680B2 (en) |
-
1989
- 1989-08-22 JP JP1216434A patent/JP2913680B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0380152A (en) | 1991-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7227690B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP4776913B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP2998639B2 (en) | Multilayer ceramic capacitors | |
KR102388227B1 (en) | Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor | |
JP3282520B2 (en) | Multilayer ceramic capacitors | |
JP3024537B2 (en) | Multilayer ceramic capacitors | |
JP3785966B2 (en) | Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component | |
JPH07211132A (en) | Conductive paste, and manufacture of laminated ceramic capacitor using same | |
JP2003017356A (en) | Laminated electronic component and manufacturing method therefor | |
JP3039409B2 (en) | Multilayer ceramic capacitors | |
JP7460043B2 (en) | Multilayer ceramic electronic component and its manufacturing method | |
JP3376963B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
JP2003234242A (en) | Laminated ceramic capacitor | |
JP5498973B2 (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor | |
JP4048887B2 (en) | Multilayer ceramic electronic components | |
JPH0721833A (en) | Conductive paste and manufacture of multilayer ceramic electronic parts using the paste | |
JP2007258279A (en) | Laminate ceramic electronic component, and manufacturing method thereof | |
JP2003165768A (en) | Dielectric ceramic composition and laminated ceramic electronic part | |
JP2913680B2 (en) | Multilayer ceramic capacitors | |
JP3146966B2 (en) | Non-reducing dielectric ceramic and multilayer ceramic electronic component using the same | |
JPH0582387A (en) | Manufacture of laminated ceramic capacitor | |
JP2003115416A (en) | Conductive paste, method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component | |
JP3190177B2 (en) | Manufacturing method of multilayer ceramic chip capacitor | |
JP2023102509A (en) | Multilayer ceramic electronic component and manufacturing method of them | |
JP4022162B2 (en) | Multilayer electronic component and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |