JP2003234242A - Laminated ceramic capacitor - Google Patents
Laminated ceramic capacitorInfo
- Publication number
- JP2003234242A JP2003234242A JP2002031963A JP2002031963A JP2003234242A JP 2003234242 A JP2003234242 A JP 2003234242A JP 2002031963 A JP2002031963 A JP 2002031963A JP 2002031963 A JP2002031963 A JP 2002031963A JP 2003234242 A JP2003234242 A JP 2003234242A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric ceramic
- dielectric
- ceramic
- ceramic capacitor
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、積層セラミック
コンデンサに関するもので、特に、大容量化に対応する
ため、多層化および薄層化が可能な積層セラミックコン
デンサに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a monolithic ceramic capacitor, and more particularly to a monolithic ceramic capacitor which can be multi-layered and thinned in order to cope with an increase in capacity.
【０００２】[0002]
【従来の技術】積層セラミックコンデンサの小型化およ
び低コストが進み、そこに備える誘電体セラミック層の
厚みは３μｍ近くまで薄層化されたり、また、誘電体セ
ラミック層間の界面に沿って形成される内部電極のため
の材料としては、Ｃｕ、Ｎｉなどの卑金属が使用された
りするようになってきている。近年では、誘電体セラミ
ック層の薄層化はさらに進行し、その厚みが１μｍ程度
のものも開発されている。2. Description of the Related Art A monolithic ceramic capacitor has been reduced in size and cost, and a dielectric ceramic layer provided therein has a thickness as thin as nearly 3 μm or is formed along an interface between dielectric ceramic layers. As a material for the internal electrodes, base metals such as Cu and Ni have come to be used. In recent years, the thickness of the dielectric ceramic layer has been further reduced, and one having a thickness of about 1 μm has been developed.
【０００３】ところが、このように誘電体セラミック層
が薄層化されると、誘電体セラミック層に印加される電
界が高くなり、誘電体セラミック層の厚み方向でのセラ
ミック粒子数が少なくなった場合、信頼性に問題が生じ
てくる。However, when the dielectric ceramic layer is thinned in this way, the electric field applied to the dielectric ceramic layer increases, and the number of ceramic particles in the thickness direction of the dielectric ceramic layer decreases. , Reliability issues arise.
【０００４】このような状況に対応するため、セラミッ
ク粒子径を小さくすることによって、誘電体セラミック
層の厚み方向でのセラミック粒子数を増やし、それによ
って、信頼性を高めることを可能にしたセラミック材料
が、たとえば、特開平９−２４１０７４号公報および特
開平９−２４１０７５号公報において提案されている。
さらに、特開平１１−２７３９８５号公報や特開平１１
−２７３９８６号公報では、誘電体セラミック層の厚み
が１μｍ程度まで薄層化されても、それに十分対応でき
るチタン酸バリウム系の材料が提案されている。In order to cope with such a situation, by reducing the ceramic particle diameter, the number of ceramic particles in the thickness direction of the dielectric ceramic layer is increased, thereby increasing the reliability. However, for example, it is proposed in JP-A-9-241074 and JP-A-9-241075.
Furthermore, JP-A-11-273985 and JP-A-11-273985.
Japanese Patent Publication No. 273986 proposes a barium titanate-based material that can sufficiently cope with a dielectric ceramic layer having a thickness as thin as about 1 μm.
【０００５】他方、積層セラミックコンデンサの大容量
化のため、静電容量を取得する内部電極の積層数を増加
することも行なわれている。On the other hand, in order to increase the capacity of the monolithic ceramic capacitor, it has been attempted to increase the number of laminated internal electrodes for obtaining the electrostatic capacity.
【０００６】ところが、積層セラミックコンデンサにお
いて、一般に、内部電極が存在する部分は、内部電極が
存在しない部分に比べて、より厚くなる傾向が現れる
が、上述のように内部電極の積層数を増やすほど、内部
電極が存在する部分においてより厚くなる傾向がより顕
著に現れる。However, in the monolithic ceramic capacitor, the portion where the internal electrode exists generally tends to be thicker than the portion where the internal electrode does not exist, but as the number of laminated internal electrodes increases as described above. , The tendency of becoming thicker in the portion where the internal electrode exists becomes more remarkable.
【０００７】通常、内部電極は、金属粉を分散させたペ
ーストを用い、スクリーン印刷法によって形成される。
このようなスクリーン印刷法で用いる金属粉ペースト
は、金属粉と樹脂（バインダ）と有機溶剤との混合物で
あるため、内部電極の印刷後の物理的な厚みは、焼成後
の内部電極の厚みに比べて、２〜３倍であり、焼成前の
内部電極の厚みを薄くすることは困難な状況にある。結
果として、焼成前の積層体において、内部電極の厚みが
厚いため、歪みを緩和することが困難となり、脱バイン
ダ工程および焼成工程において、デラミネーション等の
構造欠陥を招くことになる。Usually, the internal electrodes are formed by a screen printing method using a paste in which metal powder is dispersed.
Since the metal powder paste used in such a screen printing method is a mixture of metal powder, resin (binder) and organic solvent, the physical thickness of the internal electrodes after printing is equal to the thickness of the internal electrodes after firing. In comparison, it is 2 to 3 times, and it is difficult to reduce the thickness of the internal electrode before firing. As a result, in the laminated body before firing, it is difficult to alleviate the strain because the thickness of the internal electrode is large, which leads to structural defects such as delamination in the binder removal step and the firing step.
【０００８】また、誘電体セラミック層が１μｍ程度に
薄い場合、内部電極を金属粉ペーストによって形成する
と、ペースト中に含まれる有機溶剤によって、誘電体セ
ラミック層となるセラミックグリーンシート側において
膨潤が生じ、そのため、焼成後において、ショート不良
が発生し、良品率が低下するなどの問題が生じることも
ある。Further, when the dielectric ceramic layer is as thin as about 1 μm, when the internal electrodes are formed by the metal powder paste, the organic solvent contained in the paste causes swelling on the side of the ceramic green sheet which becomes the dielectric ceramic layer, Therefore, short-circuit defects may occur after firing, resulting in a decrease in the yield rate.
【０００９】このような問題に対処するため、内部電極
として、薄膜形成法等によって形成された金属箔状の金
属膜を用いることが行なわれている。この金属箔状の内
部電極によれば、その物理的厚みは金属成分のみの厚み
と実質的に等しくなり、焼成前の内部電極の厚みによる
歪みは大幅に改善される。また、前述した金属粉ペース
ト中の有機溶剤によってもたらされる問題も回避でき、
良品率を向上させることができる。In order to deal with such a problem, a metal foil-shaped metal film formed by a thin film forming method or the like is used as the internal electrode. According to this metal foil-shaped internal electrode, the physical thickness thereof is substantially equal to the thickness of only the metal component, and the distortion due to the thickness of the internal electrode before firing is greatly improved. Also, the problems caused by the organic solvent in the metal powder paste described above can be avoided,
The non-defective rate can be improved.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、上述し
た金属箔状の内部電極を与える金属膜を構成する金属
は、非常に微細な結晶の集合体であり、従来の誘電体セ
ラミックの焼成温度である１２００℃以上の温度では、
金属の焼結が進み、いわゆる電極切れが生じることがあ
る。However, the metal constituting the metal film that provides the above-mentioned metal foil-shaped internal electrode is an aggregate of extremely fine crystals, which is the firing temperature of the conventional dielectric ceramic. At temperatures above 1200 ° C,
The sintering of the metal progresses, and so-called electrode breakage may occur.
【００１１】これを防止するためには、内部電極となる
金属膜の厚みを厚くする必要があるが、このように金属
膜を厚くすることは、工程を進める上での容易さ、能率
性およびコストの点で問題が多く、実用化に至っていな
いのが現状である。In order to prevent this, it is necessary to increase the thickness of the metal film to be the internal electrode. However, increasing the thickness of the metal film in this way facilitates the process, improves efficiency and At present, there are many problems in terms of cost and they have not been put to practical use.
【００１２】以上のようなことから、誘電体セラミック
層の薄層化および内部電極の多層化には限界があり、た
とえば１００μＦ以上といった大容量の積層セラミック
コンデンサは未だ実現されていないのが現状である。From the above, there is a limit to the thinning of the dielectric ceramic layer and the multi-layering of the internal electrodes, and for example, a large-capacity monolithic ceramic capacitor of 100 μF or more has not yet been realized. is there.
【００１３】そこで、この発明の目的は、金属箔状の内
部電極を備える積層セラミックコンデンサにおいて、高
い信頼性を与えながら、大容量を得ることができるよう
に、誘電体セラミック層の薄層化および内部電極の多層
化を一層図り得るようにしようとすることである。Therefore, an object of the present invention is to reduce the thickness of the dielectric ceramic layer in a multilayer ceramic capacitor provided with a metal foil-shaped internal electrode so that a large capacity can be obtained while giving high reliability. It is an attempt to further increase the number of layers of internal electrodes.
【００１４】[0014]
【課題を解決するための手段】この発明は、複数の積層
された誘電体セラミック層と、これら誘電体セラミック
層間の特定の複数の界面に沿って薄膜形成法によって形
成された卑金属からなる金属箔状の複数の内部電極とを
含む、積層体、および積層体の外表面上に形成され、か
つ内部電極の特定のものに電気的に接続される、外部電
極を備える、積層セラミックコンデンサに向けられるも
のであって、上述した技術的課題を解決するため、次の
ような構成を備えることを特徴としている。The present invention is directed to a metal foil made of a plurality of laminated dielectric ceramic layers and a base metal formed by a thin film forming method along a plurality of specific interfaces between the dielectric ceramic layers. And a plurality of internal electrodes in the form of a stack, and a multilayer ceramic capacitor having external electrodes formed on the outer surface of the stack and electrically connected to a specific one of the internal electrodes. In order to solve the above-mentioned technical problem, the following features are provided.
【００１５】まず、各誘電体セラミック層は、その厚み
が１．５μｍ未満である。First, each dielectric ceramic layer has a thickness of less than 1.5 μm.
【００１６】また、各誘電体セラミック層は、平均粒子
径が５０〜２５０ｎｍのセラミック原料粉末を焼結させ
て得られた誘電体セラミックからなる。Each dielectric ceramic layer is made of a dielectric ceramic obtained by sintering a ceramic raw material powder having an average particle size of 50 to 250 nm.
【００１７】また、各内部電極は、その厚みが０．４μ
ｍ以下である。The thickness of each internal electrode is 0.4 μm.
m or less.
【００１８】さらに、積層体は、１０００℃以下の温度
で焼成されて得られたものである。Further, the laminate is obtained by firing at a temperature of 1000 ° C. or lower.
【００１９】この発明において、上述した誘電体セラミ
ックは、ペロブスカイト構造を有する酸化物であり、
（Ｂａ1-x Ｃａx ）ＴｉＯ3 （ただし、０≦ｘ≦０．１
５）を主成分とし、かつ誘電率が１０００以上であるこ
とが好ましく、誘電率が２０００以上であることがより
好ましい。In the present invention, the above-mentioned dielectric ceramic is an oxide having a perovskite structure,
(Ba 1-x Ca x ) TiO 3 (where 0 ≦ x ≦ 0.1
5) as the main component, and the dielectric constant is preferably 1000 or more, more preferably 2000 or more.
【００２０】上述したペロブスカイト構造を有する酸化
物は、ｃ／ａ軸比が１．００７〜１．０１０である酸化
物粉末からなるセラミック原料粉末を焼結させて得られ
たものであることが好ましい。The above-mentioned oxide having a perovskite structure is preferably obtained by sintering a ceramic raw material powder made of an oxide powder having a c / a axis ratio of 1.007 to 1.010. .
【００２１】内部電極は、好ましくは、蒸着、スパッタ
リング、電気めっきおよび化学めっきのうちの少なくと
も１つの方法によって形成されたものである。The internal electrodes are preferably formed by at least one of vapor deposition, sputtering, electroplating and chemical plating.
【００２２】[0022]
【発明の実施の形態】図１は、この発明の一実施形態に
よる積層セラミックコンデンサ１の断面を図解的に示し
ている。FIG. 1 schematically shows a cross section of a monolithic ceramic capacitor 1 according to an embodiment of the present invention.
【００２３】積層セラミックコンデンサ１は、複数の積
層された誘電体セラミック層２と、誘電体セラミック層
２間の特定の複数の界面に沿って形成された複数の内部
電極３および４とを含む、積層体５を備えている。The monolithic ceramic capacitor 1 includes a plurality of laminated dielectric ceramic layers 2 and a plurality of internal electrodes 3 and 4 formed along a plurality of specific interfaces between the dielectric ceramic layers 2. The laminated body 5 is provided.
【００２４】内部電極３および４は、積層体５の外表面
にまで到達するように形成される。より詳細には、積層
体５の一方の端面６にまで引き出される内部電極３と他
方の端面７にまで引き出される内部電極４とが、静電容
量を形成するように、積層体５の内部において、誘電体
セラミック層２を介して交互に配置されている。The internal electrodes 3 and 4 are formed so as to reach the outer surface of the laminated body 5. More specifically, the internal electrode 3 drawn out to one end face 6 of the laminated body 5 and the internal electrode 4 drawn out to the other end face 7 are arranged inside the laminated body 5 so as to form a capacitance. , The dielectric ceramic layers 2 are alternately arranged.
【００２５】上述の静電容量を取り出すため、積層体５
の外表面上であって、端面６および７上には、内部電極
３および４のいずれか特定のものに電気的に接続される
ように、外部電極８および９がそれぞれ形成されてい
る。外部電極８および９は、たとえば、Ｂ2 Ｏ3 −Ｌｉ
2 Ｏ−ＳｉＯ2 −ＢａＯ系ガラスフリットを含有するＡ
ｇペーストを塗布し、これを還元性雰囲気中において焼
き付けることによって形成される。In order to extract the above-mentioned capacitance, the laminated body 5
External electrodes 8 and 9 are formed on the outer surfaces of and on end surfaces 6 and 7, respectively, so as to be electrically connected to any specific one of internal electrodes 3 and 4. The external electrodes 8 and 9 are made of, for example, B 2 O 3 —Li.
A containing a 2 O-SiO 2 -BaO glass frit
It is formed by applying g paste and baking it in a reducing atmosphere.
【００２６】外部電極８および９上には、必要に応じ
て、Ｎｉ、Ｃｕ、Ｎｉ−Ｃｕ合金等からなる第１のめっ
き層１０および１１がそれぞれ形成され、さらにその上
には、半田、Ｓｎ等からなる第２のめっき層１２および
１３がそれぞれ形成される。If necessary, first plating layers 10 and 11 made of Ni, Cu, Ni—Cu alloy or the like are formed on the external electrodes 8 and 9, respectively, and solder and Sn are further formed thereon. The second plated layers 12 and 13 made of, for example, are formed respectively.
【００２７】このような積層セラミックコンデンサ１に
おいて、内部電極３および４間に位置する誘電体セラミ
ック層２は、その厚みが１．５μｍ未満とされる。この
厚みが１．５μｍ以上の場合には、誘電体セラミック層
２を構成する誘電体セラミックの誘電率がたとえ高くて
も、取得できる静電容量をそれほど大きくすることがで
きず、積層セラミックコンデンサ１において、これを小
型化しながら大容量を得ることが困難になる。In such a monolithic ceramic capacitor 1, dielectric ceramic layer 2 located between internal electrodes 3 and 4 has a thickness of less than 1.5 μm. When this thickness is 1.5 μm or more, even if the dielectric constant of the dielectric ceramic layer 2 is high, the obtained capacitance cannot be increased so much, and the monolithic ceramic capacitor 1 However, it becomes difficult to obtain a large capacity while miniaturizing the device.
【００２８】上述のように、誘電体セラミック層２の厚
みが１．５μｍ未満とされると、誘電体セラミック層２
を構成する誘電体セラミックにおいて、粒子径が微細で
均質でなければならないという要求が一層高まる。その
ため、誘電体セラミック層２を構成する誘電体セラミッ
クは、平均粒子径が２５０ｎｍ以下のセラミック原料粉
末を焼結させて得られたものとされる。As described above, when the thickness of the dielectric ceramic layer 2 is less than 1.5 μm, the dielectric ceramic layer 2
The requirement that the particle diameter of the dielectric ceramic constituting the above must be fine and uniform is further increased. Therefore, the dielectric ceramic forming the dielectric ceramic layer 2 is obtained by sintering a ceramic raw material powder having an average particle diameter of 250 nm or less.
【００２９】上述の平均粒子径が２５０ｎｍより大きい
場合には、セラミック原料粉末に電気的特性を調節する
ために添加される添加成分との反応性が悪くなり、誘電
体セラミックの均質性が損なわれるばかりでなく、１０
００℃以下の温度での焼結が困難となり、内部電極３お
よび４において電極切れなどが生じ、そのため、静電容
量が設計値から低下し、また、電気的特性の点で信頼性
の高い誘電体セラミック層２を得ることが困難になる。When the average particle diameter is larger than 250 nm, the reactivity with the additive component added to the ceramic raw material powder to adjust the electrical characteristics is deteriorated, and the homogeneity of the dielectric ceramic is impaired. Not only 10
Sintering at a temperature of 00 ° C. or less becomes difficult, and electrode breakage occurs in the internal electrodes 3 and 4, which lowers the capacitance from the design value, and has a highly reliable dielectric in terms of electrical characteristics. It becomes difficult to obtain the body ceramic layer 2.
【００３０】他方、誘電体セラミック層２を構成する誘
電体セラミックを得るためのセラミック原料粉末は、そ
の平均粒子径が小さ過ぎると、誘電体セラミックの電気
的特性を調節するために添加される添加成分との反応性
が高くなり過ぎるため、焼結時に誘電体セラミックの粒
子径が大きくなり、そのため、誘電率の温度特性および
電圧特性に関して変動幅が大きくなり、好ましくない。
このようなことから、セラミック原料粉末の平均粒子径
は５０ｎｍ以上でなければならない。On the other hand, when the average particle diameter of the ceramic raw material powder for obtaining the dielectric ceramic forming the dielectric ceramic layer 2 is too small, it is added to adjust the electrical characteristics of the dielectric ceramic. Since the reactivity with the components becomes too high, the particle size of the dielectric ceramic becomes large at the time of sintering, which causes a large fluctuation range in the temperature characteristic and the voltage characteristic of the dielectric constant, which is not preferable.
Therefore, the average particle size of the ceramic raw material powder must be 50 nm or more.
【００３１】以上のように、５０〜２５０ｎｍの平均粒
子径を有するセラミック原料粉末を用いることにより、
１０００℃以下の温度で焼結し、必要な電気的特性を有
する誘電体セラミックの生成が容易になり、内部電極３
および４の厚みが薄くなっても、電極切れ等の問題が発
生せず、そのため、内部電極３および４間の対向面積が
十分に得られ、積層セラミックコンデンサ１の小型化か
つ大容量化がより容易になる。As described above, by using the ceramic raw material powder having an average particle diameter of 50 to 250 nm,
Sintering at a temperature of 1000 ° C. or less facilitates the production of a dielectric ceramic having the required electrical characteristics, and the internal electrode 3
Even if the thicknesses of 4 and 4 become thin, problems such as electrode breakage do not occur, so that the facing area between the internal electrodes 3 and 4 can be sufficiently obtained, and the multilayer ceramic capacitor 1 can be made smaller and have a larger capacity. It will be easier.
【００３２】内部電極３および４は、金属箔状であり、
薄膜形成法によって形成された卑金属からなる金属膜を
もって構成される。内部電極３および４を構成する卑金
属としては、たとえば、ＣｕまたはＮｉが用いられる。
また、内部電極３および４を形成するための薄膜形成法
としては、好ましくは、蒸着、スパッタリング、電気め
っきまたは化学めっきが適用され、必要に応じて、これ
ら２つ以上の方法が併用されてもよい。The internal electrodes 3 and 4 are in the form of metal foil,
It is composed of a metal film made of a base metal formed by a thin film forming method. As the base metal forming the internal electrodes 3 and 4, Cu or Ni is used, for example.
Further, as a thin film forming method for forming the internal electrodes 3 and 4, vapor deposition, sputtering, electroplating or chemical plating is preferably applied, and if necessary, these two or more methods may be used in combination. Good.
【００３３】内部電極３および４の表面粗さは、５〜５
０ｎｍであることが好ましく、このような表面粗さに選
ばれることにより、誘電体セラミック層２の厚みが薄い
場合であっても、高い信頼性を維持することができる。The surface roughness of the internal electrodes 3 and 4 is 5 to 5
The thickness is preferably 0 nm, and by selecting such a surface roughness, high reliability can be maintained even when the dielectric ceramic layer 2 has a small thickness.
【００３４】内部電極３および４は、その厚みが０．４
μｍ以下とされる。なお、内部電極３および４の厚み
は、より薄いほど、積層セラミックコンデンサ１の低背
化が可能となり、より好ましいが、低融点金属を用いて
極度に薄い内部電極３および４を形成した場合、この金
属の融点に近い温度で焼成すると、金属の玉化が生じ、
内部電極３および４のカバレッジが低下することがある
ため、注意が必要である。この場合、誘電体セラミック
層２のためのセラミック材料として、より低温で焼結可
能なものを用いるなどして、内部電極３および４におけ
る玉化を抑制し得る対策をとれば、内部電極３および４
をより薄くすることによる問題を回避することができ
る。The internal electrodes 3 and 4 have a thickness of 0.4.
It is set to be not more than μm. It is to be noted that the thinner the thickness of the internal electrodes 3 and 4, the lower the height of the monolithic ceramic capacitor 1 is, which is more preferable, but when the extremely thin internal electrodes 3 and 4 are formed by using a low melting point metal, When fired at a temperature close to the melting point of this metal, lumping of the metal occurs,
Care must be taken because the coverage of the internal electrodes 3 and 4 may be reduced. In this case, as a ceramic material for the dielectric ceramic layer 2, a material that can be sintered at a lower temperature is used, and if countermeasures for suppressing lumping in the internal electrodes 3 and 4 are taken, the internal electrodes 3 and Four
It is possible to avoid the problem caused by making the thickness thinner.
【００３５】逆に、内部電極３および４の厚みが０．４
μｍを超える場合には、前述した金属粉ペーストの印刷
による内部電極を用いた場合と同様に、積層体の歪みが
大きくなり、クラックが発生するため、好ましくない。On the contrary, the thickness of the internal electrodes 3 and 4 is 0.4.
When the thickness exceeds μm, distortion of the laminate becomes large and cracks are generated, which is not preferable, as in the case of using the internal electrodes formed by printing the metal powder paste described above.
【００３６】誘電体セラミック層２を構成する誘電体セ
ラミックとしては、正方晶ペロブスカイト構造を有する
酸化物であり、（Ｂａ1-x Ｃａx ）ＴｉＯ3 （ただし、
０≦ｘ≦０．１５）を主成分とし、かつ誘電率が１００
０以上であることが好ましく、誘電率が２０００以上で
あることがより好ましい。The dielectric ceramic constituting the dielectric ceramic layer 2 is an oxide having a tetragonal perovskite structure, and (Ba 1-x Ca x ) TiO 3 (however,
0 ≦ x ≦ 0.15) as a main component and a dielectric constant of 100
It is preferably 0 or more, more preferably 2000 or more.
【００３７】たとえば、ＢａＴｉＯ3 を主成分とし、か
つコアシェル構造をもつ誘電体セラミックでは、１００
０℃以下の温度で、添加成分をセラミック粒子に均一に
拡散させることが困難であり、誘電率の温度特性や信頼
性を確保することが困難な場合がある。これに対して、
上述した（Ｂａ1-x Ｃａx ）ＴｉＯ3 を主成分としなが
ら、たとえば、電気的特性を調整したり、焼結温度を低
下させたりするための添加物を添加した系では、（Ｂａ
1-x Ｃａx ）ＴｉＯ3 自体が、ＢａＴｉＯ3 に比べて、
信頼性が高く、かつ温度特性も良好なため、比較的低温
で焼成しても、必要な電気的特性の確保が容易である。For example, in the case of a dielectric ceramic containing BaTiO 3 as a main component and having a core-shell structure, 100
At a temperature of 0 ° C. or lower, it may be difficult to uniformly diffuse the additive component into the ceramic particles, and it may be difficult to secure the temperature characteristics and reliability of the dielectric constant. On the contrary,
For example, in a system containing (Ba 1-x Ca x ) TiO 3 as a main component and an additive for adjusting electrical characteristics or lowering the sintering temperature, (Ba
1-x Ca x ) TiO 3 itself, compared to BaTiO 3 ,
Since it is highly reliable and has good temperature characteristics, it is easy to secure the necessary electrical characteristics even when firing at a relatively low temperature.
【００３８】誘電率が１０００に満たない誘電体セラミ
ックを誘電体セラミック層２において用いた場合には、
積層セラミックコンデンサ１によって取得できる静電容
量が低下し、これを小型化かつ大容量化することが困難
である。When a dielectric ceramic whose dielectric constant is less than 1000 is used in the dielectric ceramic layer 2,
The capacitance that can be obtained by the monolithic ceramic capacitor 1 decreases, and it is difficult to reduce the capacitance and increase the capacitance.
【００３９】誘電率が１０００以上であれば、たとえ
ば、誘電体セラミック層２の厚みを０．５５μｍ、内部
電極３および４の各厚みを０．２μｍとして設計した場
合、長さ３．２ｍｍ、幅１．６ｍｍおよび高さ１．６ｍ
ｍの寸法の積層セラミックコンデンサ１において、１０
０μＦ以上の静電容量を得ることが可能となる。If the dielectric constant is 1000 or more, for example, when the dielectric ceramic layer 2 is designed to have a thickness of 0.55 μm and the internal electrodes 3 and 4 have a thickness of 0.2 μm, the length is 3.2 mm and the width is 3.2 mm. 1.6 mm and height 1.6 m
In the monolithic ceramic capacitor 1 having a size of m, 10
It is possible to obtain a capacitance of 0 μF or more.
【００４０】誘電率がより高く、たとえば、誘電率が２
０００以上であれば、誘電体セラミック層２の厚みを
０．８μｍ、内部電極３および４の各厚みを０．２μｍ
としながら、同様の寸法の積層セラミックコンデンサ１
において、１００μＦ以上の静電容量を得ることができ
る。A higher dielectric constant, for example a dielectric constant of 2
000 or more, the thickness of the dielectric ceramic layer 2 is 0.8 μm, and the thickness of each of the internal electrodes 3 and 4 is 0.2 μm.
While having the same dimensions, monolithic ceramic capacitor 1
In, a capacitance of 100 μF or more can be obtained.
【００４１】上述した正方晶ペロブスカイト構造を有す
る酸化物は、Ａサイト原子（Ｂａ、Ｃａ）とＢサイト原
子（Ｔｉ）との比（Ａ／Ｂ比）が１のもののみならず、
使用の目的に応じて、たとえば０．９５〜１．０５のよ
うに、Ａ／Ｂ比を変化させたものであってもよく、特に
非還元性の誘電体セラミックを得るためには、Ａ／Ｂ比
が１．０００〜１．０３５の範囲にあることが好まし
い。The oxide having the tetragonal perovskite structure described above is not limited to one having a ratio of A site atoms (Ba, Ca) to B site atoms (Ti) (A / B ratio) of 1,
Depending on the purpose of use, the A / B ratio may be changed, for example, 0.95 to 1.05, and in order to obtain a non-reducing dielectric ceramic, A / B may be changed. The B ratio is preferably in the range of 1.000 to 1.035.
【００４２】なお、誘電体セラミック層２の信頼性を高
めたり、低温焼結化を図ったりするため、誘電体セラミ
ックは、上述の正方晶ペロブスカイト構造を有する酸化
物に、希土類元素、Ｂａ、Ｃａ、Ｚｒ、Ｍｎ、Ｍｇ、Ｓ
ｉ、Ｂ、Ａｌ、Ｌｉなどを添加したものであってもよ
く、このような元素の添加によって、たとえば、低温焼
結化を図るとともに、高い誘電率を得ることが可能であ
る。In order to improve the reliability of the dielectric ceramic layer 2 and to sinter it at a low temperature, the dielectric ceramic is made of the above-mentioned oxide having the tetragonal perovskite structure, a rare earth element, Ba and Ca. , Zr, Mn, Mg, S
It may be one to which i, B, Al, Li, etc. are added. By adding such an element, for example, low temperature sintering can be achieved and a high dielectric constant can be obtained.
【００４３】ペロブスカイト構造を有する酸化物は、ｃ
／ａ軸比が１．００７〜１．０１０である酸化物粉末か
らなるセラミック原料粉末を焼結させて得られたもので
あることが好ましい。母体のペロブスカイト構造を有す
る酸化物のｃ／ａ軸比が高い方が、より高い誘電率が得
られるため、有利である。なお、ｃ／ａ軸比が１．００
７に満たない場合には、誘電体セラミックの誘電率の温
度特性が悪化し、好ましくない。The oxide having a perovskite structure is c
It is preferably obtained by sintering a ceramic raw material powder made of an oxide powder having an / a axis ratio of 1.007 to 1.010. It is advantageous that the oxide having a matrix perovskite structure has a higher c / a axis ratio because a higher dielectric constant can be obtained. The c / a axis ratio is 1.00
If it is less than 7, the temperature characteristic of the dielectric constant of the dielectric ceramic deteriorates, which is not preferable.
【００４４】また、金属箔状の内部電極３および４を備
える積層セラミックコンデンサ１によれば、金属粉ペー
ストによって内部電極が形成される場合には困難な１０
００以上の誘電体セラミック層２の有効積層数を実現す
ることができ、積層セラミックコンデンサ１の大容量化
にとって有利である。Further, according to the monolithic ceramic capacitor 1 having the metal foil-shaped internal electrodes 3 and 4, it is difficult to form the internal electrodes by the metal powder paste.
It is possible to realize an effective number of laminated dielectric ceramic layers 2 of 00 or more, which is advantageous for increasing the capacity of the laminated ceramic capacitor 1.
【００４５】以下に、この発明をより具体的な実験例に
ついて説明する。The present invention will be described below with reference to more specific experimental examples.
【００４６】[0046]
【実験例】まず、（Ｂａ0.940 Ｃａ0.060 ）ＴｉＯ3 の
組成を有するチタン酸バリウム系の表１に示すような原
料粉末Ａ〜Ｅを得るため、種々の条件の加水分解法を適
用してチタン酸バリウム系化合物を合成した後、空気中
において仮焼し、仮焼によって生成した粉末の凝集を解
砕した。表１には、得られた原料粉末Ａ〜Ｅの各々につ
いて、仮焼温度、平均粒子径およびｃ／ａ軸比が示され
ている。Experimental Example First, in order to obtain raw material powders A to E of barium titanate type having a composition of (Ba 0.940 Ca 0.060 ) TiO 3 as shown in Table 1, the hydrolysis method under various conditions was applied to titanium. After synthesizing the barium acid-based compound, it was calcined in air, and the agglomerates of the powder generated by calcination were crushed. Table 1 shows the calcination temperature, the average particle size, and the c / a axis ratio for each of the obtained raw material powders A to E.
【００４７】[0047]
【表１】 [Table 1]
【００４８】次に、添加物として、Ｄｙ、Ｍｇ、Ｍｎ、
ＢａおよびＬｉの金属石鹸とＳｉ−Ｂのアルコキシド化
合物とを用意した。そして、各添加物を、それぞれ、有
機溶媒中に分散させた原料粉末Ａ〜Ｅの各々に添加し、
均一に混合し、スラリーを得た。Next, as additives, Dy, Mg, Mn,
A metal soap of Ba and Li and an alkoxide compound of Si-B were prepared. Then, each additive is added to each of the raw material powders A to E dispersed in an organic solvent,
The mixture was uniformly mixed to obtain a slurry.
【００４９】次に、上述のスラリーを蒸発乾燥させ、有
機溶媒を除去するとともに、さらに熱処理することによ
って、有機成分を除去した。Next, the above-mentioned slurry was evaporated to dryness to remove the organic solvent and further heat-treated to remove the organic component.
【００５０】次に、各添加物が添加された原料粉末Ａ〜
Ｅの各々の１００重量部に対して、ポリビニルブチラー
ル系バインダを１２重量部、可塑剤としてのＤＯＰ（フ
タル酸ジオクチル）を４重量部、エタノールを１００重
量部、それぞれ、加えて、ボールミルにより湿式混合
し、セラミックスラリーを得た。Next, the raw material powders A to which each additive was added
To 100 parts by weight of each of E, 12 parts by weight of polyvinyl butyral binder, 4 parts by weight of DOP (dioctyl phthalate) as a plasticizer, and 100 parts by weight of ethanol were added, respectively, and wet mixed by a ball mill. Then, a ceramic slurry was obtained.
【００５１】次に、このセラミックスラリーを、ドクタ
ーブレード法によりシート状に成形し、０．７〜２．０
μｍの範囲の種々の厚みを有する矩形のセラミックグリ
ーンシートを得た。Next, this ceramic slurry is formed into a sheet by the doctor blade method, and 0.7 to 2.0 is formed.
Rectangular ceramic green sheets with various thicknesses in the μm range were obtained.
【００５２】他方、内部電極を得るため、ポリエチレン
テレフタレート（ＰＥＴ）フィルム上に、まず、蒸着に
より銅薄膜を形成し、次いで、電気めっきによりニッケ
ル薄膜を形成し、その後、所望のパターンが得られるよ
うにレジスト処理を施して、０．０８〜０．５μｍの範
囲の種々の厚みを有する内部電極のための金属膜を作製
した。On the other hand, in order to obtain the internal electrodes, a copper thin film is first formed by vapor deposition on a polyethylene terephthalate (PET) film, and then a nickel thin film is formed by electroplating, and then a desired pattern is obtained. Was subjected to a resist treatment to prepare metal films for internal electrodes having various thicknesses in the range of 0.08 to 0.5 μm.
【００５３】次に、前述したセラミックグリーンシート
上に、この金属膜を熱転写して、内部電極を形成した。Next, the metal film was thermally transferred onto the above-mentioned ceramic green sheet to form internal electrodes.
【００５４】次いで、内部電極が形成されたセラミック
グリーンシートを、内部電極の引き出される側が互い違
いとなるように５１枚積層し、誘電体セラミック層の有
効積層数が５０の生の積層体を得た。このとき、ハンド
リング性をよくするために、内部電極の形成されないセ
ラミックグリーンシートを、上下各々に片側３００μｍ
の厚みとなるように積層した。Next, 51 ceramic green sheets having the internal electrodes formed thereon were laminated so that the drawn-out sides of the internal electrodes were staggered to obtain a raw laminate having an effective number of dielectric ceramic layers of 50. . At this time, in order to improve the handling property, the ceramic green sheets without internal electrodes are formed on the upper and lower sides by 300 μm on each side.
Was laminated so as to have a thickness of.
【００５５】次に、このようにして得られた生の積層体
を、ジルコニアセッター上に並べ、加圧式脱脂炉にて４
００℃の温度に加熱し、バインダを燃焼させた。Next, the raw laminate thus obtained was placed on a zirconia setter and placed in a pressure type degreasing furnace for 4 hours.
The binder was burned by heating to a temperature of 00 ° C.
【００５６】次いで、酸素分圧１０-9〜１０-12 ＭＰａ
のＨ2 −Ｎ2 −Ｈ2 Ｏガスからなる還元性雰囲気中にお
いて、表２に示す種々の焼成温度にて２時間焼成し、焼
結後の積層体を得た。Then, the oxygen partial pressure is 10 −9 to 10 −12 MPa.
In a reducing atmosphere consisting of H 2 —N 2 —H 2 O gas at various firing temperatures shown in Table 2 for 2 hours to obtain a laminated body after sintering.
【００５７】次に、焼結後の積層体の両端面上に、Ｂ2
Ｏ3 −Ｌｉ2 Ｏ−ＳｉＯ2 −ＢａＯ系のガラスフリット
を含有するＡｇペーストを塗布し、窒素雰囲気中におい
て、６００℃の温度で焼き付け、内部電極と電気的に接
続された外部電極を形成した。Next, B 2 was applied on both end faces of the laminated body after sintering.
An Ag paste containing a glass frit of O 3 —Li 2 O—SiO 2 —BaO system was applied and baked at a temperature of 600 ° C. in a nitrogen atmosphere to form an external electrode electrically connected to the internal electrode. .
【００５８】このようにして得られた積層セラミックコ
ンデンサの外形寸法は、幅が１．６ｍｍおよび長さが
３．２ｍｍとなった。また、１層あたりの内部電極の有
効対向面積は４．２×１０-6ｍ2 であった。The external dimensions of the monolithic ceramic capacitor thus obtained were 1.6 mm in width and 3.2 mm in length. The effective facing area of the internal electrodes per layer was 4.2 × 10 −6 m 2 .
【００５９】次に、上述のようにして得られた各試料に
ついて、表２および表３に示すような積層構造、電気的
特性および信頼性を評価した。Next, with respect to each of the samples obtained as described above, the laminated structure, electrical characteristics and reliability as shown in Tables 2 and 3 were evaluated.
【００６０】[0060]
【表２】 [Table 2]
【００６１】表２に示したデラミネーションおよび／ま
たはクラックの有無については、各試料に係る５個の積
層セラミックコンデンサを樹脂で固めて研磨し、金属顕
微鏡（×５００）を用いて目視で判定した。The presence or absence of delamination and / or cracks shown in Table 2 was judged visually by using a metallographic microscope (× 500) after polishing 5 laminated ceramic capacitors of each sample with resin. .
【００６２】表２に示した誘電体層および内部電極の各
厚みについては、各試料に係る積層セラミックコンデン
サの断面研磨面を、倍率１万倍の走査型電子顕微鏡で観
察し、その平均値を求めた。Regarding the thicknesses of the dielectric layer and the internal electrodes shown in Table 2, the cross-section polished surface of the laminated ceramic capacitor according to each sample was observed with a scanning electron microscope at a magnification of 10,000, and the average value thereof was calculated. I asked.
【００６３】表２に示したカバレッジ（被覆面積率）に
ついては、各試料に係る積層セラミックコンデンサの内
部電極面を剥離し、内部電極面に穴が形成されている様
子を顕微鏡写真（×５００）に撮り、これを画像解析処
理することによって定量化した。Regarding the coverage (coverage area ratio) shown in Table 2, a micrograph (× 500) of a state in which the internal electrode surface of the laminated ceramic capacitor according to each sample is peeled and holes are formed in the internal electrode surface It was quantified by taking an image and processing it by image analysis.
【００６４】以上の積層構造に関する評価の結果、良好
と判定された試料について、以下の電気的特性を評価し
た。The following electrical characteristics were evaluated for the samples judged to be good as a result of the above evaluation of the laminated structure.
【００６５】[0065]
【表３】 [Table 3]
【００６６】表３に示した誘電率（ε）については、静
電容量を、自動ブリッジ式測定器を用いながら、ＪＩＳ
規格５１０２に従って測定し、得られた静電容量から誘
電率（ε）を算出した。なお、誘電率算出のための電極
面積は、実質電極面積（パターン面積×カバレッジ）と
した。Regarding the dielectric constant (ε) shown in Table 3, the capacitance was measured according to JIS using an automatic bridge type measuring instrument.
The measurement was performed according to the standard 5102, and the dielectric constant (ε) was calculated from the obtained capacitance. The electrode area for calculating the dielectric constant was the actual electrode area (pattern area × coverage).
【００６７】表３に示したＭＴＴＦ（平均寿命時間）に
ついては、温度１５０℃にて、５Ｖの直流電圧を、各試
料に係る積層セラミックコンデンサに印加して、絶縁抵
抗の経時変化を測定し、絶縁抵抗値が１０5 Ω以下にな
った時点を故障とし、この故障に至るまでの時間の平均
値を求めたものである。Regarding the MTTF (average life time) shown in Table 3, a DC voltage of 5 V was applied to the laminated ceramic capacitor of each sample at a temperature of 150 ° C., and the change in insulation resistance with time was measured. The time when the insulation resistance value becomes 10 5 Ω or less is regarded as a failure, and the average value of the time until the failure is calculated.
【００６８】また、表３において、各試料に係る積層セ
ラミックコンデンサをさらに多層化して、１００μＦの
静電容量が得られるように設計した場合の誘電体セラミ
ック層の有効積層数および積層セラミックコンデンサの
厚み寸法を計算によって求めたものが示されている。Further, in Table 3, when the multilayer ceramic capacitors according to the respective samples are further multilayered and designed so as to obtain a capacitance of 100 μF, the effective number of dielectric ceramic layers and the thickness of the multilayer ceramic capacitors. The calculated dimensions are shown.
【００６９】表２および表３において、試料番号に＊を
付したものは、この発明の範囲から外れたもの、あるい
は、この発明の範囲内にあるが、好ましい範囲から外れ
たものである。In Tables 2 and 3, the sample numbers marked with * are outside the scope of the present invention, or within the scope of the present invention, but outside the preferred range.
【００７０】試料４では、表２に示すように、原料粉末
Ｄが用いられ、この原料粉末Ｄは、表１に示すように、
２５０ｎｍを超える２７０ｎｍの平均粒子径を有してい
るため、内部電極間のセラミック粒子の個数が少なくな
り、具体的なデータを示していないが、ショート等の不
良が発生しやすく、また、表３に示すように、ＭＴＴＦ
が３２時間と比較的短く、信頼性の点で問題があった。In Sample 4, raw material powder D is used as shown in Table 2, and this raw material powder D is as shown in Table 1.
Since it has an average particle size of 270 nm exceeding 250 nm, the number of ceramic particles between the internal electrodes is small, and although no specific data is shown, defects such as short circuits are likely to occur, and Table 3 As shown in
Was relatively short at 32 hours, and there was a problem in terms of reliability.
【００７１】試料６では、表２に示すように、誘電体層
の厚みが１．５μｍと厚く、大容量化を図ると、表３に
示すように、積層セラミックコンデンサの厚みが厚くな
るとともに、積層数が２１３０と大きくなり、生産面
（コストおよび歩留まり）での問題が生じた。In Sample 6, as shown in Table 2, the thickness of the dielectric layer was as thick as 1.5 μm, and when the capacity was increased, as shown in Table 3, the thickness of the laminated ceramic capacitor was increased, and The number of laminated layers was as large as 2130, which caused a problem in terms of production (cost and yield).
【００７２】試料８では、表２に示すように、内部電極
の厚みが０．６μｍと厚く、そのため、積層体の歪みが
大きくなり、同じく表２に示すように、デラミネーショ
ンおよび／またはクラックが発生した。In Sample 8, as shown in Table 2, the thickness of the internal electrodes was as thick as 0.6 μm, and therefore the strain of the laminated body was large, and as shown in Table 2, delamination and / or cracks were also generated. Occurred.
【００７３】試料１１および１２では、表２に示すよう
に、焼成温度がいずれも１０００℃を超え、そのため、
カバレッジが低下した。このような場合には、大容量化
を図るためには、一層の多層化が必要であり、積層セラ
ミックコンデンサの厚みがより大きくなるとともに、生
産面（コストおよび歩留まり）での問題が発生した。In Samples 11 and 12, as shown in Table 2, both firing temperatures exceeded 1000 ° C., and therefore,
Coverage has decreased. In such a case, in order to increase the capacity, it is necessary to further increase the number of layers, the thickness of the monolithic ceramic capacitor becomes larger, and a problem in terms of production (cost and yield) occurs.
【００７４】試料１３では、表２に示すように、原料粉
末Ｅが用いられ、この原料粉末Ｅは、表１に示すよう
に、ｃ／ａ軸比が１．００７未満の１．００６であるた
め、表３に示すように、誘電率が相対的に低く、大容量
化には多数の積層数が必要となるとともに、積層セラミ
ックコンデンサの厚みが大きくなり、生産面（コストお
よび歩留まり）での問題が発生した。In Sample 13, raw material powder E is used as shown in Table 2, and this raw material powder E has a c / a axial ratio of 1.006 which is less than 1.007, as shown in Table 1. Therefore, as shown in Table 3, the dielectric constant is relatively low, a large number of laminated layers are required to increase the capacity, and the thickness of the laminated ceramic capacitor becomes large, which leads to a reduction in production (cost and yield). Problem has occurred.
【００７５】これらに対して、試料１〜３、５、７、９
および１０によれば、デラミネーションやクラックの発
生がなく、カバレッジも比較的高く維持され、また誘電
率が相対的に高く、ＭＴＴＦについても満足する結果が
得られた。そして、大容量化にあたっても、それほど多
数の積層化が必要でなく、また、積層セラミックコンデ
ンサの厚みも比較的小さく抑えることができた。For these, samples 1-3, 5, 7, 9
According to 10 and 10, delamination and cracks did not occur, the coverage was maintained relatively high, the dielectric constant was relatively high, and the MTTF was also satisfactory. Further, even when the capacity is increased, it is not necessary to stack so many layers, and the thickness of the multilayer ceramic capacitor can be suppressed to be relatively small.
【００７６】[0076]
【発明の効果】以上のように、この発明によれば、誘電
体セラミック層の薄層化および内部電極の多層化を有利
に図ることができ、小型で大容量の積層セラミックコン
デンサを安価にかつ高い信頼性をもって得ることができ
る。As described above, according to the present invention, it is possible to advantageously reduce the thickness of the dielectric ceramic layer and the number of internal electrodes, and it is possible to inexpensively produce a small-sized and large-capacity monolithic ceramic capacitor. It can be obtained with high reliability.
【図１】この発明の一実施形態による積層セラミックコ
ンデンサ１を図解的に示す断面図である。FIG. 1 is a sectional view schematically showing a monolithic ceramic capacitor 1 according to an embodiment of the present invention.
１ 積層セラミックコンデンサ ２ 誘電体セラミック層 ３，４ 内部電極 ５ 積層体 ８，９ 外部電極 1 Multilayer ceramic capacitors 2 Dielectric ceramic layer 3,4 internal electrode 5 laminate 8,9 External electrode
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小木曽 美文 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 和田 信之 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5E001 AB03 AE00 AE02 AE03 AH03 AH07 AJ01 5E082 AB03 BC39 EE05 EE23 EE26 EE37 EE39 FG06 FG26 FG54 MM24 PP01 PP03 PP06 PP09 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Yoshifumi Ogiso 2-10-10 Tenjin, Nagaokakyo, Kyoto Stock Murata Manufacturing Co., Ltd. (72) Inventor Nobuyuki Wada 2-10-10 Tenjin, Nagaokakyo, Kyoto Stock Murata Manufacturing Co., Ltd. F-term (reference) 5E001 AB03 AE00 AE02 AE03 AH03 AH07 AJ01 5E082 AB03 BC39 EE05 EE23 EE26 EE37 EE39 FG06 FG26 FG54 MM24 PP01 PP03 PP06 PP09
Claims (5)
と、前記誘電体セラミック層間の特定の複数の界面に沿
って薄膜形成法によって形成された卑金属からなる金属
箔状の複数の内部電極とを含む、積層体、および前記積
層体の外表面上に形成され、かつ前記内部電極の特定の
ものに電気的に接続される、外部電極を備え、 各前記誘電体セラミック層は、その厚みが１．５μｍ未
満であり、 各前記誘電体セラミック層は、平均粒子径が５０〜２５
０ｎｍのセラミック原料粉末を焼結させて得られた誘電
体セラミックからなり、 各前記内部電極は、その厚みが０．４μｍ以下であり、
かつ前記積層体は、１０００℃以下の温度で焼成されて
得られたものである、積層セラミックコンデンサ。1. A plurality of laminated dielectric ceramic layers, and a plurality of metal foil-shaped internal electrodes made of a base metal formed by a thin film forming method along a plurality of specific interfaces between the dielectric ceramic layers. A laminate, and an external electrode formed on the outer surface of the laminate and electrically connected to a particular one of the internal electrodes, each dielectric ceramic layer having a thickness of 1 Less than 0.5 μm, and each of the dielectric ceramic layers has an average particle size of 50 to 25.
It is composed of a dielectric ceramic obtained by sintering 0 nm ceramic raw material powder, and each internal electrode has a thickness of 0.4 μm or less,
And the said laminated body is a laminated ceramic capacitor obtained by baking at the temperature of 1000 degreeC or less.
ト構造を有する酸化物であり、（Ｂａ1-x Ｃａx ）Ｔｉ
Ｏ3 （ただし、０≦ｘ≦０．１５）を主成分とし、かつ
誘電率が１０００以上である、請求項１に記載の積層セ
ラミックコンデンサ。2. The dielectric ceramic is an oxide having a perovskite structure, and is made of (Ba 1-x Ca x ) Ti.
The multilayer ceramic capacitor according to claim 1, which contains O 3 (where 0 ≦ x ≦ 0.15) as a main component and has a dielectric constant of 1000 or more.
００以上である、請求項２に記載の積層セラミックコン
デンサ。3. The dielectric ceramic has a dielectric constant of 20.
The multilayer ceramic capacitor according to claim 2, wherein the multilayer ceramic capacitor is 00 or more.
は、ｃ／ａ軸比が１．００７〜１．０１０である酸化物
粉末からなるセラミック原料粉末を焼結させて得られた
ものである、請求項２または３に記載の積層セラミック
コンデンサ。4. The oxide having a perovskite structure is obtained by sintering a ceramic raw material powder made of an oxide powder having a c / a axis ratio of 1.007 to 1.010. Item 4. A multilayer ceramic capacitor according to Item 2 or 3.
グ、電気めっきおよび化学めっきのうちの少なくとも１
つの方法によって形成されたものである、請求項１ない
し４のいずれかに記載の積層セラミックコンデンサ。5. The internal electrode is at least one of vapor deposition, sputtering, electroplating and chemical plating.
The multilayer ceramic capacitor according to any one of claims 1 to 4, which is formed by one of the two methods.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002031963A JP2003234242A (en) | 2002-02-08 | 2002-02-08 | Laminated ceramic capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002031963A JP2003234242A (en) | 2002-02-08 | 2002-02-08 | Laminated ceramic capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003234242A true JP2003234242A (en) | 2003-08-22 |
Family
ID=27775218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002031963A Pending JP2003234242A (en) | 2002-02-08 | 2002-02-08 | Laminated ceramic capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003234242A (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329190A (en) * | 2006-06-06 | 2007-12-20 | Tdk Corp | Dielectric element |
| JP2008084914A (en) * | 2006-09-26 | 2008-04-10 | Matsushita Electric Ind Co Ltd | Laminated capacitor |
| JP2011071162A (en) * | 2009-09-24 | 2011-04-07 | Murata Mfg Co Ltd | Multilayer ceramic electronic component |
| WO2012077585A1 (en) * | 2010-12-06 | 2012-06-14 | 株式会社村田製作所 | Multilayer ceramic electronic component |
| JP2013030754A (en) * | 2011-07-28 | 2013-02-07 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic electronic component |
| JP2013058718A (en) * | 2011-09-08 | 2013-03-28 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic electronic component and manufacturing method therefor |
| JP2014036219A (en) * | 2012-08-08 | 2014-02-24 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic electronic component and manufacturing method therefor |
| JP2016143764A (en) * | 2015-02-02 | 2016-08-08 | 太陽誘電株式会社 | Multilayer capacitor |
| KR20170094109A (en) * | 2017-08-03 | 2017-08-17 | 삼성전기주식회사 | Laminated ceramic electronic parts |
| KR20180034376A (en) * | 2018-03-28 | 2018-04-04 | 삼성전기주식회사 | Laminated ceramic electronic parts |
| KR20190121193A (en) * | 2018-10-05 | 2019-10-25 | 삼성전기주식회사 | Ceramic electronic component |
| JP2020027930A (en) * | 2018-08-16 | 2020-02-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer capacitors |
| US20200118759A1 (en) * | 2018-10-10 | 2020-04-16 | Samsung Electro-Mechanics Co., Ltd. | Multi-layered ceramic electronic component |
| KR20200097232A (en) * | 2018-10-10 | 2020-08-18 | 삼성전기주식회사 | Multi-layered ceramic electronic component |
-
2002
- 2002-02-08 JP JP2002031963A patent/JP2003234242A/en active Pending
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7929272B2 (en) | 2006-06-06 | 2011-04-19 | Tdk Corporation | Thin film capacitor |
| JP2007329190A (en) * | 2006-06-06 | 2007-12-20 | Tdk Corp | Dielectric element |
| JP2008084914A (en) * | 2006-09-26 | 2008-04-10 | Matsushita Electric Ind Co Ltd | Laminated capacitor |
| US8358495B2 (en) | 2009-09-24 | 2013-01-22 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component |
| JP2011071162A (en) * | 2009-09-24 | 2011-04-07 | Murata Mfg Co Ltd | Multilayer ceramic electronic component |
| US9972438B2 (en) | 2010-12-06 | 2018-05-15 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component |
| KR101541505B1 (en) * | 2010-12-06 | 2015-08-03 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic electronic component |
| WO2012077585A1 (en) * | 2010-12-06 | 2012-06-14 | 株式会社村田製作所 | Multilayer ceramic electronic component |
| CN103250217A (en) * | 2010-12-06 | 2013-08-14 | 株式会社村田制作所 | Multilayer ceramic electronic component |
| KR101589567B1 (en) * | 2010-12-06 | 2016-01-29 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic electronic component, and method for manufacturing a multilayer ceramic electronic component |
| JP5477479B2 (en) * | 2010-12-06 | 2014-04-23 | 株式会社村田製作所 | Multilayer ceramic electronic components |
| JPWO2012077585A1 (en) * | 2010-12-06 | 2014-05-19 | 株式会社村田製作所 | Multilayer ceramic electronic components |
| KR20150027244A (en) * | 2010-12-06 | 2015-03-11 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic electronic component, and method for manufacturing a multilayer ceramic electronic component |
| US9490069B2 (en) | 2011-07-28 | 2016-11-08 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| JP2013030754A (en) * | 2011-07-28 | 2013-02-07 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic electronic component |
| JP2013058718A (en) * | 2011-09-08 | 2013-03-28 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic electronic component and manufacturing method therefor |
| JP2014036219A (en) * | 2012-08-08 | 2014-02-24 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic electronic component and manufacturing method therefor |
| JP2016143764A (en) * | 2015-02-02 | 2016-08-08 | 太陽誘電株式会社 | Multilayer capacitor |
| KR20170094109A (en) * | 2017-08-03 | 2017-08-17 | 삼성전기주식회사 | Laminated ceramic electronic parts |
| KR101892863B1 (en) * | 2017-08-03 | 2018-08-28 | 삼성전기주식회사 | Laminated ceramic electronic parts |
| KR20180034376A (en) * | 2018-03-28 | 2018-04-04 | 삼성전기주식회사 | Laminated ceramic electronic parts |
| KR101952877B1 (en) * | 2018-03-28 | 2019-02-27 | 삼성전기주식회사 | Laminated ceramic electronic parts |
| JP2020027930A (en) * | 2018-08-16 | 2020-02-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer capacitors |
| CN111009415A (en) * | 2018-10-05 | 2020-04-14 | 三星电机株式会社 | Ceramic electronic component |
| KR20190121193A (en) * | 2018-10-05 | 2019-10-25 | 삼성전기주식회사 | Ceramic electronic component |
| KR102145311B1 (en) * | 2018-10-05 | 2020-08-18 | 삼성전기주식회사 | Ceramic electronic component |
| US11335506B2 (en) | 2018-10-05 | 2022-05-17 | Samsung Electro-Mechanics Co., Ltd. | Ceramic electronic component |
| CN111009415B (en) * | 2018-10-05 | 2023-05-16 | 三星电机株式会社 | Ceramic electronic component |
| US11837412B2 (en) | 2018-10-05 | 2023-12-05 | Samsung Electro-Mechanics Co., Ltd. | Ceramic electronic component |
| US20200118759A1 (en) * | 2018-10-10 | 2020-04-16 | Samsung Electro-Mechanics Co., Ltd. | Multi-layered ceramic electronic component |
| CN111029145A (en) * | 2018-10-10 | 2020-04-17 | 三星电机株式会社 | Multilayer ceramic electronic component |
| KR20200097232A (en) * | 2018-10-10 | 2020-08-18 | 삼성전기주식회사 | Multi-layered ceramic electronic component |
| US11164702B2 (en) | 2018-10-10 | 2021-11-02 | Samsung Electro-Mechanics Co., Ltd. | Multi-layered ceramic electronic component having step absorption layer |
| KR102426209B1 (en) * | 2018-10-10 | 2022-07-28 | 삼성전기주식회사 | Multi-layered ceramic electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4200792B2 (en) | Multilayer ceramic capacitor | |
| JP4776913B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP3878778B2 (en) | Dielectric porcelain composition and electronic component | |
| JP2016169130A (en) | Dielectric ceramic composition and ceramic electronic component | |
| JP2002080275A (en) | Dielectric ceramic and electronic component | |
| JP3785966B2 (en) | Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component | |
| JP4587924B2 (en) | Multilayer ceramic capacitor | |
| JP5804064B2 (en) | Manufacturing method of multilayer ceramic capacitor | |
| JP2003017356A (en) | Laminated electronic component and manufacturing method therefor | |
| JP2012169620A (en) | Multilayer ceramic electronic component and method for manufacturing the same | |
| JP2003234242A (en) | Laminated ceramic capacitor | |
| JP5558249B2 (en) | Multilayer ceramic capacitor | |
| JP2762427B2 (en) | Multilayer ceramic chip capacitors | |
| WO2012023406A1 (en) | Laminated ceramic electronic component | |
| JP2019099427A (en) | Dielectric composition, electronic component, and laminate electronic component | |
| JP4663141B2 (en) | Dielectric porcelain and multilayer electronic components | |
| JP5164356B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP3130214B2 (en) | Multilayer ceramic chip capacitors | |
| JP3874278B2 (en) | DIELECTRIC CERAMIC COMPOSITION, ELECTRONIC COMPONENT AND METHOD FOR PRODUCING THEM | |
| JP5046432B2 (en) | Dielectric porcelain and multilayer electronic components | |
| JP2003115416A (en) | Conductive paste, method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component | |
| JP2022182948A (en) | Ceramic electronic component and method for manufacturing the same | |
| JP2007149780A (en) | Multilayered ceramic electronic component and its manufacturing method | |
| JP2007258477A (en) | Laminated electronic component and manufacturing method thereof | |
| JP2007169088A (en) | Sintered compact, ceramic capacitor, and their production method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |