JP2912081B2 - 薄膜バリスタの製造方法及び薄膜バリスタ - Google Patents

薄膜バリスタの製造方法及び薄膜バリスタ

Info

Publication number
JP2912081B2
JP2912081B2 JP4124310A JP12431092A JP2912081B2 JP 2912081 B2 JP2912081 B2 JP 2912081B2 JP 4124310 A JP4124310 A JP 4124310A JP 12431092 A JP12431092 A JP 12431092A JP 2912081 B2 JP2912081 B2 JP 2912081B2
Authority
JP
Japan
Prior art keywords
thin film
varistor
film
srtio
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4124310A
Other languages
English (en)
Other versions
JPH05299210A (ja
Inventor
浩二 梶芳
幸生 浜地
行雄 坂部
昌弘 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kagaku Gijutsu Shinko Jigyodan
Murata Manufacturing Co Ltd
Original Assignee
Kagaku Gijutsu Shinko Jigyodan
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kagaku Gijutsu Shinko Jigyodan, Murata Manufacturing Co Ltd filed Critical Kagaku Gijutsu Shinko Jigyodan
Priority to JP4124310A priority Critical patent/JP2912081B2/ja
Publication of JPH05299210A publication Critical patent/JPH05299210A/ja
Application granted granted Critical
Publication of JP2912081B2 publication Critical patent/JP2912081B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Thermistors And Varistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本願発明は、電子回路における過
電圧(サージ)保護装置や駆動回路のスイッチング素子
などに使用される薄膜バリスタ及びその製造方法に関
し、特に、薄膜バリスタを複雑な工程によらずに製造す
る方法及びその方法により製造される薄膜バリスタに関
する。
【0002】
【従来の技術】印加される電圧が上昇するにしたがって
急激に抵抗の減少するバリスタ(バリスタダイオード)
は、電子機器において発生する各種のサージを吸収する
ために広く用いられている。このバリスタとしては、酸
化亜鉛(ZnO)と微量の酸化ビスマス(Bi23)な
どの金属酸化物を1000℃以上で焼結したZnOバリ
スタや、半導体チタン酸ストロンチウム(SrTi
3)の粒界を酸化ナトリウム(Na2O)などの金属酸
化物を用いて絶縁層としたSrTiO3バリスタが広く
知られている。
【0003】しかし、電子機器に多くのICやLSIが
使用され、電子回路をサージから保護する必要性が増大
するにつれて、低電圧用バリスタへの要求が高まり、小
型化や、実装密度の向上などへの対応性に優れた薄膜バ
リスタが検討されるに至っている。
【0004】このような薄膜バリスタに関する従来技術
としては、例えば、特開昭58−86704号公報に開
示されているように、ZnOとバリスタとして有効な添
加物を含むターゲットを用い、高周波スパッタリング法
により基板上にターゲットと同じ組成の薄膜を形成した
後、空気中において950℃で熱処理することによりZ
nO結晶粒子と添加物が偏析した粒界とを形成した薄膜
バリスタが提案されている。なお、この薄膜バリスタに
おけるバリスタ特性は、ZnO粒界の障壁に起因する非
オーム性を利用したものである。
【0005】また、特開昭58−86702号公報に
は、ZnO薄膜とBi23などの金属酸化物とを高周波
スパッタリングによって形成した後、空気中において8
00℃で熱処理した薄膜バリスタが開示されており、こ
の薄膜バリスタは、ヘテロ接合に起因する非オーム性を
利用している。
【0006】
【発明が解決しようとする課題】上記特開昭58−86
704号公報に開示されている薄膜バリスタに代表され
るタイプの薄膜バリスタは、立上がり電圧が100Vと
高く、低電圧回路に利用することが困難であるという問
題点がある。これは、この方法で製造されたZnO薄膜
の厚さが約0.5μmであるのに対して、ZnO結晶の
粒子径が10nm程度と非常に小さいことによるものであ
る。すなわち、立上がり電圧は対向する電極間で直列に
接続された粒界の数に比例するため、この場合およそ5
0個の粒界が直列に接続されることになり、立上がり電
圧が高くなるものである。したがって、立上がり電圧を
下げて低電圧回路に対応するためには、ZnO薄膜の膜
厚を薄くするかまたはZnOの粒子径を大きくすること
が必要である。しかし、ZnO薄膜の膜厚を薄くした場
合には、(素子)薄膜バリスタの電流耐量の低下が重大
な問題となり、また、ZnO結晶の粒子径を大きくした
場合には、サージ電流の局所的な集中による素子(薄膜
バリスタ)の破壊や劣化を招くという問題点がある。
【0007】また、特開昭58−86702号公報に開
示された薄膜バリスタは、数Vから十数Vの低い立上が
り電圧を実現することができるが、ZnO薄膜と金属酸
化物薄膜を順次積層するという複数の薄膜形成工程を必
要とし、生産効率が悪いという問題点がある。
【0008】さらに、特開昭58−86704号及び特
開昭58−86702号公報に開示された薄膜バリスタ
はいずれも高温での熱処理を必要とするため、製造工程
が複雑になるという問題点がある。
【0009】本願発明は、上記の問題点を解決するもの
であり、立上がり電圧が低く、数V程度の低電圧回路に
対応することが可能な薄膜バリスタを、低温でかつ、簡
便に製造することが可能な薄膜バリスタの製造方法及び
この製造方法を利用して得られる低電圧回路に対応する
ことが可能な薄膜バリスタを提供することを目的とす
る。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本願発明の薄膜バリスタの製造方法は、基板上に少
なくとも1個のチタン(Ti)金属膜を形成し、これ
を、0.1mol/l 以上のストロンチウムイオン(Sr
2+)を含むpH13以上の処理水溶液に浸漬し、100
℃以上の温度で水熱処理することにより前記チタン金属
膜の表面にチタン酸ストロンチウム(SrTiO3)薄
膜を形成した後、前記チタン酸ストロンチウム薄膜上に
複数個の金属膜を形成して、電流が該金属膜と、チタン
酸ストロンチウム薄膜を介して該金属膜と対向するチタ
ン金属膜との間を複数回通過するような経路を形成する
ことを特徴としている。
【0011】また、前記基板を前記処理水溶液に浸漬し
て水熱処理する工程において、前記処理水溶液中に配設
された任意の電極と前記チタン金属膜間に通電すること
により行う電解処理を前記水熱処理と同時に施すことを
特徴とする。
【0012】また、本願発明の薄膜バリスタは、上記の
方法により製造されるものであり、基板と、チタン金属
膜と、チタン酸ストロンチウム薄膜と、複数個の金属膜
とを具備している。
【0013】
【作用】水熱処理を行うことにより均一な半導体SrT
iO3薄膜を、基板上に形成されたチタン金属膜上に形
成した後、SrTiO3薄膜上に電極として複数個の金
属膜を形成することにより、特に高温での熱処理などを
必要とすることなく簡便に低電圧回路に対応した薄膜バ
リスタを製造することが可能になる。
【0014】また、本願発明の製造方法により製造され
る薄膜バリスタは、水熱処理(水熱反応)により形成さ
れた半導体SrTiO3薄膜を構成するSrTiO3粒子
の粒界に生じるポテンシャル障壁と、半導体SrTiO
3薄膜とチタン金属膜及びSrTiO3薄膜上に形成され
た金属膜の接触面に生じるショットキー障壁との両方に
起因するバリスタ特性を利用しており、SrTiO3
膜を構成するSrTiO3粒子の障壁と、これを挟んで
対向する2種類の障壁をサージ電流が通過する回数を制
御することにより、バリスタ特性の立上がり電圧を制御
することが可能になる。
【0015】
【実施例】以下に、本願発明の実施例を示して発明の特
徴をさらに詳しく説明する。
【0016】まず、清浄で平滑な面を有する厚さ1.0
mmのガラス基板上に、公知の高周波スパッタリング法に
より、下記の実施例1,2,3の薄膜バリスタ(素子)
に必要なパターンのチタン(Ti)金属膜(厚さ約1μ
m)を、所定のマスクを用いて形成した。次に、0.5m
ol/l の濃度の硝酸ストロンチウム(Sr(NO3 2)
水溶液にNaOH水溶液を添加してpHを14.5に調
整することにより処理水溶液を調製した。この処理水溶
液をオートクレーブ内に移し、Ti金属膜が形成された
ガラス基板を処理水溶液に浸漬して所定の温度(例えば
150℃)まで昇温した後、60分間その温度に保持し
て水熱合成反応を行わせることにより、Ti金属膜表面
にSrTiO3の多結晶薄膜を形成した。それから、ガ
ラス基板を蒸留水中で十分に超音波洗浄した後、120
℃で60分間乾燥した。
【0017】このようにして得られたSrTiO3薄膜
の表面を走査型電子顕微鏡により観察するとともに、X
線回折装置を用いてその結晶性を調べた。図1は、走査
電子顕微鏡によるSrTiO3薄膜の結晶構造を示す
電子顕微鏡写真であり、図2は、X線回折パターンを示
す図である。
【0018】図1及び図2より、均一な径の粒子からな
る結晶性の高いSrTiO3薄膜が形成されていること
がわかる。また、このSrTiO3薄膜の抵抗率は、約
107Ω・cmであった。
【0019】この実施例においては、Sr2+イオン源と
してSr(NO32を用い、pH調整用のアルカリとし
てNaOHを用いた場合について説明しているが、Sr
2+イオン源及びpH調整用アルカリは、これに限られる
ものではなく、その目的を達成することができる他の物
質、例えば、Sr(OH)2・8H2O(Sr2+イオン
源)とKOH(アルカリ)を用いることができる。
【0020】なお、水熱処理の際、水溶液中に別に電極
(例えば、白金電極)を設け、該白金電極とTi金属膜
にオートクレーブ外から電力を供給できるようにして、
それらの間に30V以下の定電圧条件もしくは100m
A以下の定電流条件で通電(以下、電解処理という)し
ながらSrTiO3薄膜を形成することにより、上記の
水熱処理のみによる場合よりも短時間で所望の粒子径及
び結晶度のSrTiO 3薄膜を得ることができる。
【0021】それから、このTi金属膜上に形成したS
rTiO3薄膜上に、電極として種々の材料からなる金
属膜を形成した。この金属膜(電極)の形成方法には特
に制約はなく、通常の蒸着法や高周波スパッタリングな
どの薄膜形成方法を用いることができる。なお、以下に
示す各実施例1,2,3の素子(薄膜バリスタ)におい
ては、所定のマスクを用いて必要なパターンの金属膜
(電極)を形成するとともに、素子の直流電圧−電流特
性(V−I特性)を測定し、式 I=(V/C)a (C:定数) で表される非線形係数(a)を見積もった。
【0022】以下、具体的な実施例を図に基づいて説明
する。
【0023】[実施例1]図3に示すように、この実施
例の薄膜バリスタ(素子)は、ガラス基板1の一方の面
全体に形成されたTi金属膜2の全面に、上述の方法
(水熱処理による方法及び水熱処理と同時に電解処理を
施す方法)によりSrTiO3薄膜3を形成し、その上
に、Agからなる電極(金属膜)4,5を蒸着すること
により形成されており、金属膜4,5が電極(Ag電
極)を構成している。図4に、この薄膜バリスタ(素
子)のV−I特性を示す。
【0024】この薄膜バリスタにおいては、電流は、A
g電極4→SrTiO3薄膜3→Ti金属膜2→SrT
iO3薄膜3→Ag電極5の経路で流れるため、Ti金
属膜2とSrTiO33との接触面6及びAg電極4,
5とSrTiO3薄膜3の接触面7,8に起因するショ
ットキー障壁の差の影響が相殺され、V−I特性として
は、図4に示すようないわゆる対称型の特性が得られ
る。したがって、この実施例の薄膜バリスタにおいて
は、Ag電極4,5のどちらを正極にとってもよい。な
お、V−I特性の立上がり電圧は約5.0Vであり、そ
のときのa値は約22であった。
【0025】[実施例2]図5に示すように、この実施
例の薄膜バリスタ(素子)は、ガラス基板9の一方の面
全体に形成されたTi金属膜10の全面に、上述の方法
(水熱処理による方法及び水熱処理と同時に電解処理を
施す方法)によりSrTiO3薄膜11を形成し、この
SrTiO3薄膜11上に、上記実施例1の場合と同様
の形状に一対のAl電極(金属膜)12,13を蒸着す
ることにより形成されている。図6に、この薄膜バリス
タのV−I特性を示す。
【0026】この薄膜バリスタの電流経路は実施例1の
薄膜バリスタと同様で、電流は、Al電極12→SrT
iO3薄膜11→Ti金属膜10→SrTiO3薄膜11
→Al電極13の経路で流れるため、図6に示すような
いわゆる対称型の特性が得られる。したがって、この実
施例の薄膜バリスタにおいても、Al電極12,13の
どちらを正極にとってもよい。
【0027】但し、この薄膜バリスタにおいては、Sr
TiO3薄膜11とTi金属膜10の接触面14に起因
するショットキー障壁の大きさは実施例1の場合と同じ
であるが、SrTiO3薄膜11とAl電極12,13
との接触面15,16に起因するショットキー障壁の大
きさは実施例1のAg電極の場合とは差があるため、V
−I特性の立上がり電圧は約5.2V、そのときのa値
は約19で、実施例1の薄膜バリスタとは少し差があ
る。
【0028】[実施例3]図7に示すように、この実施
例の薄膜バリスタ(素子)においては、ガラス基板17
の一方の面に形成された2つのTi金属膜18,19の
上に、一対のSrTiO3薄膜20,21を形成し、さ
らに、その上にAgを蒸着することにより、Ag電極
(金属膜)22,23,24が隣接して形成されてお
り、Ag電極23は2つのSrTiO3薄膜20,21
にわたって形成されている。なお、Ag電極22,24
の面積及びAg電極23がSrTiO3薄膜20,21
と重なる(接触する)面積は実施例1及び2の薄膜バリ
スタと同じになるように構成されている。図8に、Ag
電極22とAg電極23を測定端子としたときの薄膜バ
リスタのV−I特性を示す。
【0029】この薄膜バリスタにおいては、Ag電極2
2→SrTiO3薄膜20→Ti金属膜18→SrTi
3薄膜20→Ag電極23→SrTiO3薄膜21→T
i金属膜19→SrTiO3薄膜21→Ag電極24の
経路で電流が流れる。したがって、Ag電極と、SrT
iO3薄膜を介してAg電極と対向するTi金属膜の間
を電流が通過する回数が実施例1の2倍になり、立上が
り電圧も2倍の10Vとなる。なお、a値は、約20で
あり、上記実施例1の場合と大きな差は認められなかっ
た。
【0030】このように、実施例1と実施例3との関係
から容易に推測されるように、電流の通過経路を制御す
ることにより、立上がり電圧を必要に応じて増減し、所
望の特性を得ることが可能になる。
【0031】なお、上記実施例では、水熱処理の方法に
よりSrTiO3薄膜を形成した薄膜バリスタと、水熱
処理と同時に電解処理を行ってSrTiO3薄膜を形成
した薄膜バリスタとを製造したが、いずれの場合にも同
等の特性を有する薄膜バリスタを得ることができた。
【0032】また、上記実施例では、金属膜(電極)を
構成する材料としてAg及びAlを用いた場合について
説明したが、金属膜(電極)用の材料は、これに限られ
るものではなく、公知の種々の電極材料を用いることが
可能である。
【0033】
【発明の効果】上述のように、本願発明の薄膜バリスタ
の製造方法は、基板上に少なくとも1個のTi金属膜を
形成し、これを処理水溶液に浸漬して水熱処理すること
により、Ti金属膜の表面にSrTiO3薄膜を形成し
た後、SrTiO3薄膜上に複数個の金属膜を形成し
て、電流が該金属膜と、チタン酸ストロンチウム薄膜を
介して該金属膜と対向するチタン金属膜との間を複数回
通過する経路を形成するようにしているので、低温の水
熱処理によりSrTiO3薄膜を形成し、その上に金属
膜を形成するだけで、特に高温の熱処理工程を必要とす
ることなく所望の特性を有する薄膜バリスタを製造する
ことができる。
【0034】また、本願発明によれば、サージ電流の経
路と電極材料を選択することによりV−I特性の対称性
や非線形係数を調整することが可能になり、種々の作動
電圧の回路に合致したバリスタ特性を実現することがで
きる。
【0035】さらに、任意の形状の薄膜バリスタ素子の
回路を基板上に形成することが可能になり、設計の自由
度を向上させることができる。
【図面の簡単な説明】
【図1】本願発明の一実施例にかかる薄膜バリスタの製
造方法によりTi金属膜上に形成したSrTiO3薄膜
の結晶構造を示す電子顕微鏡写真である。
【図2】本願発明の一実施例にかかる薄膜バリスタの製
造方法によりTi金属膜上に形成したSrTiO3薄膜
のX線回折パターンを示す図である。
【図3】実施例1の薄膜バリスタを示す斜視図である。
【図4】実施例1の薄膜バリスタのV−I特性を示す線
図である。
【図5】実施例2の薄膜バリスタを示す斜視図である。
【図6】実施例2の薄膜バリスタのV−I特性を示す線
図である。
【図7】実施例3の薄膜バリスタを示す斜視図である。
【図8】実施例3の薄膜バリスタのV−I特性を示す線
図である。
【符号の説明】
1,9,17 基板(ガ
ラス基板) 2,10,18,19 Ti金属
膜 3,11,20,21 SrTi
3薄膜 4,5,12,13,22,23,24 金属膜
(電極)
フロントページの続き (72)発明者 浜地 幸生 京都府長岡京市天神二丁目26番10号 株 式会社 村田製作所内 (72)発明者 坂部 行雄 京都府長岡京市天神二丁目26番10号 株 式会社 村田製作所内 (72)発明者 吉村 昌弘 神奈川県綾瀬市寺尾中一丁目6番12 (56)参考文献 特開 平3−177356(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01C 7/02 - 7/22

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上に少なくとも1個のチタン(T
    i)金属膜を形成し、これを、0.1mol/l 以上のス
    トロンチウムイオン(Sr2+)を含むpH13以上の処
    理水溶液に浸漬し、100℃以上の温度で水熱処理する
    ことにより前記チタン金属膜の表面にチタン酸ストロン
    チウム(SrTiO3)薄膜を形成した後、前記チタン
    酸ストロンチウム薄膜上に複数個の金属膜を形成して、
    電流が該金属膜と、チタン酸ストロンチウム薄膜を介し
    て該金属膜と対向するチタン金属膜との間を複数回通過
    するような経路を形成することを特徴とする薄膜バリス
    タの製造方法。
  2. 【請求項2】 前記基板を前記処理水溶液に浸漬して水
    熱処理する工程において、前記処理水溶液中に配設され
    た任意の電極と前記チタン金属膜間に通電することによ
    り行う電解処理を前記水熱処理と同時に施すことを特徴
    とする請求項1記載の薄膜バリスタの製造方法。
  3. 【請求項3】 請求項1または2記載の方法により製造
    される、前記基板と、チタン金属膜と、チタン酸ストロ
    ンチウム薄膜と、複数個の金属膜とを具備する薄膜バリ
    スタ。
JP4124310A 1992-04-16 1992-04-16 薄膜バリスタの製造方法及び薄膜バリスタ Expired - Fee Related JP2912081B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4124310A JP2912081B2 (ja) 1992-04-16 1992-04-16 薄膜バリスタの製造方法及び薄膜バリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4124310A JP2912081B2 (ja) 1992-04-16 1992-04-16 薄膜バリスタの製造方法及び薄膜バリスタ

Publications (2)

Publication Number Publication Date
JPH05299210A JPH05299210A (ja) 1993-11-12
JP2912081B2 true JP2912081B2 (ja) 1999-06-28

Family

ID=14882168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4124310A Expired - Fee Related JP2912081B2 (ja) 1992-04-16 1992-04-16 薄膜バリスタの製造方法及び薄膜バリスタ

Country Status (1)

Country Link
JP (1) JP2912081B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1746608A2 (en) 2005-05-23 2007-01-24 Fujitsu Ltd. Electronic circuit device and manufacturing method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4697528B2 (ja) 2004-06-02 2011-06-08 太陽誘電株式会社 弾性波装置
CN105264618B (zh) * 2012-11-12 2018-06-05 俄勒冈州立大学 非晶金属薄膜非线性电阻器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1746608A2 (en) 2005-05-23 2007-01-24 Fujitsu Ltd. Electronic circuit device and manufacturing method
EP1746609A2 (en) 2005-05-23 2007-01-24 Fujitsu Ltd. Electronic circuit device and manufacturing method
US7570149B2 (en) 2005-05-23 2009-08-04 Fujitsu Limited Electronic circuit device including electric element and varistor on substrate and its manufacture method

Also Published As

Publication number Publication date
JPH05299210A (ja) 1993-11-12

Similar Documents

Publication Publication Date Title
Chen et al. Effect of textured LaNiO3 electrode on the fatigue improvement of Pb (Zr0. 53Ti0. 47) O3 thin films
KR100417743B1 (ko) 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법
KR100570860B1 (ko) 처리중에 손상된 강유전체막의 전압사이클링회복
Wang et al. Properties of epitaxial ferroelectric PbZr 0.56 Ti 0.44 O 3 heterostructures with La 0.5 Sr 0.5 CoO 3 metallic oxide electrodes
TWI244660B (en) High dielectric constant insulating film, thin-film capacitive element, thin-film multilayer capacitor, and method for manufacturing thin-film capacitive element
JPH04367211A (ja) Icにおける強誘電性キャパシタおよびその製造方法
DE4017518A1 (de) Verfahren zur herstellung von monolayer-kondensatoren
KR19980702980A (ko) 층형성 초격자 재료 및 이를 포함하는 전자 소자 제조 방법
WO2000030161A1 (en) Inert gas recovery annealing of hydrogen-damaged ferroelectric films
US7745869B2 (en) Thin film capacitance element composition, high permittivity insulation film, thin film capacitance element, thin film multilayer capacitor and production method of thin film capacitance element
JP2912081B2 (ja) 薄膜バリスタの製造方法及び薄膜バリスタ
US7145198B2 (en) Compositions for thin-film capacitance device, high-dielectric constant insulating film, thin-film capacitance device, and thin-film multilayer capacitor
KR19990083292A (ko) 강유전체집적회로의제조방법
JP2912080B2 (ja) 薄膜バリスタの製造方法及び薄膜バリスタ
JP3850605B2 (ja) 固相エキシマデバイス及びその製造方法
DE112017000678T5 (de) Piezoelektrisches Element
KR20050092437A (ko) 박막 용량 소자용 조성물, 고유전율 절연막, 박막 용량소자, 박막 적층 콘덴서 및 박막 용량 소자의 제조방법
Das et al. Leakage current characteristics of laser-ablated SrBi 2 Nb 2 O 9 thin films
JPH06231907A (ja) 薄膜バリスタの製造方法及び薄膜バリスタ
Lee et al. Effect of interfaces on the electrical behavior of (Pb0. 72La0. 28) TiO3 thin films
JPS6253923B2 (ja)
JP2004165596A (ja) 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサ、電子回路および電子機器
Kruzina et al. Effect of thermal treatment on structure and leakage current of Na0. 5Bi0. 5TiO3 thin films
DE19851280A1 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht
JPH0296301A (ja) バリスタ素子

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990323

LAPS Cancellation because of no payment of annual fees