JPH06231907A - 薄膜バリスタの製造方法及び薄膜バリスタ - Google Patents

薄膜バリスタの製造方法及び薄膜バリスタ

Info

Publication number
JPH06231907A
JPH06231907A JP5037559A JP3755993A JPH06231907A JP H06231907 A JPH06231907 A JP H06231907A JP 5037559 A JP5037559 A JP 5037559A JP 3755993 A JP3755993 A JP 3755993A JP H06231907 A JPH06231907 A JP H06231907A
Authority
JP
Japan
Prior art keywords
thin film
varistor
insulating substrate
comb
srtio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5037559A
Other languages
English (en)
Inventor
Kouji Kajiyoshi
浩二 梶芳
Yukio Hamachi
幸生 浜地
Yukio Sakabe
行雄 坂部
Masahiro Yoshimura
昌弘 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Research Development Corp of Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd, Research Development Corp of Japan filed Critical Murata Manufacturing Co Ltd
Priority to JP5037559A priority Critical patent/JPH06231907A/ja
Publication of JPH06231907A publication Critical patent/JPH06231907A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】 【目的】 低温でかつ、簡便に、1V以下の低いバリス
タ電圧を有する薄膜バリスタを得る。 【構成】 表面にTi金属膜が形成された絶縁基板1
(または、Tiを含有する絶縁基板)を、Sr2+イオン
を0.1mol/l 以上含むpH13以上の処理水溶液に
浸漬し、100℃以上の温度で水熱処理することによ
り、Ti金属膜(または、絶縁基板中のTi)とSr2+
イオンとを反応させ、絶縁基板1上にチタン酸ストロン
チウム(SrTiO3)薄膜2を形成するとともに、S
rTiO3薄膜2上に櫛形電極3を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本願発明は、電子回路における過
電圧(サージ)保護装置や駆動回路のスイッチング素子
などに使用される薄膜バリスタ及びその製造方法に関
し、特に、薄膜バリスタを複雑な工程を必要とすること
なく製造する方法及びその方法により製造される薄膜バ
リスタに関する。
【0002】
【従来の技術】印加される電圧が上昇するにしたがって
急激に抵抗の減少するバリスタ(バリスタダイオード)
は、電子機器において発生する各種のサージを吸収する
ために広く用いられている。このバリスタとしては、酸
化亜鉛(ZnO)と微量の酸化ビスマス(Bi23)な
どの金属酸化物を1000℃以上で焼結したZnOバリ
スタや、半導体チタン酸ストロンチウム(SrTi
3)の粒界を酸化ナトリウム(Na2O)などの金属酸
化物を用いて絶縁層としたSrTiO3バリスタが広く
知られている。
【0003】しかし、電子機器に多くのICやLSIが
使用され、電子回路をサージから保護する必要性が増大
するにつれて、低電圧用バリスタへの要求が高まり、小
型化や、実装密度の向上などへの対応性に優れた薄膜バ
リスタが検討されるに至っている。
【0004】このような薄膜バリスタに関する従来技術
としては、例えば、特開昭58−86704号公報に開
示されているように、ZnOとバリスタとして有効な添
加物を含むターゲットを用い、高周波スパッタリング法
により基板上にターゲットと同じ組成の薄膜を形成した
後、空気中において950℃で熱処理することによりZ
nO結晶粒子と添加物が偏析した粒界とを形成した薄膜
バリスタが提案されている。なお、この薄膜バリスタに
おけるバリスタ特性は、ZnO粒界の障壁に起因する非
オーム性を利用したものである。
【0005】また、特開昭58−86702号公報に
は、ZnO薄膜とBi23などの金属酸化物とを高周波
スパッタリングによって形成した後、空気中において8
00℃で熱処理した薄膜バリスタが開示されており、こ
の薄膜バリスタは、ヘテロ接合に起因する非オーム性を
利用している。
【0006】
【発明が解決しようとする課題】上記特開昭58−86
704号公報に開示されている薄膜バリスタに代表され
るタイプの薄膜バリスタは、立上がり電圧が100Vと
高く、低電圧回路に利用することが困難であるという問
題点がある。これは、この方法で製造されたZnO薄膜
の厚さが約0.5μmであるのに対して、ZnO結晶の
粒子径が10nm程度と非常に小さいことによるものであ
る。すなわち、立上がり電圧は対向する電極間で直列に
接続された粒界の数に比例するため、この場合およそ5
0個の粒界が直列に接続されることになり、立上がり電
圧が高くなるものである。したがって、立上がり電圧を
下げて低電圧回路に対応するためには、ZnO薄膜の膜
厚を薄くするかまたはZnOの粒子径を大きくすること
が必要である。しかし、ZnO薄膜の膜厚を薄くした場
合には、薄膜バリスタ(素子)の電流耐量の低下が重大
な問題となり、また、ZnO結晶の粒子径を大きくした
場合には、サージ電流の局所的な集中による薄膜バリス
タの破壊や劣化を招くという問題点がある。
【0007】また、特開昭58−86702号公報に開
示された薄膜バリスタは、数Vから十数Vの低い立上が
り電圧を実現することができるが、ZnO薄膜と金属酸
化物薄膜を順次積層するという複数の薄膜形成工程を必
要とし、生産効率が悪いという問題点がある。
【0008】さらに、特開昭58−86704号及び特
開昭58−86702号公報に開示された薄膜バリスタ
はいずれも高温での熱処理を必要とするため、製造工程
が複雑になるという問題点がある。
【0009】本願発明は、上記の問題点を解決するもの
であり、立上がり電圧が低く、1V以下の低電圧回路に
も対応することが可能な薄膜バリスタを、低温でかつ、
簡便に製造することが可能な薄膜バリスタの製造方法及
びこの製造方法を利用して得られる低電圧回路にも対応
することが可能な薄膜バリスタを提供することを目的と
する。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本願第1の発明にかかる薄膜バリスタの製造方法
は、表面にチタン(Ti)金属膜が形成された絶縁基板
を、ストロンチウムイオン(Sr2+イオン)を0.1mo
l/l 以上含むpH13以上の処理水溶液に浸漬し、1
00℃以上の温度で水熱処理することにより、Ti金属
膜とSr2+イオンとを反応させ、前記絶縁基板上にチタ
ン酸ストロンチウム(SrTiO3)薄膜を形成する工
程と、前記SrTiO3薄膜上に櫛形電極を形成する工
程とを具備することを特徴としている。
【0011】また、上記薄膜バリスタの製造方法におい
ては、絶縁基板を水熱処理する工程において、処理水溶
液中に配設された任意の電極とTi金属膜間に通電する
ことにより行う電解処理を水熱処理と同時に施すことに
より、SrTiO3薄膜を効率よく形成することができ
る。
【0012】本願第2の発明にかかる薄膜バリスタの製
造方法は、Tiを含有する絶縁基板を、Sr2+イオンを
0.1mol/l 以上含むpH13以上の処理水溶液に浸
漬し、100℃以上の温度で水熱処理することにより、
前記絶縁基板中に含有されるTiとSr2+イオンとを反
応させ、絶縁基板上にSrTiO3薄膜を形成する工程
と、前記SrTiO3薄膜上に櫛形電極を形成する工程
とを具備することを特徴としている。
【0013】また、本願発明にかかる薄膜バリスタは、
上記本願発明の製造方法により製造される薄膜バリスタ
であり、絶縁基板と、絶縁基板上に形成されたSrTi
3薄膜と、SrTiO3薄膜上に形成された櫛形電極と
を具備することを特徴としている。
【0014】
【作用】水熱処理を行うことにより均一な半導体SrT
iO3薄膜を、基板に形成されたTi金属膜上あるい
は、Tiを含有する基板上に形成した後、SrTiO3
薄膜上に複数個の金属膜を配設して櫛形電極を形成する
ことにより、特に高温での熱処理などを必要とすること
なく簡便に、低電圧回路にも対応した薄膜バリスタを製
造することが可能になる。
【0015】また、本願発明の製造方法により製造され
る薄膜バリスタは、水熱処理(水熱反応)により形成さ
れた半導体SrTiO3薄膜を構成するSrTiO3粒子
(粒径約0.2μm)の粒界に生じるポテンシャル障壁
に起因するバリスタ特性を利用するものであり、SrT
iO3薄膜内を該薄膜面に平行に電流が通過するような
経路を構成するように櫛形電極を形成するとともに、S
rTiO3薄膜を構成するSrTiO3粒子の粒子径を均
一化し、サージ電流が通過する粒子数を制御することに
より、バリスタ特性の立上がり電圧を1V以下で制御す
ることが可能になる。
【0016】
【実施例】以下に、本願発明の実施例を示してその特徴
をさらに詳しく説明する。
【0017】まず、清浄で平滑な面を有する厚さ1.0
mmのガラス基板上に、公知の高周波スパッタリング法に
より、下記の実施例1,2,3の薄膜バリスタ(素子)
に必要なパターンのTi金属膜(厚さ約0.1μm)
を、所定のマスクを用いて形成した。次に、0.5mol
/l の濃度の硝酸ストロンチウム(Sr(NO32)水
溶液にNaOH水溶液を添加してpHを14.5に調整
することにより処理水溶液を調製した。そして、この処
理水溶液をオートクレーブ内に入れ、Ti金属膜が形成
されたガラス基板を処理水溶液に浸漬して所定の温度
(例えば150℃)まで昇温した後、60分間その温度
に保持して水熱合成反応を行わせることにより、Ti金
属膜表面にSrTiO3の多結晶薄膜を形成した。この
とき、ガラス基板上に形成されたTi金属膜を構成する
Tiは、SrTiO3の生成にすべて消費され、ガラス
基板上にTi金属膜は残留しなかった。
【0018】それから、水熱処理後のガラス基板を蒸留
水中で十分に超音波洗浄した後、120℃で60分間乾
燥した。
【0019】このようにして得られたSrTiO3薄膜
の表面を走査型電子顕微鏡により観察するとともに、X
線回折装置を用いてその結晶性を調べた。図1は、走査
型電子顕微鏡によるSrTiO3薄膜の結晶構造を示す
電子顕微鏡写真であり、図2は、X線回折パターンを示
す図である。
【0020】図1及び図2より、約0.2μmの均一な
径の粒子が整然と配列された結晶性の高いSrTiO3
薄膜が形成されていることがわかる。また、このSrT
iO3薄膜の電気抵抗率は、約107Ω・cmであった。
【0021】なお、この実施例では、ガラス基板上のT
i金属膜を構成するTiは、水熱合成反応において、S
rTiO3の生成にすべて消費されているが、このよう
に、ガラス基板上にTi金属膜が残存しないようにする
ためには、水熱処理の条件(処理水溶液の温度,PH、
あるいは処理時間など)にも関係するが、絶縁基板上に
形成されるTi金属膜の厚みを、0.1〜0.5μmの
範囲に調整することが好ましい。
【0022】また、この実施例では、Tiを蒸着するこ
とによりその表面にTi金属膜を形成したガラス基板を
SrTiO3を形成する基板として用いた場合について
説明しているが、SrTiO3を形成するための基板と
してはこのようなTi蒸着ガラス基板に限らず、例え
ば、酸化チタン(TiO2)基板などのTiを含有する
絶縁基板を用いることが可能である。この場合、絶縁基
板(TiO2基板)中のTiが処理水溶液中のSr2+
オンと反応することにより絶縁基板の表面にSrTiO
3薄膜が形成される。
【0023】また、この実施例においては、Sr2+イオ
ン源としてSr(NO32を用い、pH調整用のアルカ
リとしてNaOHを用いた場合について説明している
が、Sr2+イオン源及びpH調整用アルカリは、これに
限られるものではなく、その目的を達成することができ
る他の物質、例えば、Sr(OH)2・8H2O(Sr2+
イオン源)とKOH(アルカリ)を用いることが可能で
ある。
【0024】なお、水熱処理の際、水溶液中に別に電極
(例えば、白金電極)を設け、該白金電極とTi金属膜
にオートクレーブ外から電力を供給できるようにして、
それらの間に通電(以下、電解処理という)しながらS
rTiO3薄膜を形成することにより、上記の水熱処理
のみによる場合よりも短時間で所望の粒子径及び結晶度
のSrTiO3薄膜を得ることができる。
【0025】それから、上記のようにして形成されたS
rTiO3薄膜上に、所定の形状の櫛形電極(金属膜)
を形成した。この櫛形電極(金属膜)の形成方法には特
に制約はなく、通常の蒸着法や高周波スパッタリングな
どの薄膜形成方法を適用することができる。なお、以下
に示す各実施例1,2,3の薄膜バリスタにおいては、
所定のマスクを用いて必要なパターンの櫛形電極(金属
膜)を形成するとともに、薄膜バリスタの直流電圧−電
流特性(V−I特性)を測定し、式: I=(V/C)a (C:定数) で表される非線形係数(a)を見積もった。
【0026】以下、具体的な実施例を図に基づいて説明
する。
【0027】[実施例1]図3に示すように、この実施
例の薄膜バリスタ(素子)は、ガラス基板(絶縁基板)
1の一方の面全体に、上述の方法(水熱処理による方法
及び水熱処理と同時に電解処理を施す方法)によりSr
TiO3薄膜2を形成し、このSrTiO3薄膜2上にA
gを蒸着して一対の正規型の櫛形電極3を形成すること
により作製されたものである。なお、図4に、この薄膜
バリスタの櫛形電極3の平面形状を示す。
【0028】なお、図4の、各フィンガー4の幅f,各
フィンガー4間の距離gなどの寸法は次の通りである。 a=2.00mm b=0.30mm c=3.00mm d=2.34mm e=7.60mm f=60μm g=60μm
【0029】また、図5に、この薄膜バリスタのV−I
特性を示す。
【0030】この薄膜バリスタにおいては、図5に示す
ように、いわゆる、対称型のV−I特性が得られてい
る。また、V−I特性の立上がり電圧は約0.50Vで
あり、そのときのa値は約22であった。なお、この実
施例では櫛形電極のフィンガー(櫛電極)4の間隔g
(図4)を60μmとしているが、薄膜バリスタを流れ
る電流の立上がり電圧は、フィンガー(櫛電極)4の間
隔gを変えることにより調整することが可能である。
【0031】[実施例2]正規型電極のフィンガー(櫛
電極)の間隔を30μm(実施例1では60μm)とした
以外は、上記実施例1と同様の薄膜バリスタ(素子)を
作製した。この薄膜バリスタにおいても、図6に示すよ
うな、いわゆる対称型のV−I特性が得られる。なお、
V−I特性の立上がり電圧は、約0.25Vであり、そ
のときのa値は約19であった。実施例1と実施例2の
V−I特性の差は、正規型電極のフィンガー(櫛電極)
の間隔の差に起因するものである。これにより、正規型
電極のフィンガー(櫛電極)の間隔を調整することによ
ってV−I特性を制御できることがわかる。
【0032】[実施例3]櫛形電極のフィンガー(櫛電
極)の間隔を、実施例1と同じ60μmにして、図7に
示すような2段接続型の櫛形電極3a、図8に示すよう
な2分割型の櫛形電極3b、図9に示すような3分割型
の櫛形電極3cをSrTiO3薄膜上に形成することに
より3種類の薄膜バリスタ(素子)を作製した。
【0033】上記の櫛形電極3a,3b,3cにより形
成される容量の大きさは、上記実施例1の正規型の櫛形
電極3の場合を1.00とすると、 図7の2段接続型の櫛形電極3aの場合には、0.5
0、 図8の2分割型の櫛形電極3bの場合には、0.2
5、 図9に3分割型の櫛形電極3cの場合には、0.11 と変化するが、それらのV−I特性の立上がり電圧及び
a値は、上記実施例1の値と一致した。したがって、本
願発明を実施するにあたっては、その櫛形電極の形状に
ついて特別の制約を受けることはない。
【0034】なお、上記実施例1,2,3では、水熱処
理の方法によりSrTiO3薄膜を形成した薄膜バリス
タと、水熱処理と同時に電解処理を行ってSrTiO3
薄膜を形成した薄膜バリスタとを製造したが、いずれの
場合にも同等の特性を有する薄膜バリスタを得ることが
できた。
【0035】また、上記実施例1,2,3では、櫛形電
極を構成する材料としてAgを用いた場合について説明
したが、櫛形電極の材料は、Agに限られるものではな
く、その他の種々の電極材料を用いることが可能であ
る。
【0036】
【発明の効果】上述のように、本願発明の薄膜バリスタ
の製造方法は、表面にTi金属膜が形成された絶縁基
板、または、Tiを含有する絶縁基板を、Sr2+イオン
を0.1mol/l 以上含むpH13以上の処理水溶液に
浸漬し、100℃以上の温度で水熱処理することによ
り、絶縁基板上にSrTiO3薄膜を形成するととも
に、SrTiO3薄膜上に櫛形電極を形成するようにし
ているので、特に高温の熱処理工程を必要とすることな
く所望の特性を有する薄膜バリスタを製造することがで
きる。
【0037】また、本願発明によれば、サージ電流の経
路と電極材料を選択することによりV−I特性の対称性
や非線形係数を調整することが可能になり、種々の作動
電圧、特に1V以下の作動電圧の回路に合致したバリス
タ特性を実現することができる。
【0038】さらに、任意の形状の薄膜バリスタの回路
を基板上に形成することが可能になり、設計の自由度を
向上させることができる。
【図面の簡単な説明】
【図1】本願発明の一実施例にかかる薄膜バリスタの製
造方法により形成したSrTiO3薄膜の結晶構造を示
す電子顕微鏡写真である。
【図2】本願発明の一実施例にかかる薄膜バリスタの製
造方法により形成したSrTiO3薄膜のX線回折パタ
ーンを示す図である。
【図3】実施例1の薄膜バリスタを示す斜視図である。
【図4】実施例1の薄膜バリスタの櫛形電極の形状を示
す平面図である。
【図5】実施例1の薄膜バリスタのV−I特性を示す線
図である。
【図6】実施例2の薄膜バリスタのV−I特性を示す線
図である。
【図7】実施例3の薄膜バリスタの2段接続型の櫛形電
極を示す平面図である。
【図8】実施例3の薄膜バリスタの2分割型の櫛形電極
を示す平面図である。
【図9】実施例3の薄膜バリスタの3分割型の櫛形電極
を示す平面図である。
【符号の説明】
1 ガラス基板(絶縁基板) 2 SrTiO3薄膜 3 櫛形電極 4 フィンガー(櫛電極) 3a 2段接続型の櫛形電極 3b 2分割型の櫛形電極 3c 3分割型の櫛形電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浜地 幸生 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 坂部 行雄 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 吉村 昌弘 神奈川県綾瀬市寺尾中一丁目6番12

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 表面にチタン(Ti)金属膜が形成され
    た絶縁基板を、ストロンチウムイオン(Sr2+イオン)
    を0.1mol/l 以上含むpH13以上の処理水溶液に
    浸漬し、100℃以上の温度で水熱処理することによ
    り、Ti金属膜とSr2+イオンとを反応させ、前記絶縁
    基板上にチタン酸ストロンチウム(SrTiO3)薄膜
    を形成する工程と、前記SrTiO3薄膜上に櫛形電極
    を形成する工程とを具備することを特徴とする薄膜バリ
    スタの製造方法。
  2. 【請求項2】 前記絶縁基板を前記処理水溶液に浸漬し
    て水熱処理する工程において、前記処理水溶液中に配設
    された任意の電極と前記Ti金属膜間に通電することに
    より行う電解処理を前記水熱処理と同時に施すことを特
    徴とする請求項1記載の薄膜バリスタの製造方法。
  3. 【請求項3】 Tiを含有する絶縁基板を、Sr2+イオ
    ンを0.1mol/l以上含むpH13以上の処理水溶液に
    浸漬し、100℃以上の温度で水熱処理することによ
    り、前記絶縁基板中に含有されるTiとSr2+イオンと
    を反応させ、絶縁基板上にSrTiO3薄膜を形成する
    工程と、前記SrTiO3薄膜上に櫛形電極を形成する
    工程とを具備することを特徴とする薄膜バリスタの製造
    方法。
  4. 【請求項4】 請求項1,2または3記載の方法により
    製造される、絶縁基板と、絶縁基板上に形成されたSr
    TiO3薄膜と、SrTiO3薄膜上に形成された櫛形電
    極とを具備することを特徴とする薄膜バリスタ。
JP5037559A 1993-02-01 1993-02-01 薄膜バリスタの製造方法及び薄膜バリスタ Pending JPH06231907A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5037559A JPH06231907A (ja) 1993-02-01 1993-02-01 薄膜バリスタの製造方法及び薄膜バリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5037559A JPH06231907A (ja) 1993-02-01 1993-02-01 薄膜バリスタの製造方法及び薄膜バリスタ

Publications (1)

Publication Number Publication Date
JPH06231907A true JPH06231907A (ja) 1994-08-19

Family

ID=12500879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5037559A Pending JPH06231907A (ja) 1993-02-01 1993-02-01 薄膜バリスタの製造方法及び薄膜バリスタ

Country Status (1)

Country Link
JP (1) JPH06231907A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251611A (ja) * 2007-03-29 2008-10-16 Mitsubishi Materials Corp 薄型複合素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251611A (ja) * 2007-03-29 2008-10-16 Mitsubishi Materials Corp 薄型複合素子及びその製造方法

Similar Documents

Publication Publication Date Title
US7242044B2 (en) Compositions for thin-film capacitance device, high-dielectric constant insulating film, thin-film capacitance device, and thin-film multilayer capacitor
DE69203395T2 (de) Leitende Elektrodenschichten für ferroelektrische Kondensatoren in integrierten Schaltungen und Methode.
DE69633367T2 (de) Verfahren zur Herstellung eines in einer Halbleitervorrichtung integrierten Kondensators
US7312514B2 (en) High-permittivity insulation film, thin film capacity element, thin film multilayer capacitor, and production method of thin film capacity element
DE4017518A1 (de) Verfahren zur herstellung von monolayer-kondensatoren
DE19902029A1 (de) Spannungsfester Dünnschichtkondensator mit Interdigitalstruktur
KR19980702980A (ko) 층형성 초격자 재료 및 이를 포함하는 전자 소자 제조 방법
WO2000013212A1 (en) Voltage-cycling recovery of process-damaged ferroelectric films
US7319081B2 (en) Thin film capacity element composition, high-permittivity insulation film, thin film capacity element, thin film multilayer capacitor, electronic circuit and electronic apparatus
KR100476030B1 (ko) 강유전체 박막을 갖는 반도체 장치 및 그의 제조방법
WO2000030161A1 (en) Inert gas recovery annealing of hydrogen-damaged ferroelectric films
US7745869B2 (en) Thin film capacitance element composition, high permittivity insulation film, thin film capacitance element, thin film multilayer capacitor and production method of thin film capacitance element
KR19990083292A (ko) 강유전체집적회로의제조방법
US7145198B2 (en) Compositions for thin-film capacitance device, high-dielectric constant insulating film, thin-film capacitance device, and thin-film multilayer capacitor
US20060279901A1 (en) Thin film capacitance element composition, high permittivity insulation film, thin film capacitance element, thin film multilayer capacitor and production method of thin film capacitance element
KR102259923B1 (ko) 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법
JP2912081B2 (ja) 薄膜バリスタの製造方法及び薄膜バリスタ
JPH06231907A (ja) 薄膜バリスタの製造方法及び薄膜バリスタ
JP2912080B2 (ja) 薄膜バリスタの製造方法及び薄膜バリスタ
EP1138065A1 (de) Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht
DE10243468A1 (de) Verfahren zum Kristallisieren von Metalloxid-Dielektrikum-Schichten bei niedriger Temperatur
DE19851280A1 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht
JP3131498B2 (ja) 薄膜コンデンサ
KR20240071099A (ko) 뉴로모픽 특성을 갖는 다중 정전용량 멤커패시터 소자 및 그 제조 방법
US20050208209A1 (en) Ferroelectric film, method for manufacturing ferroelectric film, ferroelectric capacitor, ferroelectric memory, and piezoelectric element

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020625