JP2905343B2 - バックグラウンドアトリビュートテーブルのスタートアドレス指定レジスタ付きコンピュータ装置 - Google Patents
バックグラウンドアトリビュートテーブルのスタートアドレス指定レジスタ付きコンピュータ装置Info
- Publication number
- JP2905343B2 JP2905343B2 JP4284979A JP28497992A JP2905343B2 JP 2905343 B2 JP2905343 B2 JP 2905343B2 JP 4284979 A JP4284979 A JP 4284979A JP 28497992 A JP28497992 A JP 28497992A JP 2905343 B2 JP2905343 B2 JP 2905343B2
- Authority
- JP
- Japan
- Prior art keywords
- screen
- bat
- address
- register
- background
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【産業上の利用分野】本発明はおもに画像処理を行うコ
ンピュータ装置に関する。さらに詳細には外部ブロック
シーケンシャル形式、外部ドットシーケンシャル形式、
および内部ドットシーケンシャル形式の複数の属性を有
するバックグラウンド画面をメモリ上のバックグラウン
ドアトリビュートテーブルにより管理する画像処理を伴
うゲームに用いるコンピュータ装置に関する。
ンピュータ装置に関する。さらに詳細には外部ブロック
シーケンシャル形式、外部ドットシーケンシャル形式、
および内部ドットシーケンシャル形式の複数の属性を有
するバックグラウンド画面をメモリ上のバックグラウン
ドアトリビュートテーブルにより管理する画像処理を伴
うゲームに用いるコンピュータ装置に関する。
【０００２】
【従来の技術】従来、多くのアニメなどを画像処理をす
るゲームなどに用いられるコンピュータ装置においては
ビデオ画面に表示する方法としてバックグラウンド（Ｂ
Ｇ）とスプライトと呼ばれる２種類の画面を重ね合わせ
る方式をとっている。
るゲームなどに用いられるコンピュータ装置においては
ビデオ画面に表示する方法としてバックグラウンド（Ｂ
Ｇ）とスプライトと呼ばれる２種類の画面を重ね合わせ
る方式をとっている。
【０００３】このようなシステムでは、バックグラウン
ド画面は「キャラクタ」、スプライト画面は「スプライ
ト」と呼ばれるパターンを単位として画面が構成されて
いる。通常、画像表示においてはメモリ上の仮想画面は
ＣＲＴ画面（実画面）より大きく取ってある。この仮想
画面のデータを垂直あるいは水平にずらせていくことに
よって、実画面上でスクロールが実現できる。
ド画面は「キャラクタ」、スプライト画面は「スプライ
ト」と呼ばれるパターンを単位として画面が構成されて
いる。通常、画像表示においてはメモリ上の仮想画面は
ＣＲＴ画面（実画面）より大きく取ってある。この仮想
画面のデータを垂直あるいは水平にずらせていくことに
よって、実画面上でスクロールが実現できる。
【０００４】バックグラウンドはＣＲＴ画面のラスタと
キャラクターピッチを単位とするバックグラウンドキャ
ラクタ毎に、表示位置、色、パターンの情報で定義され
る。キャラクタの表示位置は画面上の座標を示してい
る。
キャラクターピッチを単位とするバックグラウンドキャ
ラクタ毎に、表示位置、色、パターンの情報で定義され
る。キャラクタの表示位置は画面上の座標を示してい
る。
【０００５】図１に示すようにバックグラウンド画面は
コンピュータ内のメモリにおいてバックグラウンドアト
リビュートテーブル（ＢＡＴ）とキャラクタジェネレー
タ（ＣＧ）というデータ形式で管理される。
コンピュータ内のメモリにおいてバックグラウンドアト
リビュートテーブル（ＢＡＴ）とキャラクタジェネレー
タ（ＣＧ）というデータ形式で管理される。
【０００６】ＢＡＴはＣＧカラーとキャラクタコードか
らなり、ＣＧはキャラクタパターンを１６色モード時は
４面で定義する。キャラクタコードはＣＧのアドレスを
生成するコードである。このコードを見れば、ＢＡＴが
どのＣＧを参照するかがわかる。そこでキャラクタコー
ドを変えるだけで表示する映像を変えられる。
らなり、ＣＧはキャラクタパターンを１６色モード時は
４面で定義する。キャラクタコードはＣＧのアドレスを
生成するコードである。このコードを見れば、ＢＡＴが
どのＣＧを参照するかがわかる。そこでキャラクタコー
ドを変えるだけで表示する映像を変えられる。
【０００７】ＢＡＴはＶＲＡＭの先頭アドレスから連続
して配置される。ＣＧはＢＡＴからポイントされる映像
パターンであるから、ＢＡＴの後ろならどの位置でも自
由に配置できる。
して配置される。ＣＧはＢＡＴからポイントされる映像
パターンであるから、ＢＡＴの後ろならどの位置でも自
由に配置できる。
【０００８】
【発明が解決しようとする課題】上記のような例ではＢ
ＡＴと画面が対応し、表示位置が固定化されている。Ｂ
Ｇ画面が１面だけのときはこれでもさほど問題がなかっ
たが、複数のＢＧ画面を扱うとなるとデータ配置の点で
難がでてくる。とくにＢＧの大きさが固定されていない
場合には、メモリの有効利用という点において問題を残
している。
ＡＴと画面が対応し、表示位置が固定化されている。Ｂ
Ｇ画面が１面だけのときはこれでもさほど問題がなかっ
たが、複数のＢＧ画面を扱うとなるとデータ配置の点で
難がでてくる。とくにＢＧの大きさが固定されていない
場合には、メモリの有効利用という点において問題を残
している。
【０００９】例えば扱う画像やＢＧ画像データ形式によ
ってＢＡＴの大きさが異なるとき、これを従来のように
固定した位置にＢＡＴを固定してしまうと、利用する領
域をあらかじめ目的別にサイズと位置を固定しなければ
ならない。当然そのときには、画像データによって未使
用エリアとしてメモリ上の空きができる。
ってＢＡＴの大きさが異なるとき、これを従来のように
固定した位置にＢＡＴを固定してしまうと、利用する領
域をあらかじめ目的別にサイズと位置を固定しなければ
ならない。当然そのときには、画像データによって未使
用エリアとしてメモリ上の空きができる。
【００１０】本発明はＢＡＴの位置をＶＲＡＭ上の自由
な位置に配置し、柔軟性のあるメモリ利用を図ることを
目的とする。
な位置に配置し、柔軟性のあるメモリ利用を図ることを
目的とする。
【００１１】
【課題を解決するための手段】本発明の装置は上記課題
を解決するために、ＢＡＴのスタートアドレスをレジス
タで任意に設定できるようにするものである。外部ブロ
ックシーケンシャル形式、外部ドットシーケンシャル形
式、および内部ドットシーケンシャル形式の複数の属性
を有するバックグラウンド画面をメモリ上のバックグラ
ウンドアトリビュートテーブルにより管理するコンピュ
ータ装置において、 前記バックグラウンドアトリビュ
ートテーブルのスタートアドレスを指定するレジスタを
設けるものである。
を解決するために、ＢＡＴのスタートアドレスをレジス
タで任意に設定できるようにするものである。外部ブロ
ックシーケンシャル形式、外部ドットシーケンシャル形
式、および内部ドットシーケンシャル形式の複数の属性
を有するバックグラウンド画面をメモリ上のバックグラ
ウンドアトリビュートテーブルにより管理するコンピュ
ータ装置において、 前記バックグラウンドアトリビュ
ートテーブルのスタートアドレスを指定するレジスタを
設けるものである。
【００１２】本発明について本発明のコンピュータ装置
の例で説明する。図２は本発明のレジスタを備えている
コンピュータ装置のブロック図である。ＣＰＵ専用のＭ
−ＲＡＭのほかにビデオディスプレイプロセッサ（ＶＤ
Ｐ）用のＶ−ＲＡＭ、ＳＣＳＩコントローラ、グラフィ
ックコントローラ、サウンドコントローラなどを含むコ
ントローラチップ用のＫ−ＲＡＭ、圧縮された画像信号
を復号する画像伸長用のＲ−ＲＡＭなどの多様なＲＡＭ
を備えている。
の例で説明する。図２は本発明のレジスタを備えている
コンピュータ装置のブロック図である。ＣＰＵ専用のＭ
−ＲＡＭのほかにビデオディスプレイプロセッサ（ＶＤ
Ｐ）用のＶ−ＲＡＭ、ＳＣＳＩコントローラ、グラフィ
ックコントローラ、サウンドコントローラなどを含むコ
ントローラチップ用のＫ−ＲＡＭ、圧縮された画像信号
を復号する画像伸長用のＲ−ＲＡＭなどの多様なＲＡＭ
を備えている。
【００１３】図３は図２におけるＳＣＳＩコントロー
ラ、グラフィックコントローラ、サウンドコントローラ
などが含まれているコントローラチップ内部のより詳細
な図である。
ラ、グラフィックコントローラ、サウンドコントローラ
などが含まれているコントローラチップ内部のより詳細
な図である。
【００１４】この装置では、コントローラチップはＣＤ
−ＲＯＭなどの外部記憶装置からデータを読み取りＫ−
ＲＡＭに蓄える。Ｋ−ＲＡＭには画像データ等の各種デ
ータが一時的に保存され、その中には８ビットで１レコ
ードをなすものや１６ビットで１レコードをなすような
さまざまな種類のデータが含まれている。
−ＲＯＭなどの外部記憶装置からデータを読み取りＫ−
ＲＡＭに蓄える。Ｋ−ＲＡＭには画像データ等の各種デ
ータが一時的に保存され、その中には８ビットで１レコ
ードをなすものや１６ビットで１レコードをなすような
さまざまな種類のデータが含まれている。
【００１５】実施例のコントローラチップではバックグ
ラウンドの画像については、４面のＢＧ画面が扱え、さ
らに（１）外部ブロックシーケンシャル形式、（２）外
部ドットシーケンシャル形式、（３）内部ドットシーケ
ンシャル形式、の３種類のデータ形式が扱える。
ラウンドの画像については、４面のＢＧ画面が扱え、さ
らに（１）外部ブロックシーケンシャル形式、（２）外
部ドットシーケンシャル形式、（３）内部ドットシーケ
ンシャル形式、の３種類のデータ形式が扱える。
【００１６】外部ブロックシーケンシャルは従来のキャ
ラクタ（８×８ドットの画像、図１参照）を扱うデータ
形式である。外部ドットシーケンシャルは、基本的に外
部ブロックシーケンシャルと同じであるが、ＣＧはキャ
ラクタの定義でなく、１ドットが対応する。たとえば茶
筒モードでＣＧに赤を定義してやれば、画面には赤１色
で埋めることができる。
ラクタ（８×８ドットの画像、図１参照）を扱うデータ
形式である。外部ドットシーケンシャルは、基本的に外
部ブロックシーケンシャルと同じであるが、ＣＧはキャ
ラクタの定義でなく、１ドットが対応する。たとえば茶
筒モードでＣＧに赤を定義してやれば、画面には赤１色
で埋めることができる。
【００１７】ここで茶筒モードとは、コンピュータ装置
の画像表示において、実画面より大きく取ってある仮想
画面上を実画面を移動させるが、仮想画面サイズには限
りがあるから、仮想画面を超えるエリアまでスクロール
したときに、すでにスクロールアウトした他端の映像を
回り込ませて表示させるモードである。
の画像表示において、実画面より大きく取ってある仮想
画面上を実画面を移動させるが、仮想画面サイズには限
りがあるから、仮想画面を超えるエリアまでスクロール
したときに、すでにスクロールアウトした他端の映像を
回り込ませて表示させるモードである。
【００１８】内部ドットシーケンシャルはビットマップ
形式の画像データを扱う場合のデータ形式である。この
ため、ＣＧのみでＢＡＴは持たない。本発明とは直接に
は関係しないので以下では考慮外とする。
形式の画像データを扱う場合のデータ形式である。この
ため、ＣＧのみでＢＡＴは持たない。本発明とは直接に
は関係しないので以下では考慮外とする。
【００１９】コントローラチップでは、ＢＡＴのＫ−Ｒ
ＡＭ上のスタートアドレスと画面サイズをレジスタで設
定できるようにしてある。前者の働きをするのがＫ−Ｒ
ＡＭスタートアドレス、後者の働きをするのが画面サイ
ズレジスタである。Ｋ−ＲＡＭスタートレジスタにはＢ
ＡＴとＣＧアドレスがあり、図４の形式でアドレス指定
する。
ＡＭ上のスタートアドレスと画面サイズをレジスタで設
定できるようにしてある。前者の働きをするのがＫ−Ｒ
ＡＭスタートアドレス、後者の働きをするのが画面サイ
ズレジスタである。Ｋ−ＲＡＭスタートレジスタにはＢ
ＡＴとＣＧアドレスがあり、図４の形式でアドレス指定
する。
【００２０】この実施例では、ＢＧ画像データとしては
主画面と副画面がそれぞれ指定できる。主画面と副画面
の関係は、副画面の上に主画面が重なっている状態で表
示される。
主画面と副画面がそれぞれ指定できる。主画面と副画面
の関係は、副画面の上に主画面が重なっている状態で表
示される。
【００２１】ＢＧ０画面は、主画面と副画面を独立して
管理することができる。このため、ＢＡＴ、ＣＧともア
ドレスレジスタは個々に持つ。すなわち、ＢＧ０では４
個のアドレスレジスタが用意される。これに対してＢＧ
１〜ＢＧ３では、主副画面は１つのアドレスレジスタで
対応させているために、ＢＡＴとＣＧのそれぞれに対し
て１つ、すなわち計２個ずつである。
管理することができる。このため、ＢＡＴ、ＣＧともア
ドレスレジスタは個々に持つ。すなわち、ＢＧ０では４
個のアドレスレジスタが用意される。これに対してＢＧ
１〜ＢＧ３では、主副画面は１つのアドレスレジスタで
対応させているために、ＢＡＴとＣＧのそれぞれに対し
て１つ、すなわち計２個ずつである。
【００２２】なおアドレスレジスタの７ビット目の−Ａ
／Ｂは、ＡＲＡＭかＢＲＡＭかの区別を表す。Ｋ−ＲＡ
ＭはＡＲＡＭとＢＲＡＭの２種類があり、Ａ／Ｂ＝０の
ときはＡＲＡＭを、Ａ／Ｂ＝１のときはＢＲＡＭを、そ
れぞれポイントする。
／Ｂは、ＡＲＡＭかＢＲＡＭかの区別を表す。Ｋ−ＲＡ
ＭはＡＲＡＭとＢＲＡＭの２種類があり、Ａ／Ｂ＝０の
ときはＡＲＡＭを、Ａ／Ｂ＝１のときはＢＲＡＭを、そ
れぞれポイントする。
【００２３】図５はＢＡＴ／ＣＧアドレスレジスタとＫ
−ＲＡＭの関係を示したものである。ＢＡＴレジスタの
下位７ビットに０を１０個つけた値がＢＡＴのアドレス
である。一方、ＢＡＴが示すＣＧのアドレスは色モード
によって次のように求める。
−ＲＡＭの関係を示したものである。ＢＡＴレジスタの
下位７ビットに０を１０個つけた値がＢＡＴのアドレス
である。一方、ＢＡＴが示すＣＧのアドレスは色モード
によって次のように求める。
【００２４】 ・４色モードの場合 ００＜キャラクタコード＞０００＋＜ＣＧアドレス＞０
０００００００００ ・１６色モードの場合 ０＜キャラクタコード＞００００＋＜ＣＧアドレス＞０
０００００００００ ・２５６色モード、６４Ｋ色モード、１６Ｍ色モードの
場合 ＜キャラクタコード＞０００００＋＜ＣＧアドレス＞０
０００００００００
０００００００００ ・１６色モードの場合 ０＜キャラクタコード＞００００＋＜ＣＧアドレス＞０
０００００００００ ・２５６色モード、６４Ｋ色モード、１６Ｍ色モードの
場合 ＜キャラクタコード＞０００００＋＜ＣＧアドレス＞０
０００００００００
【００２５】ここで、＜キャラクタコード＞はＢＡＴの
内容（図１参照）、＜ＣＧアドレス＞はＣＧアドレスレ
ジスタの下位７ビットである。ただしキャラクタコード
は、２５６色モードでは最上位ビットを０、６４Ｋ色モ
ードおよび１６Ｍ色モードでは最上位から２ビット目も
０とする。これによって同じＢＡＴでも、ＣＧアドレス
を変えるだけで、まったく違ったＣＧを参照することが
できる。
内容（図１参照）、＜ＣＧアドレス＞はＣＧアドレスレ
ジスタの下位７ビットである。ただしキャラクタコード
は、２５６色モードでは最上位ビットを０、６４Ｋ色モ
ードおよび１６Ｍ色モードでは最上位から２ビット目も
０とする。これによって同じＢＡＴでも、ＣＧアドレス
を変えるだけで、まったく違ったＣＧを参照することが
できる。
【００２６】アドレスレジスタはラスタごとにサンプリ
ングされ、次のＨＳＹＮＣで有効になる（ＨＳＹＮＣ：
走査線が画面左から右に走り、再び画面左に戻る非表示
期間）。
ングされ、次のＨＳＹＮＣで有効になる（ＨＳＹＮＣ：
走査線が画面左から右に走り、再び画面左に戻る非表示
期間）。
【００２７】ＢＧ０では主画面と副画面をあたかも独立
した画面として扱えるのも、ＢＡＴが独立して自由なエ
リアに持てるからである。これがどのようなメリットを
もたらすかを、図６に示す例で説明する。
した画面として扱えるのも、ＢＡＴが独立して自由なエ
リアに持てるからである。これがどのようなメリットを
もたらすかを、図６に示す例で説明する。
【００２８】この画像は上下が異なる絵である。参考例
として従来のＢＡＴの例を説明する。従来のＢＡＴでは
連続した領域しか取れないから、図６のような絵を作る
には、ＣＧを上下用のものを作っておく。ＣＧは連続し
た領域でもよく、離れていてもよい。
として従来のＢＡＴの例を説明する。従来のＢＡＴでは
連続した領域しか取れないから、図６のような絵を作る
には、ＣＧを上下用のものを作っておく。ＣＧは連続し
た領域でもよく、離れていてもよい。
【００２９】しかし表示はＢＡＴの連続した処理によっ
てのみ、表示される。下の絵だけを変えるには、新しい
絵用のＣＧにＢＡＴの下半分のキャラクタコードを新し
いＣＧに書き換える必要がある。
てのみ、表示される。下の絵だけを変えるには、新しい
絵用のＣＧにＢＡＴの下半分のキャラクタコードを新し
いＣＧに書き換える必要がある。
【００３０】この処理は、ＢＡＴアドレスレジスタのア
ドレスだけを変えるのと違って、時間がかかる。したが
って、一瞬にして上下の画面を分けて表示するとはいか
ない。
ドレスだけを変えるのと違って、時間がかかる。したが
って、一瞬にして上下の画面を分けて表示するとはいか
ない。
【００３１】本発明のコンピュータ装置では上の絵をＢ
ＡＴ１が持ち、下も絵をＢＡＴ２に持たせる。その置き
場所はＫ−ＲＡＭ上のどの位置でもよい。ＣＧはＢＡＴ
１、ＢＡＴ２に対応した絵を用意しておく。
ＡＴ１が持ち、下も絵をＢＡＴ２に持たせる。その置き
場所はＫ−ＲＡＭ上のどの位置でもよい。ＣＧはＢＡＴ
１、ＢＡＴ２に対応した絵を用意しておく。
【００３２】この画面を表示するには、ＢＡＴアドレス
レジスタをＢＡＴ１に設定しておき、画面中央を表示す
る前にＢＡＴ２のアドレスに切り換える。これだけの操
作で上の絵と下の絵が独立した形で表示できる。という
のは、ＢＡＴアドレスレジスタの内容は、次のＨＳＹＮ
Ｃ時には有効になるからである。さらに上の絵だけを変
える場合には、別のＢＡＴを用意しておき、そのＢＡＴ
アドレスを変えるだけで、同様に下の画面だけを変える
ことができる。
レジスタをＢＡＴ１に設定しておき、画面中央を表示す
る前にＢＡＴ２のアドレスに切り換える。これだけの操
作で上の絵と下の絵が独立した形で表示できる。という
のは、ＢＡＴアドレスレジスタの内容は、次のＨＳＹＮ
Ｃ時には有効になるからである。さらに上の絵だけを変
える場合には、別のＢＡＴを用意しておき、そのＢＡＴ
アドレスを変えるだけで、同様に下の画面だけを変える
ことができる。
【００３３】このように従来のＢＡＴの管理の仕方では
本発明のようなＢＡＴアドレスレジスタを使った場合と
違って、２人のプレイヤが上下の画面を分割してゲーム
をすることはできない。
本発明のようなＢＡＴアドレスレジスタを使った場合と
違って、２人のプレイヤが上下の画面を分割してゲーム
をすることはできない。
【００３４】さきにも述べたように、外部ドットシーケ
ンシャルでは１ドット単位のＣＧを定義する。画面全体
を赤、青、黄色……のように変えていく場合を考えてみ
る。これを実現するにはいくつかの方法があるが、ＢＡ
Ｔアドレスレジスタの利用とＣＧアドレスレジスタの利
用の２つのケースを考えてみる。
ンシャルでは１ドット単位のＣＧを定義する。画面全体
を赤、青、黄色……のように変えていく場合を考えてみ
る。これを実現するにはいくつかの方法があるが、ＢＡ
Ｔアドレスレジスタの利用とＣＧアドレスレジスタの利
用の２つのケースを考えてみる。
【００３５】いずれも茶筒モードで実行する。茶筒モー
ドでは、定義されたＢＡＴの内容が画面全体に展開され
るからである。
ドでは、定義されたＢＡＴの内容が画面全体に展開され
るからである。
【００３６】図７の左側のＫ−ＲＡＭの場合は、ＢＡＴ
とＣＧをそれぞれ対応させて用意しておき、ＶＳＹＮＣ
の間に順次ＢＡＴアドレスレジスタの内容を別の色を定
義したＢＡＴのアドレスに変えてゆく。ＶＳＹＮＣは１
画面表示後に走査線が画面上部に戻るまでの非表示期間
である。
とＣＧをそれぞれ対応させて用意しておき、ＶＳＹＮＣ
の間に順次ＢＡＴアドレスレジスタの内容を別の色を定
義したＢＡＴのアドレスに変えてゆく。ＶＳＹＮＣは１
画面表示後に走査線が画面上部に戻るまでの非表示期間
である。
【００３７】図７の右側のＫ−ＲＡＭの場合は、ＢＡＴ
は一つだけで、ＣＧは変化させる色の数だけ用意してお
き、ＶＳＹＮＣの間に順次ＣＧアドレスレジスタのアド
レスを変えてゆく。
は一つだけで、ＣＧは変化させる色の数だけ用意してお
き、ＶＳＹＮＣの間に順次ＣＧアドレスレジスタのアド
レスを変えてゆく。
【００３８】前者はＢＡＴアドレスレジスタを変化さ
せ、後者はＣＧアドレスレジスタを変化させているが、
ともに画面は赤、青、黄色……のように変化する。１６
Ｍ色モードの場合でも、ＢＡＴは１ワード（１６ビッ
ト）、１色を定義するＣＧは２ワードですむ。したがっ
て、わずかなメモリでしかも簡単なレジスタ操作でこの
ような処理が行える。
せ、後者はＣＧアドレスレジスタを変化させているが、
ともに画面は赤、青、黄色……のように変化する。１６
Ｍ色モードの場合でも、ＢＡＴは１ワード（１６ビッ
ト）、１色を定義するＣＧは２ワードですむ。したがっ
て、わずかなメモリでしかも簡単なレジスタ操作でこの
ような処理が行える。
【００３９】
【発明の効果】本発明の装置によれば、ゲームに必要な
画像処理に際し、その都度必要なＢＡＴエリアを確保
し、必要な大きさを取ることができるので、メモリの有
効利用が可能となる。また、ＨＳＹＮＣの間にＢＡＴア
ドレスレジスタが有効になるから、水平方向に画面分割
することが簡単に行える。この点は従来の技術では行え
なかった。
画像処理に際し、その都度必要なＢＡＴエリアを確保
し、必要な大きさを取ることができるので、メモリの有
効利用が可能となる。また、ＨＳＹＮＣの間にＢＡＴア
ドレスレジスタが有効になるから、水平方向に画面分割
することが簡単に行える。この点は従来の技術では行え
なかった。
【図１】従来装置におけるＢＡＴとＣＧの構造の説明図
である。
である。
【図２】本発明の装置の一例のブロック図である。
【図３】コントローラチップの詳細図である。
【図４】Ｋ−ＲＡＭのスタートアドレスレジスタの内容
を示す図である。
を示す図である。
【図５】Ｋ−ＲＡＭのスタートアドレスレジスタのポイ
ント位置の説明図である。
ント位置の説明図である。
【図６】上下２面に分けた絵の表示例である。
【図７】１色で画面表示する場合のＫ−ＲＡＭの構成の
説明図である。
説明図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−193180（ＪＰ，Ａ) 特開 昭59−121090（ＪＰ，Ａ) 特開 昭64−88587（ＪＰ，Ａ) 特開 平４−259033（ＪＰ，Ａ) 特開 昭57−90689（ＪＰ，Ａ) 特開 昭61−137186（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 外部ブロックシーケンシャル形式、外部
ドットシーケンシャル形式、および内部ドットシーケン
シャル形式の複数の属性を有するバックグラウンド画面
をメモリ上のバックグラウンドアトリビュートテーブル
により管理するコンピュータ装置において、前記バック
グラウンドアトリビュートテーブルのスタートアドレス
を指定するレジスタを設けたことを特徴とするコンピュ
ータ装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284979A JP2905343B2 (ja) | 1992-10-01 | 1992-10-01 | バックグラウンドアトリビュートテーブルのスタートアドレス指定レジスタ付きコンピュータ装置 |
| US08/113,920 US5459485A (en) | 1992-10-01 | 1993-08-31 | Image and sound processing apparatus |
| DE69329724T DE69329724T2 (de) | 1992-10-01 | 1993-09-03 | Ton- und Bilddatenverarbeitungsapparat |
| EP93306986A EP0590807B1 (en) | 1992-10-01 | 1993-09-03 | Image and sound processing apparatus |
| TW082107332A TW223161B (ja) | 1992-10-01 | 1993-09-08 | |
| CA002105841A CA2105841C (en) | 1992-10-01 | 1993-09-09 | Image and sound processing apparatus |
| CA 2452420 CA2452420A1 (en) | 1992-10-01 | 1993-09-09 | Image and sound processing apparatus |
| CA 2452387 CA2452387A1 (en) | 1992-10-01 | 1993-09-09 | Image and sound processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284979A JP2905343B2 (ja) | 1992-10-01 | 1992-10-01 | バックグラウンドアトリビュートテーブルのスタートアドレス指定レジスタ付きコンピュータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06180575A JPH06180575A (ja) | 1994-06-28 |
| JP2905343B2 true JP2905343B2 (ja) | 1999-06-14 |
Family
ID=17685564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4284979A Expired - Fee Related JP2905343B2 (ja) | 1992-10-01 | 1992-10-01 | バックグラウンドアトリビュートテーブルのスタートアドレス指定レジスタ付きコンピュータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2905343B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121090A (ja) * | 1982-12-27 | 1984-07-12 | 松下電器産業株式会社 | 表示装置 |
| JPH068993B2 (ja) * | 1987-02-05 | 1994-02-02 | 株式会社ナムコ | 映像表示装置 |
-
1992
- 1992-10-01 JP JP4284979A patent/JP2905343B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06180575A (ja) | 1994-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0990458A3 (en) | Video game machine, method for switching viewpoint on gamescreen of video game, and computer-readable recording medium containing game-screen-viewpoint switching program | |
| JP2003515766A (ja) | ハンドヘルドｌｃｄ素子に高い色解像度を表示するための方法および装置 | |
| US4570158A (en) | Horizontal and vertical image inversion circuit for a video display | |
| US5459485A (en) | Image and sound processing apparatus | |
| JP5136645B2 (ja) | 電子ペーパ端末装置、画像表示制御プログラム、および画像表示制御方法 | |
| JP2905343B2 (ja) | バックグラウンドアトリビュートテーブルのスタートアドレス指定レジスタ付きコンピュータ装置 | |
| JPH096326A (ja) | 画像表示装置 | |
| EP0843299B1 (en) | Image processing apparatus | |
| WO1995001629A1 (fr) | Dispositif et procede de traitement d'images et machine de jeu dotee d'un organe de traitement d'images | |
| JPH09138683A (ja) | 画像表示制御装置 | |
| US5838295A (en) | Method for scrolling images on a screen | |
| US5987190A (en) | Image processing system including a processor side memory and a display side memory | |
| WO1995008168A1 (fr) | Circuit d'affichage pour ecran defilant | |
| JP2898482B2 (ja) | コンピュータゲーム装置 | |
| JPH06180574A (ja) | コンピュータ画像処理装置 | |
| JP3380614B2 (ja) | 画像処理方法 | |
| JP3257925B2 (ja) | 半透明色画像生成装置 | |
| JP3481382B2 (ja) | 画像処理装置 | |
| CA2452387A1 (en) | Image and sound processing apparatus | |
| JP2914829B2 (ja) | コンピュータゲームにおける文字形成方法 | |
| JPS58129473A (ja) | メモリ制御方式 | |
| JP3514763B6 (ja) | スクロール画面表示回路 | |
| JPH08336105A (ja) | 画像データ表示制御方法及びこれを用いた画像表示制御装置 | |
| JPH0430048B2 (ja) | ||
| JPH07121146A (ja) | 画像表示方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |