JP2900692B2 - 真空マイクロ増幅素子 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、真空マイクロエレクト
ロニクス技術を用いた真空マイクロ増幅素子に関し、特
に高周波増幅素子に関する。

【０００２】

【従来の技術】図７は真空マイクロエレクトロニクス技
術を用いたスピントタイプと呼ばれる従来の増幅素子の
断面図である。半導体基板１の上に先端が尖ったエミッ
タ２および絶縁層３、ゲート４が作られ、ゲート４と離
れた位置にゲート４と平行にアノード５が置かれてい
る。半導体基板１とアノード５で囲まれた空間は真空に
保持されている。ゲート４とアノード５はエミッタ２を
基準としてそれぞれ異なった値の正の電圧が印加され、
ゲート４には交流の信号も加えられる。エミッタ２の先
端は極めて鋭く作られているので、この部分には高い電
界が加わる。ゲート４に印加された電圧に応じた量の電
子がエミッタ２から放出され、電子はゲート４とアノー
ド５で形成される電界によって加速されアノード５に到
達する。

【０００３】図８は真空マイクロエレクトロニクス技術
を用いた別の従来の増幅素子の断面図である。図８にお
いては、エミッタ２、ゲート４、アノード５は同一平面
上にあり、ゲート４、アノード５にはエミッタ２を基準
として正の電圧が印加され、電子はエミッタ２の先端か
ら放出されアノード５に到達する。なお、６は絶縁基板
である。

【０００４】

【発明が解決しようとする課題】図７に示す従来の構造
において、増幅される信号はエミッタ２と同電位にある
半導体基板１とゲート４の間に入力する。ところが、半
導体基板１とゲート４とは厚さ１μｍ以下の絶縁層３を
介して面しているため、高周波特性に最も強く影響する
入力静電容量が大きくなり、十分な高周波の特性が得ら
れない。絶縁層３を厚くすることによって、半導体基板
１とゲート４との間の静電容量を削減することもできる
が、エミッタ２の先端の電界を十分高く保つためにはエ
ミッタ２の先端とゲート４の半導体基板１の表面からの
距離をほぼ等しくする必要がある。このためには、エミ
ッタ２の高さを絶縁層３の厚さとほぼ等しくする必要が
あるが、これには製造上多くの困難が伴う。さらに、こ
の方法では周波数特性の改善の効果は少ない。

【０００５】図８に示す従来の構造においては、エミッ
タ２とゲート４との間の静電容量を小さくできるという
利点はあるが、ゲート４に印加した正の電位によりエミ
ッタ２から放出された電子がゲート４にもはいる可能性
がある。このため、放出された電流が有効に利用されず
利得が低下し、効率が低下し、ゲート４を不要に加熱す
るため信頼性の低下原因ともなる。エミッタ２を鋸歯状
にしてエミッタ２の電子を放出しない位置に島状にゲー
ト４を置けばエミッタ２に電子が入射するのを防ぐこと
ができる。しかし、このような構造では素子の周波数特
性を決定するもうひとつのパラメータである相互コンダ
クタンス（ゲート電圧の変化に対するアノード電流の変
化）を大きくできず、したがって周波数特性も十分では
ない。

【０００６】

【課題を解決するための手段】本発明の増幅素子は、エ
ミッタとアノードに対して、僅かに低い平面上にゲート
を置き、エミッタに近いゲートの端部をエミッタの先端
よりもアノードから遠い位置にし、アノード寄りのゲー
トの端部を、エミッタの先端とアノードのエミッタ寄り
の端部との間の中間点よりもエミッタ寄りに置いてい
る。

【０００７】

【作用】本発明の素子においては、ゲートをエミッタの
極めて近くに配置することによって大きな相互コンダク
タンスを実現するとともにゲートとエミッタ間の静電容
量を削減することによって周波数特性を大幅に改善し、
エミッタとアノードに対するゲートの位置を規定するこ
とによってゲートに電流が流れるのを防止することがで
きる。この結果、高い周波数まで動作し、利得が高く、
効率が良く、信頼性の高い真空マイクロエレクトロニク
スによる増幅素子を実現できる。

【０００８】

【実施例】次に本発明について図面を参照して詳細に説
明する。図１は本発明の第１の実施例を示す増幅素子の
断面図である。図１において、２はエミッタ、４はゲー
ト、５はアノード、６は絶縁基板である。ゲート４のエ
ミッタ２寄りの端部Ａはエミッタ２の先端Ｃよりもエミ
ッタ２側すなわち図面の左寄りにあり、ゲート４のアノ
ード５寄りの端部Ｂはアノード５のエミッタ２寄りの端
部Ｄとエミッタ２の先端Ｃとの中間点よりもエミッタ２
寄りにある。

【０００９】この素子を動作させるには、エミッタ２の
電位を基準として、アノード５に例えば２００Ｖ、ゲー
ト４に数１０Ｖの電圧を印加することによりエミッタ２
の先端よりゲート４の電圧に応じた電子が放出される。
エミッタ２から放出される電子の量は、エミッタ２の材
料、エミッタ２の先端の尖鋭さ、ならびにエミッタ２の
周辺の電極構造とその電圧の影響を受ける。ゲート４の
エミッタ２寄りの端部Ａをエミッタ２で構成した“庇”
の奥に位置させるとエミッタ２の先端Ｃ付近の電界が強
くなり、さらにゲート４の電圧の影響を強く受けるよう
になる。この結果、ゲート電圧の変化に対する電流の変
化すなわち相互コンダクタンス（ｇ_m ）を大きくするこ
とができる。また、エミッタ２とゲート４とは誘電体を
挟まずに互いに面しているので、エミッタ２とゲート４
とを近づけても静電容量は大きくはならない。

【００１０】図２には、本発明に関わる構造（図２
（ａ））および従来の構造（図２（ｂ））の等電位面な
らびにエミッタ２から放射された電子の電子ビーム軌道
１２を示す。図２（ａ）においては、エミッタ２より放
射された電子ビーム１２はアノード５に到達しているの
に対し、図２（ｂ）ではゲート４に入射していることが
わかる。また、図２（ａ）においては、エミッタ２付近
の等電位面が密であり強い電界がエミッタ２の先端に加
わるのに対し、図２（ｂ）ではエミッタ２先端の電界が
弱く、ゲート４の電位変化に対する放射電流変化が小さ
いことがわかる。したがって、本発明に関わる構造（図
２（ａ））では従来の構造（図２（ｂ））と比較して相
互コンダクタンスを大きくできることが明らかである。

【００１１】電子ビーム１２がゲート４にはいるかアノ
ード５に到達するかはゲート４のアノード５側の端部の
位置によって強く影響されることは図２に示す通りであ
るが、ゲート４とアノード５の電位、凹部の深さ、エミ
ッタ２とアノード５の距離等の影響も受ける。しかし、
ゲート４のアノード５寄りの側端を、エミッタ２の先端
とアノード５のエミッタ寄りの側端との間の中間点より
もエミッタ２に近い位置にすれば、広い範囲の電極形状
ならびに広い範囲のゲート２電位、アノード５電位に対
しても電子ビーム１２はゲート４には入射しないことが
シミュレーションの結果により確認されている。

【００１２】次に、この素子の製作法を図３に従って示
す。はじめに、第１の絶縁層である窒化珪素（Ｓｉ₃ Ｎ
₄ ）層７を半導体基板上に積層する。次に、ゲートとな
る金属層を積層し、リソグラフィー、エッチングにより
パターンを形成してゲート４をつくる。次に、第２の絶
縁層である酸化珪素（ＳｉＯ₂ ）層８を積層し、この上
にエミッタ、アノードとなる金属層９を積層する（図３
（ａ））。次に、リソグラフィー、エッチングによって
金属層９にパターンを形成し、アノード５およびエミッ
タ２を形成する。この時、エミッタ２の先端のみを弱く
エッチングすることによって尖鋭化を図る（図３
（ｂ））。次に、エミッタ２およびアノード５をマスク
として、フッ化水素のような溶液によって選択的エミッ
チングを行い、酸化珪素層８の金属でカバーされていな
い部分を除去するとともに金属層の端部付近も除去す
る。この結果、図３（ｃ）に示すようにエミッタ２およ
びアノード５が酸化珪素層８から突出し、ゲート４の付
近には酸化珪素層８がない状態とする。このようにして
形成された酸化珪素層８と窒化珪素層７で絶縁基板６が
作られる。

【００１３】本発明の第２の実施例を図４、図５に示
す。図４は第２の実施例を示す素子の断面図で、基本構
成は図１に示す第１の実施例と同じである。図５は図４
に示す第２の実施例の製作法を示す。はじめに、第１の
絶縁層である窒化珪素層７を半導体基板上に積層し、次
に、第２の絶縁層である酸化珪素層８を積層する。この
上にエミッタ２およびアノード５となる金属層９を積層
し、リソグラフィー、エッチングによって金属層９のパ
ターンを作り、エミッタ２の一部とアノード５を形成す
る。この時、エミッタ２の先端の尖鋭化を図る。次に、
エミッタ２およびアノード５をマスクとして、フッ化水
素のような溶液によって選択的エッチングを行い、酸化
珪素層８の金属でカバーされていない部分を除去すると
ともにゲート４およびエミッタ２の端部付近も除去する
（図５（ａ））。次に、リソグラフィーによりレジスト
を図５（ｂ）のようなパターンに残し、ゲート４となる
金属層１１を斜め方向すなわち図面上で右上の方向から
蒸着する。レジスト１０の上に積層された金属をリフト
オフ法によってレジスト１０とともに除去し、さらにフ
ッ化水素のような溶液によって酸化珪素層８の金属層の
端部付近を選択的に除去する（図５（ｃ））。

【００１４】図６は本発明の第３の実施例を示す素子の
断面図である。エミッタ２の上にさらに絶縁層１３およ
び金属の補助電極１４が設けられている。エミッタ２を
基準としてゲート４およびアノード５に印加する電圧は
第１、第２の実施例と同様にそれぞれ数１０Ｖ、２００
Ｖであり、補助電極１４にはゲート４に印加する電圧に
ほぼ等しい電圧が加えられている。補助電極１４によっ
て、エミッタ２の電位から補助電極１４の電位までの等
電位面がエミッタ２と補助電極１４の近くに作られるの
で、エミッタ２の先端には強い電界が作られる。これを
ゲート４の電圧で制御できるので、相互コンダクタンス
をさらに大きくすることができる。エミッタ２と補助電
極１４との間の静電容量は信号の入力容量には影響を与
えないので、エミッタ２と補助電極１４の間に絶縁層１
３を挟んでも周波数特性には悪影響を及ぼさない。

【００１５】第１から第３までの実施例を通して、エミ
ッタ２を十分薄い金属層で構成すれば必ずしも先端を尖
らす必要はない。また、エミッタ２の厚さを変えて先端
を尖らす代わりに、鋸歯状のパターンにしてその先端を
尖らせても同様に先端に強い電界を作ることができる。
さらに、これらを組み合わせてより強い電界を作る構造
も本発明の思想に含まれ、本発明の効果が発揮される。

【００１６】

【発明の効果】以上説明したように、本発明の素子にお
いては、ゲートをエミッタの極めて近くに配置すること
によって大きな相互コンダクタンスを実現するととも
に、ゲートの面積を可能な限り小さく抑え、ゲートとエ
ミッタの面する部分の誘電体をなくすことによりゲート
とエミッタ間の静電容量を削減して周波数特性を大幅に
改善し、エミッタとアノードに対するゲートの位置を規
定することによってゲートに電流が流れるのを防止する
ことができる。したがって、本発明によれば、高い周波
数まで動作し、利得が高く、効率が良く、信頼性の高い
増幅素子を実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す素子の断面図であ
る。

【図２】（ａ），（ｂ）は、第１の実施例および従来の
素子の等電位面ならびに電子ビーム軌道を示す図であ
る。

【図３】（ａ），（ｂ），（ｃ）は本発明の第１の実施
例の素子の製作方法を示す工程断面図である。

【図４】本発明の第２の実施例を示す素子の断面図であ
る。

【図５】（ａ），（ｂ），（ｃ）は本発明の第２の実施
例の素子の製作方法を示す工程断面図である。

【図６】本発明の第３の実施例を示す素子の断面図であ
る。

【図７】従来の増幅素子を示す断面図である。

【図８】従来の他の増幅素子を示す断面図である。

【符号の説明】

１ 半導体基板 ２ エミッタ ３，１３ 絶縁層 ４ ゲート ５ アノード ６ 絶縁基板 ７ 窒化珪素層 ８ 酸化珪素層 ９，１１ 金属層 １０ レジスト １２ 電子ビーム １４ 補助電極

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−40332（ＪＰ，Ａ) 特開 平３−295131（ＪＰ，Ａ) 特開 平３−225725（ＪＰ，Ａ) 特開 昭63−274048（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01J 21/06

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 単一あるいは複数の絶縁材料で構成され
   表面に凹部を形成した絶縁体と、前記絶縁体の凹部表面
   に形成した第１の電極と、前記絶縁体の凹部を挟んで相
   対する第１および第２の表面上に形成した第２および第
   ３の電極とで構成され、少なくとも前記第２の電極は前
   記絶縁体の第１の平面から凹部に向かって突き出した構
   造を有し、前記第２の電極に近い前記第１の電極の端部
   と前記第３の電極の端部との間隔は、前記第２の電極の
   端部と前記第３の電極の端部との間隔よりも大きく、前
   記第３の電極に近い前記第１の電極の端部は、前記第２
   の電極の前記凹部に向かって突き出した部分の端部と前
   記第３の電極の前記凹部に面した端部との中間点よりも
   前記第２の電極に近い位置にあることを特徴とする真空
   マイクロ増幅素子。
2. 【請求項２】 単一あるいは複数の絶縁材料で構成され
   表面に凹部を形成した絶縁体と、前記絶縁体の凹部表面
   に形成した第１の電極と、前記絶縁体の凹部を挟んで相
   対する第１および第２の表面上に形成した第２および第
   ３の電極と、前記第２の電極の近くに形成された前記第
   ２の電極を基準として正の電圧を印加する第４の電極と
   を有することを特徴とする真空マイクロ増幅素子。