JP2898376B2 - 高電子移動度トランジスタ - Google Patents

高電子移動度トランジスタ

Info

Publication number
JP2898376B2
JP2898376B2 JP22080590A JP22080590A JP2898376B2 JP 2898376 B2 JP2898376 B2 JP 2898376B2 JP 22080590 A JP22080590 A JP 22080590A JP 22080590 A JP22080590 A JP 22080590A JP 2898376 B2 JP2898376 B2 JP 2898376B2
Authority
JP
Japan
Prior art keywords
layer
hemt
inalas
ingaas
electron mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22080590A
Other languages
English (en)
Other versions
JPH04102336A (ja
Inventor
博邦 徳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22080590A priority Critical patent/JP2898376B2/ja
Publication of JPH04102336A publication Critical patent/JPH04102336A/ja
Application granted granted Critical
Publication of JP2898376B2 publication Critical patent/JP2898376B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、高電子移動度トランジスタ(以下HEMTと略
称する)に係り、特にInP基板上に構成されるHEMTの改
良構造に関する。
(従来の技術) InPを基板とし、これに格子整合するInGaAs層とInAlA
s層とのヘテロ接合界面をチャンネルとするHEMTは、そ
れまでのAlGaAs層とGaAs層とのヘテロ接合界面をチャン
ネルとするHEMTに比べ、高電子移動度、高シート電子濃
度が得られ、かつ短ゲート化に伴って生じるショートチ
ャンネル効果を抑止できるため、AlGaAs/GaAs系HEMTを
上回る特性が得られる素子として期待され、活発な研究
が続けられている。
以下本発明の従来例として、InAlAs/InGaAs/InP格子
接合型HEMTの構造について述べる。第2図は、このHEMT
の断面図であり、図中1はInP基板、2はバッファ層と
なるアンドープInAlAs層、3はチャンネル層となるInGa
As層、4は電子供給層となるn型InAlAs層、5はゲート
電極7Gとショットキ接合を形成するために設けられるア
ンドープInAlAs層、6はソース電極7S及びドレイン電極
7Dとオーミック接合を形成するために設けられる、キャ
ップ層となるn型InGaAs層を各々示す。図において、In
AlAs層をはじめとする2〜6の各層は、通常InP基板1
と格子整合するように各層の組成が選ばれる。
第2図に示す格子整合型HEMTは、それまでのAlGaAs/G
aAsヘテロ接合界面をチャンネルとするHEMTに比べて、
電子移動度が高い等上述した優れた特徴を有するため、
従来不可能であったミリ波帯での動作が可能となり、最
近の低雑音HEMTでは、遮断周波数が200GHz以上の特性が
報告されている。
第2図に示すHEMTにおける問題点はゲートとソース
(もしくはドレイン)間のリーク電流が大きいことであ
る。例えば第2図において、5のアンドープInAlAs層を
厚さ100Å、4のn型InAlAs層を厚さ100Å、キャリア濃
度1.8×1018cm-3に選びHEMTを構成すると、ゲート、ソ
ース間の耐圧(リーク電流が10μA流れる場合の電圧で
規定する)は、約1Vであり、AlGaAs/GaAs系HEMTの4〜5
Vに比べると著しく低い。このように耐圧が低い理由
は、InAlAs層とTiやAl等の金属とでショットキ接合を形
成すると、その接合の障害高さが0.5〜0.6eVしかなく、
AlGaAs層上に形成されたショットキ接合の障壁高さ0.85
〜0.95eVに比べて低いためである。
以上述べたように、InAlAs/InGaAs/InP格子整合型HEM
Tは、その材料面での優れた特徴から、AlGaAs/GaAs系HE
MTを凌駕するものと期待されながら、ゲート、ソース間
の耐圧が低いため、信頼性に不安が残ることや、ソー
ス、ドレイン間に印加する電圧が制約されるために、電
力素子には適用できない等の問題により製品化を図るこ
とができない状況であった。
(発明が解決しようとする課題) 叙上のごとく、従来の構造の格子整合型HEMTはゲート
耐圧が低いという重大な問題点があった。
本発明の目的は、上記ゲート耐圧が低いという格子整
合型HEMTにおける問題点を解消するための改良された構
造を提供するにある。
〔発明の構成〕
(課題を解決するための手段) 本発明に係るHEMTは、InP基板上に、少なくともチャ
ネル層となるInGaAs層と、電子供給層となるInAlAs層
と、キャップ層となるn型InGaAs層とを具備するエピタ
キシャルウエハを用い、該エピタキシャルウエハ上にソ
ース、ドレイン及びゲート電極を形成して構成される高
電子移動度トランジスタにおいて、前記InAlAs層と前記
n型InGaAs層との間にゲート電極が形成されたAlxGa1-x
As層(0≦x≦1)を有することを特徴とする。
(作用) 上記従来の構造のHEMTにあっては、ゲート−ソース間
のゲート耐圧が約1Vと低かったものが、本発明によれば
8〜10Vと顕著に向上するとともに、信頼性についても
十分に優れたHEMTが得られた。
(実施例) 以下本発明の実施例につき第1図を参照して説明す
る。
第1図は本発明に係るHHMTの断面図であって、図中1
はInP基板、2はアンドープInAlAs層、3はInGaAs層、
4はn型InAlAs層を各々示し、各結晶層は第2図で示し
た従来例と同じである。
15は本発明の特徴であるAlGaAs層である。実施例で
は、Al組成を0.3、厚さ100Å、アンドープとした。6は
n型InGaAs層で、ソース電極8及びドレイン電極9は、
InGaAs層6上に形成される。ゲート電極7は、前記InGa
As層6に一部エッチングを施し露出したAlGaAs層15上に
形成されている。
ここでAlGaAs層の組成及び厚さを各々0.3、100Åとし
たのはAlGaAs層の結晶品質により決められたものであ
る。即ち、後述する本発明の効果を高めるためには、Al
組成を大きくし、厚さを厚くすることが望ましいが、Al
組成を大きくし過ぎると、AlGaAs層の結晶品質が悪くな
り、却って本発明の効果が低減してしまう。また厚さを
厚くし過ぎると、ゲート電極とチャネル層との電界が弱
くなる結果、HEMTの伝達コンダクタンスが小さくなり、
素子特性が悪くなる。さらにつけ加えるならば、MBE法
によるAlGaAs層の成長は、300〜350℃の低温で成長させ
ることが望ましい。
上記の如くして第1図に示す構造のHEMTを製作し、ゲ
ート電極とソース及びドレイン電極との電流電圧特性を
測定した。その結果、リーク電流は4V印加時に8μAで
あった。また破壊耐圧は8〜10Vであり、実用上十分な
値が得られた。さらに、このHEMTを同一ロットから10個
任意に抽出し250℃、100時間の通電を施し、ショットキ
接合の特性変動を調べた。その結果4V印加時のリーク電
流値の通電前後の変動は、10個とも±15%以内であり、
本発明に係るHEMTは信頼性も十分に実用に供しうるもの
であることが判明した。
〔発明の効果〕
以上述べたように、本発明によれば、従来格子整合型
HEMTで問題となっていたゲートリーク電流を低く、ゲー
ト破壊耐圧を高くすることが可能となる。また高い信頼
性を有するショットキ接合を形成することができる。
なお上述した実施例においては、n型InAlAs層と、n
型InGaAs層との間に挿入するAlGaAs層として、Al組成が
0.3、アンドープで厚さが100Åの場合について例示した
が、本発明は何らこれら数値に限定されるものではな
く、AlGaAs層の結晶性と、要求される耐圧との兼ね合い
により適宜選択されるべきものであり、AlxGa1-xAs層
(0≦x≦1)における例えばX=0のGaAs層を用いて
も本発明の奏する効果に変わりはない。
また、格子整合型HEMTの構造についても第1図に例示
した基本構造に限定されるものではなく、例えばInAlAs
層、InGaAs層の組成がInP基板との格子整合条件から多
少ずれた場合や、InAlAs電子供給層がn型で一定ドープ
ではなく、プレーナドープの場合においても如上の本発
明の効果が得られる。
【図面の簡単な説明】
第1図は、本発明に係る一実施例の格子整合型HEMT素子
の構造を説明するための断面図、第2図は従来例に係る
格子整合型HEMT素子の構造を説明するための断面図であ
る。 1……InP基板、2……アンドープInAlAsバッファ層、
3……InGaAsチャネル層、4……n型InAlAs電子供給
層、5……アンドープInAlAs層、15……アンドープAlGa
As層、6……n型InGaAsキャップ層、7G……ゲート電
極、7S……ソース電極、7D……ドレイン電極。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/337 - 21/338 H01L 27/095 H01L 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】InP基板上に、少なくともチャンネル層と
    なるInGaAs層と、電子供給層となるInAlAs層と、キャッ
    プ層となるn型InGaAs層とを具備するエピタキシャルウ
    エハを用い、該エピタキシャルウエハ上にソース、ドレ
    イン及びゲート電極を形成して構成される高電子移動度
    トランジスタにおいて、前記InAlAs層と前記n型InGaAs
    層との間にゲート電極が形成されたAlxGa1-xAs層(0≦
    x≦1)を有することを特徴とする高電子移動度トラン
    ジスタ。
JP22080590A 1990-08-22 1990-08-22 高電子移動度トランジスタ Expired - Fee Related JP2898376B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22080590A JP2898376B2 (ja) 1990-08-22 1990-08-22 高電子移動度トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22080590A JP2898376B2 (ja) 1990-08-22 1990-08-22 高電子移動度トランジスタ

Publications (2)

Publication Number Publication Date
JPH04102336A JPH04102336A (ja) 1992-04-03
JP2898376B2 true JP2898376B2 (ja) 1999-05-31

Family

ID=16756842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22080590A Expired - Fee Related JP2898376B2 (ja) 1990-08-22 1990-08-22 高電子移動度トランジスタ

Country Status (1)

Country Link
JP (1) JP2898376B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10054100B2 (en) 2016-02-09 2018-08-21 Miyama, Inc. Multipoint spark plug and multipoint ignition engine

Also Published As

Publication number Publication date
JPH04102336A (ja) 1992-04-03

Similar Documents

Publication Publication Date Title
US5903018A (en) Bipolar transistor including a compound semiconductor
JP2801624B2 (ja) ヘテロ接合バイポーラトランジスタ
US4558337A (en) Multiple high electron mobility transistor structures without inverted heterojunctions
US7144765B2 (en) Semiconductor device with Schottky electrode including lanthanum and boron, and manufacturing method thereof
US5319223A (en) High electron mobility transistor
JPH03229426A (ja) 集積回路及びその製造方法
JP3376078B2 (ja) 高電子移動度トランジスタ
EP0194197A1 (en) Heterojunction bipolar transistor and process for fabricating same
EP0151309B1 (en) High electron mobility field-effect transistor
JP2914049B2 (ja) ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ
JPH0732167B2 (ja) 半導体デバイス
JPH10223651A (ja) 電界効果トランジスタ
US5767539A (en) Heterojunction field effect transistor having a InAlAs Schottky barrier layer formed upon an n-InP donor layer
JP2898376B2 (ja) 高電子移動度トランジスタ
US6037615A (en) Metal semiconductor FET having doped A1GaAs layer between channel layer and A1GaAs buffer layer
JP2964637B2 (ja) 電界効果トランジスタ
JPH06188271A (ja) 電界効果トランジスタ
JPS6242569A (ja) 電界効果型トランジスタ
US5408111A (en) Field-effect transistor having a double pulse-doped structure
JP2695832B2 (ja) ヘテロ接合型電界効果トランジスタ
JP2980630B2 (ja) 化合物半導体装置
JPH0793323B2 (ja) 電界効果トランジスタ
EP0690511A1 (en) Compound semiconductor device and its manufacturing method
EP0278110B1 (en) Heterojunction field effect transistor
JP2606405B2 (ja) ヘテロ接合型電界効果トランジスタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees