JP2889738B2 - Method for manufacturing multilayer wiring board - Google Patents
Method for manufacturing multilayer wiring boardInfo
- Publication number
- JP2889738B2 JP2889738B2 JP15714491A JP15714491A JP2889738B2 JP 2889738 B2 JP2889738 B2 JP 2889738B2 JP 15714491 A JP15714491 A JP 15714491A JP 15714491 A JP15714491 A JP 15714491A JP 2889738 B2 JP2889738 B2 JP 2889738B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- resist layer
- acid
- layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は多層配線基板の製造方
法、特に第２の配線層を無電界メッキにより形成する多
層配線基板の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer wiring board, and more particularly to a method for manufacturing a multilayer wiring board in which a second wiring layer is formed by electroless plating.
【０００２】[0002]
【従来の技術】従来の多層配線基板の製造方法を図１０
乃至図１５を参照して説明する。図１０においては、ガ
ラスエポキシ等の絶縁基板（１１）の一主面に銅箔を貼
り付けて所望のパタ−ンにエッチングして形成した第１
の導電層（１２）が形成されている。2. Description of the Related Art A conventional method for manufacturing a multilayer wiring board is shown in FIG.
This will be described with reference to FIGS. In FIG. 10, a first surface formed by attaching a copper foil to one main surface of an insulating substrate (11) made of glass epoxy or the like and etching it into a desired pattern.
Of the conductive layer (12) is formed.
【０００３】図１１においては、基板全面にソルダ−レ
ジスト層（１３）を塗布する。ソルダ−レジスト層（１
３）は、多管能エポキシ樹脂（２０〜３０重量％）、エ
ポキシアクリレ−ト樹脂（１０〜１５重量％）、熱硬化
性アクリル樹脂（４０〜５０重量％）、重合開始剤、溶
剤および無機フィラーで組成され（特開昭６２−２５３
６１３号公報参照）、所望のパタ−ンに露光、現像する
ことにより任意の場所にコンタクト孔（１４）を形成し
ている。In FIG. 11, a solder-resist layer (13) is applied to the entire surface of a substrate. Solder resist layer (1
3) is a multitubular epoxy resin (20 to 30% by weight), an epoxy acrylate resin (10 to 15% by weight), a thermosetting acrylic resin (40 to 50% by weight), a polymerization initiator, a solvent and It is composed of an inorganic filler (JP-A-62-253).
No. 613), a contact hole (14) is formed at an arbitrary position by exposing and developing a desired pattern.
【０００４】図１２においては、ソルダ−レジスト層
（１３）表面から露出した無機フィラ−（１５）を塩酸
あるいは硫酸などの酸を用いて溶かす。この結果、溶け
た無機フィラー（１５）の後にくぼみ（１６）が形成さ
れ、ソルダ−レジスト層（１３）の表面の粗化が行われ
る。図１３においては、ソルダ−レジスト層（１３）表
面に銅の無電界メッキにより第２の配線層（１７）を形
成する。本工程では、第２の配線層（１７）がくぼみ
（１６）内に入り込み、アンカ−効果により第２の配線
層（１７）の接着強度を強くしている。In FIG. 12, an inorganic filler (15) exposed from the surface of a solder resist layer (13) is dissolved using an acid such as hydrochloric acid or sulfuric acid. As a result, a depression (16) is formed after the dissolved inorganic filler (15), and the surface of the solder-resist layer (13) is roughened. In FIG. 13, a second wiring layer (17) is formed on the surface of the solder-resist layer (13) by electroless plating of copper. In this step, the second wiring layer (17) penetrates into the depression (16), and the adhesive strength of the second wiring layer (17) is increased by the anchor effect.
【０００５】なお斯上した多層配線基板の製造方法とし
ては、例えば特開昭５２−４４８８２号公報（Ｂ０５Ｄ
５／００）等で知られている。A method for manufacturing such a multilayer wiring board is disclosed in, for example, JP-A-52-44882 (B05D).
5/00).
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、従来の
多層配線基板の製造方法では、図１４に示すようにソル
ダ−レジスト層（１３）に混入した無機フィラー（１
５）は形状が粒形のため、大部分がソルダ−レジスト層
（１３）内に沈み、その表面に露出している無機フィラ
ー（１５）の密度が低下する。このため酸で溶かしても
図１５に示すように、ソルダ−レジスト層（１３）表面
に形成されるくぼみ（１６）が少なく、第２の配線層
（１７）の接着強度が十分でない問題点を有していた。However, in the conventional method of manufacturing a multilayer wiring board, as shown in FIG. 14, the inorganic filler (1) mixed in the solder-resist layer (13) is used.
In 5), since the shape is granular, most of the particles sink into the solder-resist layer (13), and the density of the inorganic filler (15) exposed on the surface is reduced. For this reason, as shown in FIG. 15, there is little depression (16) formed on the surface of the solder-resist layer (13), and the bonding strength of the second wiring layer (17) is not sufficient, as shown in FIG. Had.
【０００７】また、表面に露出する無機フィラー（１
５）の密度を上げるために無機フィラ−（１５）の混入
量を多くすると、図１５に示すように無機フィラー（１
５）が厚み方向に連続して配置され、酸処理でこの無機
フィラー（１５）が溶けてソルダ−レジスト層（１３）
に貫通孔が形成され、第１の配線層（１２）と第２の配
線層（１７）が短絡する問題点も有している。Further, the inorganic filler (1) exposed on the surface
When the amount of the inorganic filler (15) mixed is increased in order to increase the density of (5), as shown in FIG.
5) are continuously arranged in the thickness direction, and the inorganic filler (15) is melted by the acid treatment to form a solder-resist layer (13).
Also, there is a problem that a through hole is formed in the first wiring layer and the first wiring layer (12) and the second wiring layer (17) are short-circuited.
【０００８】[0008]
【課題を解決するための手段】本発明は斯る問題点に鑑
みてなされ、酸可溶フィラ−を含まない第１ソルダ−レ
ジスト層と酸可溶フィラ−を混入した第２ソルダ−レジ
スト層の２層で構成し、第２ソルダ−レジスト層表面を
プラズマアッチングした後、酸可溶フィラーを酸で溶か
すことにより、従来の問題点を大幅に解決した多層配線
基板の製造方法を実現するものである。SUMMARY OF THE INVENTION The present invention has been made in consideration of the above problems, and has been made in consideration of the above-mentioned problems, and has a first solder-resist layer not containing an acid-soluble filler and a second solder-resist layer containing an acid-soluble filler. After the plasma etching of the surface of the second solder-resist layer, the acid-soluble filler is dissolved with an acid, thereby realizing a method for manufacturing a multilayer wiring board which largely solves the conventional problems. Things.
【０００９】[0009]
【作用】本発明に依れば、プラズマアッシングにより無
機物よりなる酸可溶フィラーを残して第２ソルダ−レジ
スト層表面をエッチングするので、第２ソルダ−レジス
ト層表面近くの酸可溶フィラーがほとんど露出され、次
の酸処理で酸可溶フィラ−を溶かして高密度にくぼみを
形成できる点に特徴を有する。また第１ソルダ−レジス
ト層はこの酸処理で溶けず、厚み方向への貫通孔の形成
を防止できる。According to the present invention, since the surface of the second solder-resist layer is etched by plasma ashing while leaving the acid-soluble filler made of an inorganic substance, almost no acid-soluble filler near the surface of the second solder-resist layer is formed. It is characterized in that it is exposed and can be densified at a high density by dissolving the acid-soluble filler in the subsequent acid treatment. Further, the first solder-resist layer is not melted by the acid treatment, so that formation of a through hole in the thickness direction can be prevented.
【００１０】[0010]
【実施例】本発明による多層配線基板の製造方法を図１
乃至図９を参照して説明する。図１おいて、ガラスエポ
キシ、表面をアルマイト処理したアルミニウム等の絶縁
基板（１）の一主面に銅箔を貼り付けて所望のパタ−ン
にエッチングして形成した第１の導電層（２）が形成さ
れている。FIG. 1 shows a method of manufacturing a multilayer wiring board according to the present invention.
This will be described with reference to FIGS. In FIG. 1, a first conductive layer (2) formed by attaching a copper foil to one main surface of an insulating substrate (1) made of glass epoxy, aluminum whose surface is anodized, or the like and etching it to a desired pattern. ) Is formed.
【００１１】図２において、基板全面に第１ソルダ−レ
ジスト層（３１）を塗布する。続いてこの第１ソルダ−
レジスト層（３１）上に第２ソルダ−レジスト層（３
２）を塗布する。両ソルダ−レジスト層（３１），（３
２）は、多管能エポキシ樹脂（２０〜３０重量％）、エ
ポキシアクリレ−ト樹脂（１０〜１５重量％）、熱硬化
性アクリル樹脂（４０〜５０重量％）、重合開始剤、溶
剤で組成されている（特開昭６２−２５３６１３号公報
参照）。第１ソルダ−レジスト層（３１）には酸可溶の
無機フィラ−を含んでおらず、無機フィラ−として酸不
溶の二酸化シリコンを混入するか、無機フィラーを全く
混入しない。第２ソルダ−レジスト層（３２）には酸可
溶の無機フィラ−として炭酸カルシュウムを混入する。
第１ソルダ−レジスト層（３１）はスクリ−ン印刷され
た後プリベ−クされ、続いて第２ソルダ−レジスト層
（３２）をスクリ−ン印刷してベ−クする。その後、所
望のパタ−ンに露光、現像することにより任意の場所に
コンタクト孔（４）が形成される。このコンタクト孔
（４）はバイアホ−ル形状、すなわち上方のみに開口
し、下面には第１の導電層（２）を選択的に露出してい
る。In FIG. 2, a first solder-resist layer (31) is applied to the entire surface of the substrate. Then, this first solder
A second solder-resist layer (3) is formed on the resist layer (31).
2) is applied. Both solder-resist layers (31), (3
2) is a multitubular epoxy resin (20 to 30% by weight), an epoxy acrylate resin (10 to 15% by weight), a thermosetting acrylic resin (40 to 50% by weight), a polymerization initiator, and a solvent. (See JP-A-62-253613). The first solder resist layer (31) does not contain an acid-soluble inorganic filler, and contains no acid-insoluble silicon dioxide as an inorganic filler or no inorganic filler at all. Calcium carbonate is mixed into the second solder resist layer (32) as an acid-soluble inorganic filler.
The first solder-resist layer (31) is screen-printed and then pre-baked, and then the second solder-resist layer (32) is screen-printed and baked. Thereafter, a contact hole (4) is formed at an arbitrary position by exposing and developing a desired pattern. The contact hole (4) has a via hole shape, that is, it is opened only upward, and the first conductive layer (2) is selectively exposed on the lower surface.
【００１２】図３において、第２ソルダ−レジスト層
（３２）表面をＯ2プラズマアッシングする。本工程
は、本発明のもっとも特徴とする工程であり、Ｏ2プラ
ズマアッシングにより選択的に無機フィラー（５）を除
く第２ソルダ−レジスト層（３２）を表面から削ってい
る。さらに図６から図７を参照して詳述すると、図６に
示すように無機フィラー（５）が第２ソルダ−レジスト
層（３２）内に混入されている。無機フィラー（５）と
しては、酸可溶フィラ−として炭酸カルシュウム（Ｃａ
ＣＯ3）を用いる。炭酸カルシュウムはその粒径を最大
５μｍの範囲内で、平均粒径は０．２μｍ以下とする。
この無機フィラー（５）は約５０重量％以下の混入量と
している。従って、無機フィラー（５）の大部分は図６
のように第２ソルダ−レジスト層（３２）内に存在し、
第２ソルダ−レジスト層（３２）の表面より露出してい
るものは少ない。なお図６で、白丸で示すものが炭酸カ
ルシュウムである。なお第１ソルダ−レジスト層（３
１）には酸不溶の無機フィラーである二酸化シリコンを
混入させた例が示されており、黒丸で示すものが二酸化
シリコンである。従って、第１ソルダ−レジスト層（３
１）には無機フィラー（５）を混入させなくても良い。In FIG. 3, the surface of the second solder-resist layer (32) is subjected to O 2 plasma ashing. This step is a step of the most features of the present invention, O 2 plasma ashing by selectively second solder excluding inorganic filler (5) - has cut the resist layer (32) from the surface. 6 and 7, the inorganic filler (5) is mixed in the second solder-resist layer (32) as shown in FIG. As the inorganic filler (5), calcium carbonate (Ca) is used as an acid-soluble filler.
CO 3 ). Calcium carbonate has a maximum particle size of 5 μm and an average particle size of 0.2 μm or less.
The content of the inorganic filler (5) is about 50% by weight or less. Therefore, most of the inorganic filler (5) is shown in FIG.
Exists in the second solder-resist layer (32) as
Few are exposed from the surface of the second solder-resist layer (32). In FIG. 6, those indicated by open circles are calcium carbonate. The first solder-resist layer (3
1) shows an example in which silicon dioxide which is an acid-insoluble inorganic filler is mixed, and the one shown by a black circle is silicon dioxide. Therefore, the first solder-resist layer (3
In 1), the inorganic filler (5) may not be mixed.
【００１３】次に、図７に示すように第２ソルダ−レジ
スト層（３２）の表面からＯ2プラズマアッシングを行
うので、無機フィラー（５）は残存したままで、有機物
質よりなる第２ソルダ−レジスト層（３２）のみがアッ
シングされて削られていく。このため第２ソルダ−レジ
スト層（３２）のアッシング面には表面近くにある無機
フィラー（５）が必ず露出された状態となり、第２ソル
ダ−レジスト層（３２）表面全面に高密度でかつ均一に
無機フィラー（５）が露出される。この状態で次工程へ
移る。Next, as shown in FIG. 7, O 2 plasma ashing is performed from the surface of the second solder-resist layer (32), so that the second filler made of an organic substance is retained while the inorganic filler (5) remains. -Only the resist layer (32) is ashed and scraped. For this reason, the inorganic filler (5) near the surface is always exposed on the ashing surface of the second solder-resist layer (32), and is dense and uniform over the entire surface of the second solder-resist layer (32). The inorganic filler (5) is exposed. In this state, the process proceeds to the next step.
【００１４】なお本工程では、Ｏ2プラズマアッシング
と同時にコンタクト孔（４）内の有機物残査を除去でき
るので、コンタクト孔（４）の洗浄工程を兼用できる。
図４において、第２ソルダ−レジスト層（３２）表面か
ら露出した無機フィラ−（５）である酸可溶フィラ−を
塩酸あるいは硫酸などの酸を用いて溶かす。この結果、
溶けた炭酸カルシュウム（白丸）の後にくぼみ（６）が
形成され、第２ソルダ−レジスト層（３２）の表面の粗
化が行われる。なおこの工程で第１ソルダ−レジスト層
（３１）には酸可溶フィラ−は全く含まれないので、第
２ソルダ−レジスト層（３２）に厚み方向に炭酸カルシ
ュウムが連なっても酸処理で形成される貫通孔は第２ソ
ルダ−レジスト層（３２）で止められ、第１ソルダ−レ
ジスト層（３１）には貫通孔は形成されない。In this step, since the organic residue in the contact hole (4) can be removed simultaneously with the O 2 plasma ashing, the contact hole (4) cleaning step can also be used.
In FIG. 4, an acid-soluble filler, which is an inorganic filler (5) exposed from the surface of the second solder-resist layer (32), is dissolved using an acid such as hydrochloric acid or sulfuric acid. As a result,
The depression (6) is formed after the dissolved calcium carbonate (open circle), and the surface of the second solder-resist layer (32) is roughened. In this step, since the first solder-resist layer (31) contains no acid-soluble filler at all, even if calcium carbonate continues in the thickness direction with the second solder-resist layer (32), it is formed by acid treatment. The through hole is stopped by the second solder-resist layer (32), and no through-hole is formed in the first solder-resist layer (31).
【００１５】図８を参照すると、本工程の酸処理で、前
工程で露出された表面近くの炭酸カルシュウム（白丸）
は溶かされて、第２ソルダ−レジスト層（３２）の表面
には多くの炭酸カルシュウムの溶けて形成されたくぼみ
（６）ができる。一方、両ソルダ−レジスト層（３
１），（３２）の厚み方向では第１ソルダ−レジスト層
（３１）があるため、炭酸カルシュウムが連なって存在
しても貫通孔は第１の配線層（２）まで形成されない。
またＯ2プラズマアッシング時に第２ソルダ−レジスト
層（３２） 表面も無機フィラー（５）のために凹凸に
削られるので、表面の粗化に協力することになる。Referring to FIG. 8, calcium carbonate (open circles) near the surface exposed in the previous step in the acid treatment in this step.
Is melted, so that many cavities (6) formed by melting calcium carbonate are formed on the surface of the second solder-resist layer (32). On the other hand, both solder-resist layers (3
Since the first solder-resist layer (31) exists in the thickness direction of (1) and (32), the through hole is not formed up to the first wiring layer (2) even if calcium carbonate exists continuously.
In addition, the surface of the second solder-resist layer (32) is also shaved into irregularities due to the inorganic filler (5) during the O 2 plasma ashing, so that it cooperates with the surface roughening.
【００１６】図５において、第２ソルダ−レジスト層
（３２）表面に銅の無電界メッキにより第２の配線層
（７）を形成する。本工程では、第２の配線層（７）が
くぼみ（６）内に入り込み、アンカ−効果により第２の
配線層（７）の接着強度を強くしている。次に本発明を
用いたときの接着強度の特性について、図９を参照して
説明する。図９では、無機フィラー（５）として炭酸カ
ルシュウムを用い、Ｘ軸に第２ソルダ−レジスト層（３
２）の固形成分に対する炭酸カルシュウムの混入量を取
り、Ｙ軸に第２の配線層（７）の接着強度を取ってい
る。具体的には、１cm幅の第２の配線層（７）がどれく
らいの力で第２ソルダ−レジスト層（３２）から剥がれ
るかを実験している。また無機フィラ−（５）の混入量
は５５重量％を越えると、ソルダ−レジスト自体が膜を
形成できなくなるので、それ以上の混入は図９には示さ
ない。ここで、図９から明白な点は、炭酸カルシュウム
の混入量が３０重量％のとき接着強度は０．５Ｋｇ／ｃ
ｍであり、５０重量％のときは０．７Ｋｇ／ｃｍであ
り、炭酸カルシュウムを多く混入すれば確実にくぼみ
（６）が増加していることが分かる。In FIG. 5, a second wiring layer (7) is formed on the surface of the second solder-resist layer (32) by electroless plating of copper. In this step, the second wiring layer (7) enters the recess (6), and the adhesive strength of the second wiring layer (7) is increased by the anchor effect. Next, the characteristics of the adhesive strength when the present invention is used will be described with reference to FIG. In FIG. 9, calcium carbonate is used as the inorganic filler (5), and the second solder-resist layer (3
The amount of calcium carbonate mixed with the solid component in 2) is taken, and the adhesive strength of the second wiring layer (7) is taken on the Y axis. Specifically, an experiment is conducted to determine how much force the 1-cm-wide second wiring layer (7) is peeled off from the second solder-resist layer (32). If the amount of the inorganic filler (5) is more than 55% by weight, the solder resist itself cannot form a film, so that the further amount is not shown in FIG. Here, it is clear from FIG. 9 that the adhesive strength is 0.5 kg / c when the amount of calcium carbonate mixed is 30% by weight.
m and 0.7 kg / cm at 50% by weight, and it can be seen that the indentation (6) is surely increased when a large amount of calcium carbonate is mixed.
【００１７】[0017]
【発明の効果】本発明に依れば、第２ソルダ−レジスト
層（３２）表面をＯ2プラズマアッシングするので、表
面近くにある無機フィラー（５）を確実に露出すること
ができ、次の酸処理でくぼみ（６）を高密度でかつ均一
に形成できるので、第２の配線層（７）の接着強度を大
幅に増加できる利点を有する。According to the present invention, the second solder - since the resist layer (32) surface O 2 plasma ashing, it is possible to reliably expose the inorganic filler (5) near the surface, the following Since the depressions (6) can be formed with high density and uniformity by the acid treatment, there is an advantage that the adhesive strength of the second wiring layer (7) can be greatly increased.
【００１８】また本発明では、第２ソルダ−レジスト層
（３２）を接着強度の強い層間絶縁膜として利用可能と
するので、多層の配線構造を容易に実現できる利点を有
する。 さらに本発明では、Ｏ2プラズマアッシング時
にコンタクト孔（４）の有機物残査も除去できるので、
コンタクト孔（４）の洗浄工程を省略できる利点も有す
る。In the present invention, since the second solder-resist layer (32) can be used as an interlayer insulating film having a high adhesive strength, there is an advantage that a multilayer wiring structure can be easily realized. Further, according to the present invention, the organic residue in the contact hole (4) can be removed during the O 2 plasma ashing.
There is also an advantage that the step of cleaning the contact hole (4) can be omitted.
【００１９】さらにまた本発明では、第１ソルダ−レジ
スト層（３１）と第２ソルダ−レジスト層（３２）と２
層構成とするので、第２ソルダ−レジスト層（３２）に
炭酸カルシュウムが厚み方向に連なって形成される貫通
孔が発生しても第１ソルダ−レジスト層（３１）で貫通
孔を止められ、層間絶縁膜の信頼性を向上できる利点も
有する。また第２ソルダ−レジスト層（３２）に混入で
きる炭酸カルシュウムは最大５５重量％まで可能であ
り、第１ソルダ−レジスト層（３１）の存在で貫通孔の
心配なく第２の配線層（３２）の接着強度を最大まで実
現できる利点を有する。Further, in the present invention, the first solder-resist layer (31), the second solder-resist layer (32),
Because of the layer structure, even if a through hole is formed in the second solder-resist layer (32) in which calcium carbonate is continuously formed in the thickness direction, the through-hole is stopped by the first solder-resist layer (31), There is also an advantage that the reliability of the interlayer insulating film can be improved. The amount of calcium carbonate that can be mixed in the second solder-resist layer (32) can be up to 55% by weight, and the presence of the first solder-resist layer (31) allows the second wiring layer (32) without concern for through holes. Has the advantage of realizing the maximum adhesive strength.
【図１】本発明に依る多層配線基板の製造方法を説明す
る断面図である。FIG. 1 is a sectional view illustrating a method for manufacturing a multilayer wiring board according to the present invention.
【図２】本発明に依る多層配線基板の製造方法を説明す
る断面図である。FIG. 2 is a cross-sectional view illustrating a method for manufacturing a multilayer wiring board according to the present invention.
【図３】本発明に依る多層配線基板の製造方法を説明す
る断面図である。FIG. 3 is a cross-sectional view illustrating a method for manufacturing a multilayer wiring board according to the present invention.
【図４】本発明に依る多層配線基板の製造方法を説明す
る断面図である。FIG. 4 is a cross-sectional view illustrating a method for manufacturing a multilayer wiring board according to the present invention.
【図５】本発明に依る多層配線基板の製造方法を説明す
る断面図である。FIG. 5 is a cross-sectional view illustrating a method for manufacturing a multilayer wiring board according to the present invention.
【図６】本発明に依る多層配線基板の製造方法のプラズ
マアッシングを説明する断面図である。FIG. 6 is a cross-sectional view illustrating plasma ashing in the method for manufacturing a multilayer wiring board according to the present invention.
【図７】本発明に依る多層配線基板の製造方法のプラズ
マアッシングを説明する断面図である。FIG. 7 is a cross-sectional view illustrating plasma ashing in the method for manufacturing a multilayer wiring board according to the present invention.
【図８】本発明に依る多層配線基板の製造方法のプラズ
マアッシングを説明する断面図である。FIG. 8 is a cross-sectional view illustrating plasma ashing in the method for manufacturing a multilayer wiring board according to the present invention.
【図９】本発明に依る多層配線基板の製造方法により形
成した第２の配線層の接着強度を説明する特性図であ
る。FIG. 9 is a characteristic diagram illustrating the adhesive strength of a second wiring layer formed by the method for manufacturing a multilayer wiring board according to the present invention.
【図１０】従来の多層配線基板の製造方法を説明する断
面図である。FIG. 10 is a cross-sectional view illustrating a conventional method for manufacturing a multilayer wiring board.
【図１１】従来の多層配線基板の製造方法を説明する断
面図である。FIG. 11 is a cross-sectional view illustrating a conventional method for manufacturing a multilayer wiring board.
【図１２】従来の多層配線基板の製造方法を説明する断
面図である。FIG. 12 is a cross-sectional view illustrating a method for manufacturing a conventional multilayer wiring board.
【図１３】従来の多層配線基板の製造方法を説明する断
面図である。FIG. 13 is a cross-sectional view illustrating a method for manufacturing a conventional multilayer wiring board.
【図１４】従来の多層配線基板の製造方法のプラズマア
ッシングを説明する断面図である。FIG. 14 is a cross-sectional view illustrating plasma ashing in a conventional method for manufacturing a multilayer wiring board.
【図１５】従来の多層配線基板の製造方法のプラズマア
ッシングを説明する断面図である。FIG. 15 is a cross-sectional view illustrating plasma ashing in a conventional method for manufacturing a multilayer wiring board.
１ 絶縁基板 ２ 第１の導電層 ３１，３２ 第１，第２ソルダ−レジスト層 ４ コンタクト孔 ５ 無機フィラー ６ くぼみ ７ 第２の導電層 REFERENCE SIGNS LIST 1 insulating substrate 2 first conductive layer 31, 32 first and second solder-resist layer 4 contact hole 5 inorganic filler 6 depression 7 second conductive layer
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−252698（ＪＰ，Ａ) 特開 昭58−39099（ＪＰ，Ａ) 特開 昭64−53497（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/10 - 3/26 H05K 3/38,3/46 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-61-252698 (JP, A) JP-A-58-39099 (JP, A) JP-A-64-53497 (JP, A) (58) Field (Int.Cl. 6 , DB name) H05K 3/10-3/26 H05K 3 / 38,3 / 46
Claims (4)
程と、無機物よりなる酸可溶フィラ−を含まない第１ソ
ルダ−レジスト層で前記第１の配線層を被覆する工程
と、前記第１ソルダ−レジスト層上に無機物よりなる酸
可溶フィラ−を混入した第２ソルダ−レジスト層で被覆
する工程と、前記両ソルダ−レジスト層に電気接続のた
めの接続孔を設け、前記第１の配線層を選択的に露出す
る工程と、前記第２ソルダ−レジスト層表面をプラズマ
アッシングして前記酸可溶フィラ−を残して前記第２ソ
ルダ−レジスト層表面を選択的に削り、前記第２ソルダ
−レジスト層表面にある前記酸可溶フィラ−を露出する
工程と、前記第２ソルダ−レジスト層表面より露出した
前記酸可溶フィラーを溶かし、前記ソルダ−レジスト層
表面の粗化を行う工程と、前記ソルダ−レジスト層上に
金属よりなる第２の配線層を無電界メッキする工程とを
具備することを特徴とした多層配線基板の製造方法。A step of forming a first wiring layer on an insulating substrate; and a step of coating the first wiring layer with a first solder-resist layer not containing an acid-soluble filler made of an inorganic substance. A step of coating the first solder-resist layer with a second solder-resist layer mixed with an acid-soluble filler made of an inorganic substance, and providing a connection hole for electrical connection in both the solder-resist layers; Selectively exposing the first wiring layer; and plasma ashing the surface of the second solder-resist layer to selectively scrape the surface of the second solder-resist layer leaving the acid-soluble filler; Exposing the acid-soluble filler on the surface of the second solder-resist layer; and dissolving the acid-soluble filler exposed from the surface of the second solder-resist layer to roughen the surface of the solder-resist layer. The process of performing And a step of electrolessly plating a second wiring layer made of metal on the solder-resist layer.
ラズマアッシング時に前記接続孔内の不純物の除去を行
うことを特徴とする請求項１記載の多層配線基板の製造
方法。2. The method for manufacturing a multilayer wiring board according to claim 1, wherein said connection hole is formed in a via hole shape, and impurities in said connection hole are removed during plasma ashing.
ウムを用い、粗化を行う工程で酸により前記炭酸カルシ
ュウムを溶かすことを特徴とした請求項１記載の多層配
線基板の製造方法。3. The method for manufacturing a multilayer wiring board according to claim 1, wherein calcium carbonate is used as said acid-soluble filler, and said calcium carbonate is dissolved by an acid in a roughening step.
ィラ−として二酸化シリコンを混入することを特徴とし
た請求項１記載の多層配線基板の製造方法。4. The method according to claim 1, wherein silicon dioxide is mixed into said first solder resist layer as an acid-insoluble filler.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15714491A JP2889738B2 (en) | 1991-06-27 | 1991-06-27 | Method for manufacturing multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15714491A JP2889738B2 (en) | 1991-06-27 | 1991-06-27 | Method for manufacturing multilayer wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH057080A JPH057080A (en) | 1993-01-14 |
| JP2889738B2 true JP2889738B2 (en) | 1999-05-10 |
Family
ID=15643146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15714491A Expired - Lifetime JP2889738B2 (en) | 1991-06-27 | 1991-06-27 | Method for manufacturing multilayer wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2889738B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997017824A1 (en) * | 1995-11-10 | 1997-05-15 | Ibiden Co., Ltd. | Multilayered printed wiring board and its manufacture |
| US6010768A (en) | 1995-11-10 | 2000-01-04 | Ibiden Co., Ltd. | Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler |
| JP5585426B2 (en) | 2010-12-07 | 2014-09-10 | Ｔｄｋ株式会社 | Wiring board, electronic component built-in substrate, wiring board manufacturing method, and electronic component built-in substrate manufacturing method |
| JP5758472B2 (en) | 2013-11-05 | 2015-08-05 | 太陽インキ製造株式会社 | Curable composition for printed wiring board, cured coating film using the same, and printed wiring board |
| JP6637674B2 (en) * | 2015-04-30 | 2020-01-29 | 信越化学工業株式会社 | Printed wiring board, method for manufacturing printed wiring board, and semiconductor device |
| KR102078009B1 (en) * | 2015-10-06 | 2020-02-17 | 삼성전기주식회사 | Printed circuit board and manufacturing method of the same |
-
1991
- 1991-06-27 JP JP15714491A patent/JP2889738B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH057080A (en) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3752161B2 (en) | Method for roughening copper surface of printed wiring board, printed wiring board, and manufacturing method thereof | |
| US20060060558A1 (en) | Method of fabricating package substrate using electroless nickel plating | |
| JP2000294921A (en) | Printed circuit board and manufacture thereof | |
| JP2889738B2 (en) | Method for manufacturing multilayer wiring board | |
| JP2919645B2 (en) | Method for manufacturing multilayer wiring board | |
| JP4972753B2 (en) | Method for manufacturing printed circuit board | |
| JP2004349603A (en) | Multilayer wiring board and its manufacturing method | |
| JP3692761B2 (en) | Printed circuit board manufacturing method and printed circuit board | |
| KR100908986B1 (en) | Coreless Package Substrate and Manufacturing Method | |
| JP2919644B2 (en) | Method for manufacturing multilayer wiring board | |
| US8191249B2 (en) | Method of manufacturing a printed circuit board | |
| JPH01290289A (en) | Method of forming conductor pattern | |
| JPH11330695A (en) | Highly reliable multilayer circuit board and its manufacture | |
| JP3941463B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP2003273510A (en) | Manufacturing method for printed substrate | |
| JP2000129137A (en) | Resin composition having high adhesion and electronic instrument part using the same | |
| JP4395959B2 (en) | Method for manufacturing printed wiring board | |
| JPH10200264A (en) | Multilayer printed wiring board and manufacture thereof | |
| JP7461505B2 (en) | Wiring Board | |
| JP4415985B2 (en) | Manufacturing method of metal transfer plate | |
| JP3217563B2 (en) | Manufacturing method of printed wiring board | |
| JP4466169B2 (en) | Manufacturing method of substrate for semiconductor device | |
| JP4144439B2 (en) | Wiring board, multilayer wiring board, and manufacturing method thereof | |
| JP2998238B2 (en) | Method for manufacturing multilayer wiring board | |
| JP2000323807A (en) | Printed wiring board and manufacture thereof |