JP2884682B2 - セラミックス多層配線基板の製造方法 - Google Patents
セラミックス多層配線基板の製造方法Info
- Publication number
- JP2884682B2 JP2884682B2 JP8416090A JP8416090A JP2884682B2 JP 2884682 B2 JP2884682 B2 JP 2884682B2 JP 8416090 A JP8416090 A JP 8416090A JP 8416090 A JP8416090 A JP 8416090A JP 2884682 B2 JP2884682 B2 JP 2884682B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- manufacturing
- wiring board
- multilayer wiring
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、セラミック多層配線基板の製造方法に関
し、特にスルーホールを有するセラミック多層配線基板
の製造方法に関する。
し、特にスルーホールを有するセラミック多層配線基板
の製造方法に関する。
従来、セラミック多層配線基板におけるスルーホール
は、基板の表面に垂直に設けられていた。
は、基板の表面に垂直に設けられていた。
上述した従来のセラミック多層配線基板の垂直なスル
ーホール構造では、例えば第２図のようにセラミック基
板３の表裏面でスルーホール11の位置が異なっている場
合や配線設計上の都合で下層の離れた点とをつなぐ場合
など、中間層に上下の乗せ換え層４を設けなければなら
ないが、この乗せ換え層４の抵抗応はスルーホール部に
比べ非常に高くスルーホール全体の抵抗がかなり大きく
なってしまうという欠点があった。
ーホール構造では、例えば第２図のようにセラミック基
板３の表裏面でスルーホール11の位置が異なっている場
合や配線設計上の都合で下層の離れた点とをつなぐ場合
など、中間層に上下の乗せ換え層４を設けなければなら
ないが、この乗せ換え層４の抵抗応はスルーホール部に
比べ非常に高くスルーホール全体の抵抗がかなり大きく
なってしまうという欠点があった。
例えば第２図の右側のスルーホール11の抵抗を論理的
に計算してみると以下のようになる。
に計算してみると以下のようになる。
表面から乗せ換えパターン４までおよびパターン４か
ら裏面までの抵抗をR1、パターン４の抵抗をR2とする。
パターン４の厚さを20μｍ、長さを1mm、幅を1mmとする
と、 但しρは導体の比抵抗となり、パターン４の抵抗はス
ルーホール11の抵抗に比べて非常に大きいことがわか
る。
ら裏面までの抵抗をR1、パターン４の抵抗をR2とする。
パターン４の厚さを20μｍ、長さを1mm、幅を1mmとする
と、 但しρは導体の比抵抗となり、パターン４の抵抗はス
ルーホール11の抵抗に比べて非常に大きいことがわか
る。
本発明のセラミック多層配線基板の製造方法は、複数
のグリーンシートを熱圧着したセミック積層体にスルー
ホール予備孔をこのセラミック積層体の表面に傾けて形
成し、このスルーホール予備孔に導体ピンを差し込んだ
後に前記セミック積層体を焼成し、前記導体ピンにより
層間接続を達成することを特徴とする。
のグリーンシートを熱圧着したセミック積層体にスルー
ホール予備孔をこのセラミック積層体の表面に傾けて形
成し、このスルーホール予備孔に導体ピンを差し込んだ
後に前記セミック積層体を焼成し、前記導体ピンにより
層間接続を達成することを特徴とする。
本発明のセラミック多層配線基板の製造方法は、各層
のグリーンシート積層後の位置が除々にずれ積層後の隣
接するグリーンシートにおけるものが相互に部分的に重
なるスルーホールを予め形成しておき、このスルーホー
ルに導体ペーストを印刷法で充填してから各層のものか
らなる複数の前記グリーンシートを積層し、熱圧着し、
焼成し、前記導体ペーストにより層間接続を達成するこ
とを特徴とする。
のグリーンシート積層後の位置が除々にずれ積層後の隣
接するグリーンシートにおけるものが相互に部分的に重
なるスルーホールを予め形成しておき、このスルーホー
ルに導体ペーストを印刷法で充填してから各層のものか
らなる複数の前記グリーンシートを積層し、熱圧着し、
焼成し、前記導体ペーストにより層間接続を達成するこ
とを特徴とする。
次に、本発明について、図面を参照して説明する。
第１図は本発明の製造方法を用いて試作したセラミッ
ク基板の一例の構造を示す概略断面図である。セラミッ
ク基板３の上下の面に配線パターン２を設け、セラミッ
ク基板３に表面に対し傾いたスルーホール１が設けてあ
る。基板厚2mm、スルーホール径0.5mmである。スルーホ
ール１の材質には銀を用いている。
ク基板の一例の構造を示す概略断面図である。セラミッ
ク基板３の上下の面に配線パターン２を設け、セラミッ
ク基板３に表面に対し傾いたスルーホール１が設けてあ
る。基板厚2mm、スルーホール径0.5mmである。スルーホ
ール１の材質には銀を用いている。
第３図〜第８図は本発明の一実施例の製造方法のプロ
セス図である。
セス図である。
初めに第３図のように厚膜印刷法によってセラミック
グリーンシート６の表面に導体ペーストの配線パターン
５の形成を行なう。シート６の大きさは20cmD、厚みは
約100μｍとし、また導体材料にはここで銀−パラジウ
ムを用いた。シート枚数は計20枚で、これらを積層治具
を用いてずれが無いように積層する。
グリーンシート６の表面に導体ペーストの配線パターン
５の形成を行なう。シート６の大きさは20cmD、厚みは
約100μｍとし、また導体材料にはここで銀−パラジウ
ムを用いた。シート枚数は計20枚で、これらを積層治具
を用いてずれが無いように積層する。
この後第４図のように熱プレス法により一体化形成を
行い積層体７を造る。プレスの条件は圧力150kg/cm2、
温度100℃、時間約１時間である。
行い積層体７を造る。プレスの条件は圧力150kg/cm2、
温度100℃、時間約１時間である。
次に、スルーホールを通すべき所定の位置に第５図の
ようにピン打ち込み用の予備孔８を空ける。この孔径は
ピンの太さりも幾分大きめにしておく。これは積層体７
が焼成されて収縮するときピン周囲に生じる残留応力の
なくすためである。本実施例では予備孔８の孔径を0.55
mmとした。
ようにピン打ち込み用の予備孔８を空ける。この孔径は
ピンの太さりも幾分大きめにしておく。これは積層体７
が焼成されて収縮するときピン周囲に生じる残留応力の
なくすためである。本実施例では予備孔８の孔径を0.55
mmとした。
さらに第６図のように予備孔８に導体ピン９を打ち込
む。導体ピン９の材質は、ここでは銀を用い、大きさは
長さ約2mm、直径約0.5mmのものを用いた。最後に打ち込
んだ導体ピン９ごとの積層体７の脱バインダー焼成を行
い焼成体10を得る。これが第７図であるが、打ち込んだ
導体ピン９は表面から突出しているため、最後に第８図
のように焼成体10の表面研摩処理を行う。
む。導体ピン９の材質は、ここでは銀を用い、大きさは
長さ約2mm、直径約0.5mmのものを用いた。最後に打ち込
んだ導体ピン９ごとの積層体７の脱バインダー焼成を行
い焼成体10を得る。これが第７図であるが、打ち込んだ
導体ピン９は表面から突出しているため、最後に第８図
のように焼成体10の表面研摩処理を行う。
この様に導体ピン９の打ち込みによってスルーホール
を形成する方法は、乗せ換えパターンによる抵抗増だけ
でなく、シート一枚毎に孔を空けてスルーホールを作る
場合に起こる積層ずれによる抵抗増加も防ぐことが出来
る良い方法である。この様にして形成されたスルーホー
ルの抵抗値は打ち込みピンの抵抗そのものであり、実測
したところ約1mΩであった。
を形成する方法は、乗せ換えパターンによる抵抗増だけ
でなく、シート一枚毎に孔を空けてスルーホールを作る
場合に起こる積層ずれによる抵抗増加も防ぐことが出来
る良い方法である。この様にして形成されたスルーホー
ルの抵抗値は打ち込みピンの抵抗そのものであり、実測
したところ約1mΩであった。
第９図〜11図は本発明の他の実施例のプロセス図であ
る。
る。
本実施例では、第９図の様にまずセラミックグリーン
シート６にスルーホール12を形成する。シート６の厚さ
及び大きさは第３図に示す実施例と同様である。本実施
例ではセラミックグリーンシート６の一枚ごとに孔径25
0μｍの孔を70μｍずつずらして形成を行う。次に、第1
0図のようにスルーホール導体13及び配線パターン５を
厚膜印刷法によって形成する。導体材料には金を用い
た。この後、第４図に示す実施例の様に積層体14（第11
図）に積層し、熱プレスおよび焼成を行う。
シート６にスルーホール12を形成する。シート６の厚さ
及び大きさは第３図に示す実施例と同様である。本実施
例ではセラミックグリーンシート６の一枚ごとに孔径25
0μｍの孔を70μｍずつずらして形成を行う。次に、第1
0図のようにスルーホール導体13及び配線パターン５を
厚膜印刷法によって形成する。導体材料には金を用い
た。この後、第４図に示す実施例の様に積層体14（第11
図）に積層し、熱プレスおよび焼成を行う。
本実施例では積層ずれの影響があり第３図〜第８図に
示す実施例よりスルーホール全体の抵抗は大きくなる。
この抵抗値を、第２図のような乗せ換えパターン４のあ
るスルーホールの値と比べてみると、乗せ換えパターン
有りが8mΩに対して、本実施例の乗せ換えパターン無し
の場合が4mΩと、約半分程度の値となり乗せ換えをしな
ければかなり抵抗値を減らすことができることがわかっ
た。なお、この場合の乗せ換えのずれは200μｍ、乗せ
換え層の膜厚は20μｍであり、またスルーホール径は共
に250μｍの場合である。
示す実施例よりスルーホール全体の抵抗は大きくなる。
この抵抗値を、第２図のような乗せ換えパターン４のあ
るスルーホールの値と比べてみると、乗せ換えパターン
有りが8mΩに対して、本実施例の乗せ換えパターン無し
の場合が4mΩと、約半分程度の値となり乗せ換えをしな
ければかなり抵抗値を減らすことができることがわかっ
た。なお、この場合の乗せ換えのずれは200μｍ、乗せ
換え層の膜厚は20μｍであり、またスルーホール径は共
に250μｍの場合である。
以上説明したように本発明は、基板の上下のたがいに
ずれた位置の導体パターンをスルーホールで接続する場
合に表面に任意の角度を持つスルーホールを形成し乗せ
換えパターンをなくすことによって、乗せ換えパターン
を持つ場合に比べてスルーホールにおける抵抗を減らす
ことができる効果がある。
ずれた位置の導体パターンをスルーホールで接続する場
合に表面に任意の角度を持つスルーホールを形成し乗せ
換えパターンをなくすことによって、乗せ換えパターン
を持つ場合に比べてスルーホールにおける抵抗を減らす
ことができる効果がある。
第１図は本発明の製造方法を用いて製造したセラミック
多層配線基板の断面図、第２図は従来のセラミック多層
配線基板の断面図、第３図〜第８図は本発明の一実施例
の製造プロセスを示す断面図、第９図〜第11図は本発明
の他の実施例の製造プロセスを示す断面図である。 1,11,12……スルーホール、２……配線パターン、３…
…セラミック基板、４……乗せ換えパターン、５……配
線パターン、６……セラミックグリーンシート、7,14…
…積層体、８……スルーホール予備孔、９……導体ピ
ン、10……焼成体、13……スルーホール導体。
多層配線基板の断面図、第２図は従来のセラミック多層
配線基板の断面図、第３図〜第８図は本発明の一実施例
の製造プロセスを示す断面図、第９図〜第11図は本発明
の他の実施例の製造プロセスを示す断面図である。 1,11,12……スルーホール、２……配線パターン、３…
…セラミック基板、４……乗せ換えパターン、５……配
線パターン、６……セラミックグリーンシート、7,14…
…積層体、８……スルーホール予備孔、９……導体ピ
ン、10……焼成体、13……スルーホール導体。
Claims (2)
- 【請求項１】複数のグリーンシートを熱圧着したセミッ
ク積層体にスルーホール予備孔をこのセラミック積層体
の表面に傾けて形成し、このスルーホール予備孔に導体
ピンを差し込んだ後に前記セミック積層体を焼成し、前
記導体ピンにより層間接続を達成することを特徴とする
セラミック多層配線基板の製造方法。 - 【請求項２】各層のグリーンシートに積層後の位置が除
々にずれ積層後の隣接するグリーンシートにおけるもの
が相互に部分的に重なるスルーホールを予め形成してお
き、このスルーホールに導体ペーストを印刷法で充填し
てから各層のものからなる複数の前記グリーンシートを
積層し、熱圧着し、焼成し、前記導体ペーストにより層
間接続を達成することを特徴とするセラミック多層配線
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8416090A JP2884682B2 (ja) | 1990-03-30 | 1990-03-30 | セラミックス多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8416090A JP2884682B2 (ja) | 1990-03-30 | 1990-03-30 | セラミックス多層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03283598A JPH03283598A (ja) | 1991-12-13 |
| JP2884682B2 true JP2884682B2 (ja) | 1999-04-19 |
Family
ID=13822747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8416090A Expired - Fee Related JP2884682B2 (ja) | 1990-03-30 | 1990-03-30 | セラミックス多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2884682B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358016A (ja) * | 2001-05-02 | 2001-12-26 | Taiyo Yuden Co Ltd | 積層チップインダクタ |
| CN103929875B (zh) * | 2013-01-10 | 2017-04-12 | 欣兴电子股份有限公司 | 电路基板及其制造方法 |
-
1990
- 1990-03-30 JP JP8416090A patent/JP2884682B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03283598A (ja) | 1991-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6189200B1 (en) | Method for producing multi-layered chip inductor | |
| US6815046B2 (en) | Method of producing ceramic multilayer substrate | |
| JPH03257893A (ja) | 多層配線基板の製造方法 | |
| JPH0797705B2 (ja) | 多層セラミツク基板 | |
| JP4576670B2 (ja) | セラミック基板の製造方法 | |
| JP2884682B2 (ja) | セラミックス多層配線基板の製造方法 | |
| JP2003304072A (ja) | 多層配線基板及びその製造方法 | |
| JP2758603B2 (ja) | セラミック多層配線基板の製造方法 | |
| JP3953433B2 (ja) | 多層配線板の製造方法 | |
| JPS62171107A (ja) | 磁器コンデンサの製造方法 | |
| JP2003077756A (ja) | 積層型セラミック電子部品の製造方法 | |
| JP2906697B2 (ja) | セラミック多層配線基板の製造方法 | |
| JPS6145876B2 (ja) | ||
| JP2870351B2 (ja) | キャビティ付セラミック多層回路基板の製造方法 | |
| JP2861406B2 (ja) | セラミック多層配線基板の製造方法 | |
| JPH0738217A (ja) | セラミック基板 | |
| JPH02181497A (ja) | 多層配線セラミック基板の製造方法 | |
| JP3995294B2 (ja) | セラミック積層基板の製造方法 | |
| JP3925094B2 (ja) | 積層型セラミック電子部品の製造方法 | |
| JP3482521B2 (ja) | セラミックグリーンシートの製造方法 | |
| JP2551064B2 (ja) | セラミック多層基板の製造方法 | |
| JPH05167255A (ja) | 多層配線基板の製造方法 | |
| JPH0677073A (ja) | 積層電子部品の製造方法 | |
| JP3266986B2 (ja) | セラミック多層基板の製造方法 | |
| JPS63288094A (ja) | セラミック多層基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |