JP2881787B2 - バイポーラトランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラトランジスタの製造方法に関し、
特に側壁絶縁膜を用いてエミッタとベースの間の分離を
行うようなバイポーラトランジスタの製造方法に関す
る。

〔発明の概要〕

本発明は、バイポーラトランジスタの製造方法におい
て、素子形成領域上に絶縁層を残しながら第１の開口部
を形成し、上記絶縁層をマスクとして上記第１の開口部
に半導体層を取り出し電極となるように形成し、上記絶
縁層を貫通する第２の開口部を異方性エッチングにより
形成し、その第２の開口部にCVD法によりシリコン酸化
膜を形成し、その後上記シリコン酸化膜をエッチングし
て側壁絶縁膜を形成することを特徴とすることにより、
バイポーラ−CMOS構造への対応や確実なエミッタ−ベー
ス間の分離或いはコレクタ−ベース間の耐圧向上等を実
現するものである。

〔従来の技術〕

素子分離領域に囲まれた素子形成領域に、ポリシリコ
ン層等の半導体層から不純物を拡散させてグラフトベー
ス領域を形成すると共に、開口部に形成された側壁絶縁
膜（所謂サイドウォール）によって上記半導体層と分離
されるエミッタを有するバイポーラトランジスタの構造
が知られており、例えば第３図に示すような構造を有す
る。

第３図は従来のバイポーラトランジスタの一例であっ
て、半導体基板100の表面100sにはベース取り出し電極
層101が形成されており、このベース取り出し電極層101
からの拡散によってグラフトベース領域102が形成され
ている。ここで、ベース取り出し電極層101のパターニ
ングは、特に開口部105の形成によって行われ、この
時、KOH溶液を用いた選択的なエッチングが行われる。
開口部105にはサイドウォール106が形成され、そのサイ
ドウォール106の間に被着された薄いポリシリコン層107
からの拡散により真性ベース領域103とエミッタ領域104
が形成される。なお、真性ベース領域103とグラフトベ
ース領域102の間には接続のためのベース領域108が形成
され、コレクタ取り出しは埋め込み層109等を介して行
われている。

〔発明が解決しようとする課題〕

ところが、上述の構造のバイポーラトランジスタをバ
イポーラ−CMOS構造のものに適用しようとする場合に
は、開口部105の形成が困難となる。すなわち、KOH溶液
を用いて開口部105の形成されるポリシリコン層と単結
晶シリコン基板の選択的なエッチングを行うためには、
＜111＞タイプの基板を用いなければならないが、CMOS
構造とするためには、＜100＞タイプの基板を使用する
必要があり、現状のプロセスではバイポーラ−CMOS構造
にするのが困難である。さらに、溶液エッチングでは、
その微細化に限界がある。

また、素子の微細化に従って、ベース取り出し電極層
101と薄いポリシリコン層107の距離も短くなり、エミッ
タ−ベース間の耐圧確保が困難になってきている。

また、高速化を図るためにエピタキシャル層の厚みを
薄くした時では、グラフトベース領域102と埋め込み層1
09が近づき過ぎることになり、グラフトベース領域と埋
め込み層間で寄生容量が生じて、高速化が困難となる等
の問題が生ずることになる。

そこで、本発明は上述の技術的な課題に鑑み、バイポ
ーラ−CMOS構造への対応や確実なエミッタ−ベース間の
分離或いはコレクタ−ベース間の耐圧向上等を実現する
ようなバイポーラトランジスタの製造方法を提供するこ
とを目的とする。

〔課題を解決するための手段〕

上述の目的を達成するために、本発明のバイポーラト
ランジスタの製造方法においては、まず、半導体基板の
素子形成領域の表面に絶縁層を形成する。この絶縁層は
一例としてシリコン酸化層であり、或いは半導体基板と
エッチングの選択性を有する材料であれば良い。この絶
縁層は上記素子形成領域の一部で開口され、第１の開口
部が形成される。半導体層を第１の開口部に形成する前
に、上記絶縁層をマスクの一部として、接合の拡がりを
防止するためのイオン注入を行うこともできる。次に、
取り出し電極となる半導体層を上記絶縁層をマスクにし
て上記第１の開口部に形成する。その半導体層は第１の
開口部のみならず上記絶縁層上を被覆するように形成す
ることもできる。上記半導体層は、例えばポリシリコン
層等の材料であり、半導体基板への不純物の拡散源，特
にグラフトベース領域用の拡散源としても機能できる。
次に、上記絶縁層を貫通して素子形成領域の表面に至る
第２の開口部を形成する。第２の開口部の形成は選択的
な異方性エッチングを以て行う。その第２の開口部の形
成後、その側壁にCVD法によりシリコン酸化膜を形成
し、その後上記シリコン酸化膜をエッチングして側壁絶
縁膜を形成する。この側壁絶縁膜を利用して、真性ベー
ス領域やエミッタ領域の形成を行うことができる。

〔作用〕

絶縁層と半導体基板では選択性が有るために、絶縁層
を素子形成領域上に形成しておき、第２の開口部の形成
のために絶縁層を貫通させる時には、異方性エッチング
を用いることができる。すなわち、KOH溶液によるポリ
シリコン層等の半導体層の切断は不要になる。しかも、
絶縁層を貫通させることで、その絶縁層の一部は半導体
基板表面に残存する。従って、その絶縁層によって電極
間の距離を確保することができ、耐圧が向上する。ま
た、第１の開口部のパターンをマスクの一部に用いてイ
オン注入を行うことで、拡散の拡がりを抑える補償領域
を形成することができ、寄生容量を低減させることも可
能となる。

〔実施例〕

本発明の好適な実施例を図面を参照しながら説明す
る。

第１の実施例 本実施例は縦型のnpnバイポーラトランジスタの製造
方法であって、素子形成領域上に形成した絶縁層を貫通
して第２の開口部を形成する例である。ここで、その工
程に従って、第１図ａ〜第１図ｄを参照しながら説明す
る。

まず、ｐ型のシリコン基板11上にn⁺型の埋め込み層12
が形成され、そのn⁺型の埋め込み層12上にｎ型のエピタ
キシャル層13が積層される。このｎ型のエピタキシャル
層13の表面には、選択的に異方性エッチングにより形成
した素子分離領域14が形成され、その素子分離領域14に
囲まれて素子形成領域15が存在する。なお、深い素子分
離領域14には、図示の如くポリシリコン層16の埋め込み
を行っても良い。

次に、第１図ａに示すように、全面にCVD法によって
絶縁層としてのシリコン酸化層17が形成される。形成す
べき絶縁層としては、シリコン酸化層に限定されず、薄
いシリコン酸化膜とCVDシリコン酸化層を積層したもの
や、BSG層等を利用しても良い。次に、形成したシリコ
ン酸化膜17上にレジスト層18を形成し、そのレジスト層
18の選択露光し、レジスト層18をマスクとして第１の開
口部19を異方性エッチングにより形成する。この第１の
開口部19は、素子分離領域14とその一部が重なるような
パターンとされ、素子形成領域15側に幅L₁だけ拡がるパ
ターンにされる。幅L₁はマスク合わせの精度に依存して
決められ、約0.2μｍ程度の微細な幅にすることができ
る。従って、この第１の開口部19の底部では、基板表面
であるｎ型のエピタキシャル層13の表面が微細な幅L₁で
露出することになる。

次に、第１図ｂに示すように、レジスト層18を除去
し、全面にポリシリコン層20を形成する。このポリシリ
コン層20はCVD法により形成できる。このポリシリコン
層20は、上記第１の開口部19が形成されたシリコン酸化
層17上を被覆し、特に上記第１の開口部19の底部では、
露出したｎ型のエピタキシャル層13の表面に接続する。
続いて、被着したポリシリコン層20の平坦化処理を施
し、ポリシリコン層20にボロン等の不純物を打ち込む。
不純物の導入後、RIEによる異方性エッチングからポリ
シリコン層20を必要なサイズに切断する。

ポリシリコン層20のパターニングの後、全面にシリコ
ン酸化層21を所要の膜厚で形成する。そして、シリコン
酸化層21の形成後、第２の開口部を形成するためにレジ
スト層22を形成し、そのレジスト層22に窓部23を形成す
る。この窓部23は、素子形成領域15上のシリコン酸化層
17の内側に存在するようなパターンとされ、例えば幅L₂
だけ第１の開口部19の端部から内側に設けられるパター
ンにされる。

次に、その窓部23が設けられたレジスト層22をマスク
として、異方性エッチングにより第２の開口部24を絶縁
層を貫通して形成する。この第２の開口部24の形成は、
窓部23の形状を反映して、初めにシリコン酸化層21が除
去され、次にポリシリコン層20が除去され、最後にシリ
コン酸化層17が除去される。この時、最後のシリコン酸
化層17と半導体基板であるｎ型のエピタキシャル層13は
選択性があるために、ｎ型のエピタキシャル層13は余分
に削られることがない。また、このパターニングは、RI
Eによる異方性エッチングであるために、微細にでき
る。このシリコン酸化層17の貫通によって、第２の開口
部24の側部には、シリコン酸化層17の一部が図中幅L₂で
残存する。この残ったシリコン酸化層17によって、ベー
ス取り出し電極層となるポリシリコン層20とエミッタ領
域の間の耐圧が向上することになる。

窓部23を反映してシリコン酸化層17を貫通する第２の
開口部24を形成した後、n⁺型の深い不純物領域25を形成
するためのイオン注入や、グラフトベース領域と真性ベ
ース領域を接続する接続用ベース領域26を形成するため
のイオン注入等を行う。

次に、全面にサイドウォールを形成するためのシリコ
ン酸化層をCVD法により被着する。続いて、そのシリコ
ン酸化層をエッチングして、上記第２の開口部24の側壁
に側壁絶縁膜であるサイドウォール27を形成する。サイ
ドウォール27に挟まれた領域では、接続用ベース領域26
の形成されたｎ型のエピタキシャル層13が露出すること
になる。この時、このサイドウォール27の底部の幅は、
既にシリコン酸化層17の一部が残存して分離用に機能す
るために、薄いものであっても良い。例えばサイドウォ
ール27の幅は0.2μｍ程度で良い。

次に、第１図ｄに示すように、サイドウォール27の側
壁に薄いポリシリコン層28を形成する。このポリシリコ
ン層28に対してイオン注入が行われ、ポリシリコン層28
からの拡散によって、真性ベース領域29とエミッタ領域
30が形成されることになる。以下、図示を省略するが、
コレクタやベースの取り出しのためのコンタクトホール
を形成し、ベース，エミッタ，コレクタの各電極層を所
要の領域に形成して、バイポーラトランジスタを完成す
る。

本実施例のバイポーラトランジスタの製造方法では、
第２の開口部24の形成がシリコン酸化層17を貫通する異
方性エッチングによって行われるため、シリコン酸化層
17とｎ型のエピタキシャル層13の選択性が得られること
になり、従って、基板を＜111＞タイプに限定すること
なく使用できることになる。このため、バイポーラ−CM
OS構造用に基板を＜100＞タイプにしながら、素子を形
成することができる。また、上記製造方法では、選択性
を得るために形成したシリコン酸化層17がエミッタ−ベ
ース間の耐圧の向上にも寄与する。また、第２の開口部
の形成が異方性エッチングとなるために、素子の微細化
を進めた場合に好適である。

なお、シリコン酸化層17をBSG層とすることで、接続
用ベース領域26の拡散にも用いることができ、確実な接
続を図ることができる。また、シリコン酸化層17を薄い
酸化膜とCVDシリコン酸化層の組合わせとした場合で
は、n⁺取出し領域の増速酸化による膜厚差の増大を抑え
ることも可能となる。

第２の実施例 本実施例は、第２図ａ〜第２図ｄに示すように、ベー
ス取り出し電極層となるポリシリコン層の形成前に、第
１の開口部を有する絶縁層をマスクとしてイオン注入を
行い、グラフトベース領域の拡がりを抑える補償領域を
形成する例である。

第１の実施例と同様に、ｐ型のシリコン基板41上にn⁺
型の埋め込み層42が形成され、そのn⁺型の埋め込み層42
上にｎ型のエピタキシャル層43が積層される。このｎ型
のエピタキシャル層43の表面には、選択的に異方性エッ
チングにより形成した素子分離領域44が形成され、その
素子分離領域44に囲まれて素子形成領域45が存在する。

次に、第２図ａに示すように、全面にCVD法によって
絶縁層としてのシリコン酸化層47が形成される。次に、
形成したシリコン酸化層47上にレジスト層48を形成し、
そのレジスト層48を選択露光し、レジスト層48に窓部46
を形成する。

その窓部46の形成後、窓部46のパターンを反映させ
て、上記シリコン酸化層47に第１の開口部49を形成す
る。この第１の開口部49の形成は、異方性エッチングに
より行うことができる。第１の開口部49の底部でｎ型の
エピタキシャル層43が露出したところで、第２図ｂに示
すように、リン等の不純物をイオン注入する。このイオ
ン注入は、グラフトベース領域の拡がりを抑える補償領
域60を形成するためのものであり、グラフトベース領域
のコレクタとの間の接合付近に不純物が打ち込まれる。

次に、シリコン酸化層47上を含む全面にポリシリコン
層50が形成される。このポリシリコン層50は上記第１の
開口部49でｎ型のエピタキシャル層43に接続する。続い
て、被着したポリシリコン層50の平坦化処理を施し、ポ
リシリコン層50にボロン等の不純物を打ち込む。不純物
の導入後、RIEによる異方性エッチングからポリシリコ
ン層50を必要なサイズに切断する。このポリシリコン層
50のパターニングの後、ポリシリコン層50上やシリコン
酸化層47上にシリコン酸化層51が積層される。次に、第
２図ｃに示すように、積層したシリコン酸化層51上に第
２の開口部形成用のレジスト層52が形成される。このレ
ジスト層52には、窓部53が形成され、その窓部53のパタ
ーンは、素子形成領域45上のシリコン酸化層47を貫通す
べきパターンとされ、第１の開口部49とは離間した位置
に設けられる。

次に、その窓部53を有したレジスト層52をマスクとし
て異方性エッチングを行い、シリコン酸化層51,ポリシ
リコン層50,シリコン酸化層47を順次選択的に除去し
て、第２の開口部54を形成する。特に基板表面のシリコ
ン酸化層47の除去は、基板であるｎ型のエピタキシャル
層43と選択性の有るものとされるため、KOH溶液を必要
とせずに第２の開口部54が得られることになる。続い
て、第１の実施例と同様に、第２の開口部54を介して、
接続用ベース領域61や深い不純物領域を形成するための
イオン注入を行う。次に、全面にCVDシリコン酸化膜を
形成し、これをエッチバックして第２の開口部54の側壁
にサイドウォール55を形成する。

以下、第２図ｄに示すように、サイドウォール55の側
壁に深いポリシリコン層56を形成し、この薄いポリシリ
コン層56からの拡散により、真性ベース領域57,エミッ
タ領域58を形成する。また、図示を省略するが、コンタ
クトホールが取り出し電極であるポリシリコン層50を露
出するように形成され、所要のベース，エミッタ，コレ
クタ電極が形成されて素子が完成する。

本実施例のバイポーラトランジスタの製造方法では、
第１の実施例と同様に、第２の開口部54の形成が選択性
を有する異方性エッチングによって行われるため、基板
＜100＞タイプとすることもでき、バイポーラ−CMOS構
造に対応したプロセスとなる。また、上記製造方法で
は、選択性を得るために形成したシリコン酸化層47がサ
イドウォール55の外側でエミッタ−ベース間の耐圧の向
上にも寄与する。また、第２の開口部の形成が異方性エ
ッチングとなるために、素子の微細化を進めた場合に好
適である。

さらに、本実施例の方法では、第１の開口部の形成時
に、そのマスクをそのまま利用して、グラフトベース領
域59の拡がりを抑える補償領域60を形成するイオン注入
が行われる。このため、グラフトベース領域59とコレク
タの間の寄生容量の増大を抑えることができ、素子の高
速動作を図ることができる。

なお、第１の実施例と同様に、シリコン酸化層47をBS
G層とすることもでき、薄い酸化膜とCVDシリコン酸化層
の組合せとすることもできる。

〔発明の効果〕

本発明のバイポーラトランジスタの製造方法は、素子
形成領域の表面に絶縁層を形成することから、第２の開
口部を形成するための絶縁層を貫通する異方性エッチン
グは、選択性を有するものにできる。従って、KOH溶液
を必要とせず、基板も特定されずに用いることができ、
バイポーラ−CMOS構造に対応できることになる。また、
異方性エッチングによるため、微細化も容易である。ま
た、第２の開口部の形成時に貫通された絶縁層の一部
は、例えばエミッタ−ベース間の耐圧の向上にも寄与す
ることになる。

また、本発明のバイポーラトランジスタの製造方法で
は、第１の開口部の形成を利用して、グラフトベース領
域の拡がりを防止するような補償領域を形成することも
可能であり、さらに、第２の開口部の側壁に形成される
側壁絶縁膜を、CVD法によりシリコン酸化膜を形成しそ
の後上記シリコン酸化膜をエッチングして形成するよう
にしているので、膜質が均一で安定したものとすること
ができ、信頼性の高いバイポーラトランジスタを製造す
ることができる。

【図面の簡単な説明】

第１図ａ〜第１図ｄは本発明のバイポーラトランジスタ
の製造方法の一例をその工程に従って説明するためのそ
れぞれ工程断面図、第２図ａ〜第２図ｄは本発明のバイ
ポーラトランジスタの製造方法の他の一例をその工程に
従って説明するためのそれぞれ工程断面図、第３図は従
来のバイポーラトランジスタの構造を示す要部断面図で
ある。 13,43……ｎ型のエピタキシャル層 15,45……素子形成領域 17,47……シリコン酸化層 19,49……第１の開口部 20,50……ポリシリコン層 24,54……第２の開口部 27,55……サイドウォール

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】半導体基板の素子領域の表面に絶縁層を形
   成する工程と、 上記絶縁層に上記素子形成領域の一部を露出させた第１
   の開口部を形成する工程と、 上記絶縁層をマスクとして上記第１の開口部に取り出し
   電極となる半導体層を形成する工程と、 上記絶縁層を貫通して上記素子形成領域の表面に至る第
   ２の開口部を異方性エッチングにより形成する工程と、 上記第２の開口部にCVD法によりシリコン酸化膜を形成
   し、その後上記シリコン酸化膜をエッチングして側壁絶
   縁膜を形成する工程とからなることを特徴とするバイポ
   ーラトランジスタの製造方法。