JP2877565B2 - 移相器 - Google Patents
移相器Info
- Publication number
- JP2877565B2 JP2877565B2 JP3158982A JP15898291A JP2877565B2 JP 2877565 B2 JP2877565 B2 JP 2877565B2 JP 3158982 A JP3158982 A JP 3158982A JP 15898291 A JP15898291 A JP 15898291A JP 2877565 B2 JP2877565 B2 JP 2877565B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- output
- phase shifter
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】この発明は移相器に関し、特にた
とえばＩＣ（集積回路）内の容量を利用して入力端子か
らの入力信号を９０°移相して出力端子から取り出すよ
うにした、新規な移相器に関する。
とえばＩＣ（集積回路）内の容量を利用して入力端子か
らの入力信号を９０°移相して出力端子から取り出すよ
うにした、新規な移相器に関する。
【０００２】
【従来の技術】従来のＩＣにおいては、ＰＮ接合を利用
して等価結合容量を得ることが行われていた。
して等価結合容量を得ることが行われていた。
【０００３】
【発明が解決しようとする課題】したがって、このよう
な接合容量を利用して９０°移相器をＩＣ内に構成する
ことも考えられるが、上述の従来技術では、通常その容
量値は小さく、しかもその可変範囲は２０％程度でしか
なく、したがってＩＣ内容量を利用して９０°移相器を
構成することはできなかった。それゆえに、この発明の
主たる目的は、ＩＣ内に比較的大きな容量を形成するこ
とによって入力信号を９０°移相できるようにした、移
相器を提供することである。
な接合容量を利用して９０°移相器をＩＣ内に構成する
ことも考えられるが、上述の従来技術では、通常その容
量値は小さく、しかもその可変範囲は２０％程度でしか
なく、したがってＩＣ内容量を利用して９０°移相器を
構成することはできなかった。それゆえに、この発明の
主たる目的は、ＩＣ内に比較的大きな容量を形成するこ
とによって入力信号を９０°移相できるようにした、移
相器を提供することである。
【０００４】
【課題を解決するための手段】この発明は、入力端子、
入力端子からの入力信号が与えられる高域通過型増幅回
路、高域通過型増幅回路の出力信号と入力信号とを受
け、その一方出力が入力端子に接続された差動増幅回
路、および差動増幅回路の他方出力に接続される出力端
子を備え、高域通過型増幅回路と差動増幅回路とによっ
て入力信号を９０゜移相して出力端子から取り出すよう
にしたことを特徴とする、移相器である。
入力端子からの入力信号が与えられる高域通過型増幅回
路、高域通過型増幅回路の出力信号と入力信号とを受
け、その一方出力が入力端子に接続された差動増幅回
路、および差動増幅回路の他方出力に接続される出力端
子を備え、高域通過型増幅回路と差動増幅回路とによっ
て入力信号を９０゜移相して出力端子から取り出すよう
にしたことを特徴とする、移相器である。
【０００５】
【作用】差動増幅回路の一方出力を入力端子に接続し差
動増幅回路の他方出力を出力端子に接続することによっ
て、入力端子から与えられた信号は９０゜移相されて出
力端子から取り出される。
動増幅回路の他方出力を出力端子に接続することによっ
て、入力端子から与えられた信号は９０゜移相されて出
力端子から取り出される。
【０００６】
【発明の効果】この発明によれば、ＩＣ内において入力
信号を９０゜移相できる移相器を得ることができる。
信号を９０゜移相できる移相器を得ることができる。
【０００７】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【０００８】
【実施例】図１を参照して、この実施例の移相器１０
は、高域通過型増幅回路１２および差動増幅回路１４を
含み、入力端子１６から入力信号ｅA が与えられる。そ
して、入力信号ｅA がエミッタフォロワを構成するトラ
ンジスタＱ１を通して、高域通過型増幅回路１２の非反
転入力端子であるトランジスタＱ２のベースに入力され
る。トランジスタＱ２はトランジスタＱ３とともに差動
対１８を構成し、差動対１８の出力が、トランジスタＱ
３のコレクタからトランジスタＱ４のエミッタに出力さ
れる。トランジスタＱ４のエミッタには、抵抗Ｒとコン
デンサＣの直列回路が接続される。トランジスタＱ３の
ベースには、出力端子２０から出力信号ｅB が、エミッ
タフォロワを構成するトランジスタＱ５およびコンデン
サＣを経由して入力される。そして、差動対１８の出力
すなわちトランジスタＱ４のエミッタが差動増幅回路１
４のトランジスタＱ６のベースに接続され、トランジス
タＱ６とともに差動対２２を構成するトランジスタＱ７
のベースがトランジスタＱ１の出力に接続される。そし
て、トランジスタＱ６の出力がトランジスタＱ１のベー
スすなわち入力端子１６に接続され、トランジスタＱ７
の出力が出力端子２０に接続される。なお、図１の移相
器１０において、２４，２６，２８，３０，３２，３
４，３６および３８は定電流源（直列電流源）である。
は、高域通過型増幅回路１２および差動増幅回路１４を
含み、入力端子１６から入力信号ｅA が与えられる。そ
して、入力信号ｅA がエミッタフォロワを構成するトラ
ンジスタＱ１を通して、高域通過型増幅回路１２の非反
転入力端子であるトランジスタＱ２のベースに入力され
る。トランジスタＱ２はトランジスタＱ３とともに差動
対１８を構成し、差動対１８の出力が、トランジスタＱ
３のコレクタからトランジスタＱ４のエミッタに出力さ
れる。トランジスタＱ４のエミッタには、抵抗Ｒとコン
デンサＣの直列回路が接続される。トランジスタＱ３の
ベースには、出力端子２０から出力信号ｅB が、エミッ
タフォロワを構成するトランジスタＱ５およびコンデン
サＣを経由して入力される。そして、差動対１８の出力
すなわちトランジスタＱ４のエミッタが差動増幅回路１
４のトランジスタＱ６のベースに接続され、トランジス
タＱ６とともに差動対２２を構成するトランジスタＱ７
のベースがトランジスタＱ１の出力に接続される。そし
て、トランジスタＱ６の出力がトランジスタＱ１のベー
スすなわち入力端子１６に接続され、トランジスタＱ７
の出力が出力端子２０に接続される。なお、図１の移相
器１０において、２４，２６，２８，３０，３２，３
４，３６および３８は定電流源（直列電流源）である。
【０００９】図１の移相器１０において、トランジスタ
Ｑ４のエミッタに表れる高域通過型増幅回路１２の出力
信号ｅo は数１で与えられる。
Ｑ４のエミッタに表れる高域通過型増幅回路１２の出力
信号ｅo は数１で与えられる。
【００１０】
【数１】
【００１１】また、差動増幅回路１４の差動対２２の一
方入力にはその高域通過型増幅回路１２の出力信号ｅo
が与えられ、他方入力には入力信号ｅA が与えられる。
したがって、このとき入力端子１６から流れ込む電流ｉ
（＝出力端子２０から流れ出る電流ｉ）は、トランジス
タＱ６およびＱ７の微分抵抗をｒe とすると、数２で示
される。
方入力にはその高域通過型増幅回路１２の出力信号ｅo
が与えられ、他方入力には入力信号ｅA が与えられる。
したがって、このとき入力端子１６から流れ込む電流ｉ
（＝出力端子２０から流れ出る電流ｉ）は、トランジス
タＱ６およびＱ７の微分抵抗をｒe とすると、数２で示
される。
【００１２】
【数２】
【００１３】ここで、ｒe ＝２６ｍＶ／Ｉ0 ｍＡ〔Ω〕
である。また、数２を数１に代入して整理すると、数３
となる。
である。また、数２を数１に代入して整理すると、数３
となる。
【００１４】
【数３】
【００１５】また、ここでＣＲ／２ｒe ＝Ｃeqとする
と、数３は数４となる。
と、数３は数４となる。
【００１６】
【数４】
【００１７】したがって、入力端子１６と出力端子２０
との間にキャパシタンス特性が得られ、この移相器１０
が９０°移相器として機能することがわかる。なお、等
価キャパシタンスＣeqは数５で与えられる。
との間にキャパシタンス特性が得られ、この移相器１０
が９０°移相器として機能することがわかる。なお、等
価キャパシタンスＣeqは数５で与えられる。
【００１８】
【数５】
【００１９】このように、図１の移相器１０で得られる
等価キャパシタンスＣeqは、コンデンサＣ，抵抗Ｒおよ
びバイアス電流Ｉ0 によって決定される。したがって、
バイアス電流Ｉ0 を変化できる可変定電流源３６または
３８を用いることによって、可変等価キャパシタンス回
路が得られる。なお、この実施例においては、数５から
わかるように、等価キャパシタンスＣeqはバイアス電流
Ｉ0 に比例する。たとえば、Ｃ＝３０ｐＦ，Ｒ＝１００
ｋΩ，Ｉ0 ＝０．１ｍＡとすると、等価キャパシタンス
Ｃeqは、５８００ｐＦ相当になる。したがって、この等
価キャパシタンスＣ eq によって、入力端子１６から与え
られた信号を９０°移相して出力端子２０から取り出す
ことができる。
等価キャパシタンスＣeqは、コンデンサＣ，抵抗Ｒおよ
びバイアス電流Ｉ0 によって決定される。したがって、
バイアス電流Ｉ0 を変化できる可変定電流源３６または
３８を用いることによって、可変等価キャパシタンス回
路が得られる。なお、この実施例においては、数５から
わかるように、等価キャパシタンスＣeqはバイアス電流
Ｉ0 に比例する。たとえば、Ｃ＝３０ｐＦ，Ｒ＝１００
ｋΩ，Ｉ0 ＝０．１ｍＡとすると、等価キャパシタンス
Ｃeqは、５８００ｐＦ相当になる。したがって、この等
価キャパシタンスＣ eq によって、入力端子１６から与え
られた信号を９０°移相して出力端子２０から取り出す
ことができる。
【００２０】図２に示す移相器１０は、図１に示す移相
器１０に、減衰器４０，４２および４４を付加したもの
である。すなわち、減衰器４０はトランジスタＱ８およ
びＱ９を含み、トランジスタＱ８の入力が抵抗Ｒ1 を介
してトランジスタＱ１の出力に接続され、トランジスタ
Ｑ９の入力がバイアス電源４６に接続される。トランジ
スタＱ８およびＱ９のエミッタには、それぞれ微分抵抗
ｒe1が形成される。そして、定電流源４８および５０が
用いられ、定電流源４８とトランジスタＱ８のコレクタ
との間にはダイオード５２が介挿される。また、減衰器
４２はトランジスタＱ１０およびＱ１１を含み、トラン
ジスタＱ１０の入力が抵抗Ｒ1 を介してトランジスタＱ
４の出力に接続され、トランジスタＱ１１の入力がトラ
ンジスタＱ１２のエミッタ（後述）に接続される。トラ
ンジスタＱ１０およびＱ１１のエミッタには、それぞれ
微分抵抗ｒe1が形成される。そして、定電流源５４およ
び５６が用いられる。なお、トランジスタＱ７のベース
は、トランジスタＱ１２のエミッタに接続され、トラン
ジスタＱ１２のベースは定電流源４８とダイオード５２
との間に帰還される。さらに、減衰器４４は、トランジ
スタＱ１４およびＱ１５を含み、トランジスタＱ１４の
入力がバイアス電源４６に接続され、トランジスタＱ１
５の入力が抵抗Ｒ1 を介してトランジスタＱ５のエミッ
タに接続される。トランジスタＱ１４およびＱ１５のエ
ミッタには、それぞれ微分抵抗ｒe1が形成される。な
お、５８，６０および６２は定電流源である。
器１０に、減衰器４０，４２および４４を付加したもの
である。すなわち、減衰器４０はトランジスタＱ８およ
びＱ９を含み、トランジスタＱ８の入力が抵抗Ｒ1 を介
してトランジスタＱ１の出力に接続され、トランジスタ
Ｑ９の入力がバイアス電源４６に接続される。トランジ
スタＱ８およびＱ９のエミッタには、それぞれ微分抵抗
ｒe1が形成される。そして、定電流源４８および５０が
用いられ、定電流源４８とトランジスタＱ８のコレクタ
との間にはダイオード５２が介挿される。また、減衰器
４２はトランジスタＱ１０およびＱ１１を含み、トラン
ジスタＱ１０の入力が抵抗Ｒ1 を介してトランジスタＱ
４の出力に接続され、トランジスタＱ１１の入力がトラ
ンジスタＱ１２のエミッタ（後述）に接続される。トラ
ンジスタＱ１０およびＱ１１のエミッタには、それぞれ
微分抵抗ｒe1が形成される。そして、定電流源５４およ
び５６が用いられる。なお、トランジスタＱ７のベース
は、トランジスタＱ１２のエミッタに接続され、トラン
ジスタＱ１２のベースは定電流源４８とダイオード５２
との間に帰還される。さらに、減衰器４４は、トランジ
スタＱ１４およびＱ１５を含み、トランジスタＱ１４の
入力がバイアス電源４６に接続され、トランジスタＱ１
５の入力が抵抗Ｒ1 を介してトランジスタＱ５のエミッ
タに接続される。トランジスタＱ１４およびＱ１５のエ
ミッタには、それぞれ微分抵抗ｒe1が形成される。な
お、５８，６０および６２は定電流源である。
【００２１】図２に示す移相器１０において、経過は省
略するが、図１の実施例と同様に、高域通過型増幅回路
１２のトランジスタＱ４からの出力信号ｅo は数６で与
えられる。
略するが、図１の実施例と同様に、高域通過型増幅回路
１２のトランジスタＱ４からの出力信号ｅo は数６で与
えられる。
【００２２】
【数６】
【００２３】したがって、トランジスタＱ６およびＱ７
のベース間には、ｋ（ｅo −ｋｅA ）の信号が与えられ
ていることになるので、入力端子１６から流れ込む電流
ｉが数７で与えられ、等価キャパシタンスＣeqが数８で
与えられる。
のベース間には、ｋ（ｅo −ｋｅA ）の信号が与えられ
ていることになるので、入力端子１６から流れ込む電流
ｉが数７で与えられ、等価キャパシタンスＣeqが数８で
与えられる。
【００２４】
【数７】
【００２５】
【数８】
【００２６】このようにして、図２に示す移相器１０に
おいては、バイアス電流Ｉ0 またはＩ1 を制御すること
によって、等価キャパシタンスＣeqを変化させることが
でき、等価キャパシタンスＣeqはバイアス電流Ｉ0 に比
例して変化し、バイアス電流Ｉ1 の２乗に反比例して変
化する。したがって、等価キャパシタンスＣ eq を入力信
号の周波数に応じて最適に設定すれば、入力端子１６か
らの入力信号を９０°移相して出力端子２０から取り出
すことができる。
おいては、バイアス電流Ｉ0 またはＩ1 を制御すること
によって、等価キャパシタンスＣeqを変化させることが
でき、等価キャパシタンスＣeqはバイアス電流Ｉ0 に比
例して変化し、バイアス電流Ｉ1 の２乗に反比例して変
化する。したがって、等価キャパシタンスＣ eq を入力信
号の周波数に応じて最適に設定すれば、入力端子１６か
らの入力信号を９０°移相して出力端子２０から取り出
すことができる。
【図１】この発明の一実施例を示す回路図である。
【図２】この発明の他の実施例を示す回路図である。
１０ …移相器 １２ …高域通過型増幅回路 １４ …差動増幅回路 １６ …入力端子 １８，２２ …差動対 ２０ …出力端子 ２４〜３８，４８，５０，５４〜６２ …定電流源
フロントページの続き (56)参考文献 特開 平５−14123（ＪＰ，Ａ) 特開 昭53−95554（ＪＰ，Ａ) 特開 平２−295214（ＪＰ，Ａ)
Claims (1)
- 【請求項１】入力端子、 前記入力端子からの入力信号が与えられる高域通過型増
幅回路、 前記高域通過型増幅回路の出力信号と前記入力信号とを
受け、その一方出力が前記入力端子に接続された差動増
幅回路、および 前記差動増幅回路の他方出力に接続される出力端子を備
え、 前記高域通過型増幅回路と前記差動増幅回路とによって
前記入力信号を９０゜移相して前記出力端子から取り出
すようにしたことを特徴とする、移相器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3158982A JP2877565B2 (ja) | 1991-06-28 | 1991-06-28 | 移相器 |
| DE69215281T DE69215281T2 (de) | 1991-06-28 | 1992-06-26 | Kapazitive Schaltung |
| EP92110802A EP0521404B1 (en) | 1991-06-28 | 1992-06-26 | Capacitive circuit |
| CA002072436A CA2072436C (en) | 1991-06-28 | 1992-06-26 | Capacitive circuit |
| US07/904,066 US5315399A (en) | 1991-06-28 | 1992-06-26 | Capacitive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3158982A JP2877565B2 (ja) | 1991-06-28 | 1991-06-28 | 移相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514124A JPH0514124A (ja) | 1993-01-22 |
| JP2877565B2 true JP2877565B2 (ja) | 1999-03-31 |
Family
ID=15683632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3158982A Expired - Lifetime JP2877565B2 (ja) | 1991-06-28 | 1991-06-28 | 移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2877565B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2877564B2 (ja) * | 1991-06-28 | 1999-03-31 | 三洋電機株式会社 | 半導体キャパシタンス素子 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2877564B2 (ja) * | 1991-06-28 | 1999-03-31 | 三洋電機株式会社 | 半導体キャパシタンス素子 |
-
1991
- 1991-06-28 JP JP3158982A patent/JP2877565B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0514124A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4468628A (en) | Differential amplifier with high common-mode rejection | |
| EP0142081B1 (en) | Signal processing circuit | |
| JP2869664B2 (ja) | 電流増幅器 | |
| JP2877565B2 (ja) | 移相器 | |
| US4555670A (en) | Differential amplifier | |
| EP1110322B1 (en) | Electronic circuit | |
| GB2205210A (en) | Amplifier circuit including single capacitor for dc differential-input balance | |
| JPS6158044B2 (ja) | ||
| JP2877564B2 (ja) | 半導体キャパシタンス素子 | |
| JPH05218755A (ja) | 広帯域出力回路 | |
| JPH0220164B2 (ja) | ||
| JP2607970B2 (ja) | オフセットキャンセル回路 | |
| JPH0239881B2 (ja) | ||
| JPS61140210A (ja) | 信号処理回路 | |
| JPH0154884B2 (ja) | ||
| JPS5949727B2 (ja) | 可変移相回路 | |
| JP3237793B2 (ja) | 電流源回路 | |
| JPH0114726B2 (ja) | ||
| JP2680748B2 (ja) | 結合容量回路 | |
| JPS6033616Y2 (ja) | 増幅装置 | |
| JPS6119534Y2 (ja) | ||
| JP2957796B2 (ja) | 移相回路 | |
| JP3752029B2 (ja) | ラインレシーバ | |
| JP2629951B2 (ja) | 位相調整回路 | |
| JPH0346407A (ja) | 可変利得増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970415 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120122 Year of fee payment: 13 |