JP2876996B2 - 波形整形回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、入力されるアナログ
信号を任意に波形整形して出力する波形整形回路に関
し、特に自動車等に搭載されたエンジンの電子制御シス
テムにあって、エンジン回転数を監視すべく電磁ピック
アップを介して抽出されるクランク角度信号等、交番ア
ナログ信号として取り出される信号をその交番周期に正
確に対応した２値化信号として波形整形する回路の改良
に関する。

【０００２】

【従来の技術】図１２に、例えば４気筒エンジンを想定
したエンジンの電子制御システムについてその概略を示
す。

【０００３】この図１２において、符号１は、４気筒エ
ンジンのカム軸と同期して回転するシグナルロータを示
す。そして同図１２に示されるように、シグナルロータ
１の外周面には、この例では４つのクランク角検出用の
突起２ａ、２ｂ、２ｃ及び２ｄが９０度毎に等間隔に設
けられている。これら突起２ａ、２ｂ、２ｃ及び２ｄ
は、適宜の磁性体からなる錐状突起として形成されてい
る。

【０００４】また、シグナルロータ１の近傍には電磁ピ
ックアップ３が配設され、該ピックアップ３を通じて、
シグナルロータ１の回転に伴う上記突起２ａ、２ｂ、２
ｃ及び２ｄの通過が検出される。この電磁ピックアップ
３は、適宜の磁性体材料からなるコア（図示せず）にコ
イル（図示せず）が巻装されて構成されている。

【０００５】また波形整形回路４は、上記突起２ａ、２
ｂ、２ｃ及び２ｄを有するシグナルロータ１の回転に伴
ってこの電磁ピックアップ３に誘起される交番アナログ
信号をその交番周期に対応した２値化信号として波形整
形する回路である。こうした波形整形は通常、上記交番
アナログ信号と比較基準信号とをコンパレータにより比
較することによって行われる。こうして２値化信号とし
て波形整形された信号はマイクロコンピュータ（ＣＰ
Ｕ）５に取り込まれる。

【０００６】他方、Ａ／Ｄコンバータ６は、エンジン各
部に配設されている他の図示しないセンサを通じて入力
される「エンジン水温」や「バッテリ電圧」にそれぞれ
対応したアナログ信号をＡ／Ｄ変換する回路である。こ
れら信号についてのＡ／Ｄ変換は、その変換チャンネル
の指定（取り込むべきアナログ信号の指定）に併せてマ
イクロコンピュータ（ＣＰＵ）５から発せられるＡ／Ｄ
変換指令に基づいて実行され、そのＡ／Ｄ変換結果が同
マイクロコンピュータ（ＣＰＵ）５に取り込まれる。

【０００７】また、入力バッファ７は、例えば「電気負
荷信号」、「アイドル信号」、「スタータ信号」等々の
いわゆるオン／オフ信号を入力して、これら信号をマイ
クロコンピュータ（ＣＰＵ）５が処理するのに適正なレ
ベルに調整する回路である。これらレベル調整された信
号もマイクロコンピュータ（ＣＰＵ）５に随時取り込ま
れる。

【０００８】マイクロコンピュータ（ＣＰＵ）５は、上
記波形整形回路４を通じて波形整形された信号の２値化
周期に基づいてシグナルロータ１の回転数、ひいてはエ
ンジンの回転数を算出するとともに、上記Ａ／Ｄコンバ
ータ６や入力バッファ７を通じて取り込む上記各種信号
を所要に処理する。そして、その都度のエンジン状態に
見合った好適なエンジン制御が実現されるよう、燃料噴
射装置（図示せず）に対する噴射信号、並びに点火装置
（図示せず）に対する点火信号を出力する。

【０００９】ところで、このようなエンジンの電子制御
システムにあって、その都度の制御量、制御タイミング
を適正に決定するためには、少なくとも上記エンジンの
回転数についてこれをマイクロコンピュータ（ＣＰＵ）
５自身が正確に把握している必要がある。そしてそのた
めには、上記電磁ピックアップ３に誘起される交番アナ
ログ信号をその交番周期に正確に対応した２値化信号と
して波形整形することも必須となる。

【００１０】しかし通常は、点火ノイズ等の車両ノイズ
が上記誘起される交番アナログ信号に重畳されることが
多く、またこれら重畳されるノイズ成分が波形整形回路
４における上記コンパレータの２値化出力を狂わせるな
ど、必ずしも上記アナログ信号の交番周期に対応した正
確な波形整形が行われるとは限らない。このように正確
な波形整形を行うことができなかった場合には、上記マ
イクロコンピュータ（ＣＰＵ）５を通じて求められるエ
ンジン回転数も自ずと誤った値となり、ひいては該電子
制御システムとしての信頼性も大きく損なわれることと
なる。

【００１１】そこで従来は、上記波形整形回路４として
例えば図１３に示されるような回路を用いることによっ
て、こうした不都合に対処していた。すなわちこの図１
３に示す波形整形回路において、入力端子４１は、上記
電磁ピックアップ３に誘起された交番アナログ信号が受
入される端子である。該入力端子４１に入力された交番
アナログ信号は、信号Ｓｉｎとしてコンパレータ４２の
反転入力（−端子）に加えられる。コンパレータ４２の
非反転入力（＋端子）には比較基準信号Ｖｔｈが加えら
れる。

【００１２】一方同波形整形回路４において、出力端子
４３は、上記マイクロコンピュータ（ＣＰＵ）５に対し
上記コンパレータ４２を通じて波形整形された信号Ｓｏ
ｕｔを出力する端子である。

【００１３】また、同波形整形回路４において、Ｆ／Ｖ
変換回路４４、ダイナミックヒステリシス生成回路４
５、第１スレッショルド生成回路４６、及び第２スレッ
ショルド生成回路４７は、コンパレータ４２の非反転入
力（＋端子）に加えられる上記比較基準信号Ｖｔｈを生
成する回路である。

【００１４】このうち、Ｆ／Ｖ変換回路４４は、コンパ
レータ４２から出力される波形整形信号Ｓｏｕｔを取り
込んでその周波数、すなわちエンジン回転数に対応した
電圧変換信号Ｖｆｖを出力する回路である。この出力さ
れる電圧変換信号Ｖｆｖは、ダイナミックヒステリシス
生成回路４５及び第１スレッショルド生成回路４６に対
してそれぞれ加えられる。

【００１５】また、ダイナミックヒステリシス生成回路
４５は、所定の波高値を有し、上記Ｆ／Ｖ変換回路４４
から出力される電圧変換信号Ｖｆｖの電圧値に比例した
速度にてそのレベルが減衰するダイナミックヒステリシ
ス電流Ｉｍを生成する回路である。同回路４５の一例を
図１４に示す。

【００１６】この図１４に示すダイナミックヒステリシ
ス生成回路４５において、トランジスタＱ11は、コンパ
レータ４２から出力される波形整形信号Ｓｏｕｔが論理
Ｌ（ロー）レベルとなるときオンとなるトランジスタで
あり、トランジスタＱ12は、同波形整形信号Ｓｏｕｔが
論理Ｈ（ハイ）レベルとなるときオンとなるトランジス
タである。そして、トランジスタＱ11がオンとなること
によって静電容量Ｃｍからなるコンデンサ４５１への充
電が開始され、トランジスタＱ12がオンとなることによ
ってこの充電された電荷の放電が開始される。

【００１７】放電時、その放電電流Ｉｎｍは、上記トラ
ンジスタＱ12を介して放電制御回路４５２に流れ込み、
そこで上記Ｆ／Ｖ変換回路４４から出力される電圧変換
信号Ｖｆｖに基づきその放電量が制御される。

【００１８】放電制御回路４５２は、例えば図１５に示
されるように、定電流源４５２１、抵抗４５２２、加算
用ダイオード４５２３及び４５２４、非反転増幅器４５
２５、トランジスタ４５２６、負荷抵抗４５２７、及び
帰還用ダイオード４５２８を具えて構成される回路であ
る。

【００１９】この放電制御回路４５２では、例えば図１
６に示すように、上記電圧変換信号Ｖｆｖがエンジン回
転数１５０ｒｐｍに対応した電圧となるまでは、上記定
電流源４５２１と抵抗４５２２とにより定まる定電圧Ｉ
ｃ・Ｒｃが負荷抵抗４５２７に加わることとなる。すな
わちこの場合、上記放電電流Ｉｎｍは、 Ｉｎｍ＝Ｉｃ・Ｒｃ／Ｒｔ といった一定電流となる。しかし、同電圧変換信号Ｖｆ
ｖが例えば上記エンジン回転数１５０ｒｐｍに対応した
電圧を超えると、上記負荷抵抗４５２７に加わる電圧も
この電圧変換信号Ｖｆｖの電圧値が支配的となり、以後
は放電電流Ｉｎｍも、同図１６に示されるように、 Ｉｎｍ＝Ｖｆｖ／Ｒｔ といった態様で、電圧変換信号Ｖｆｖの電圧値に比例し
てその流量が増大する。すなわち、電圧変換信号Ｖｆｖ
の電圧値に比例して放電速度が高められるようになる。

【００２０】一方、図１４に示す同ダイナミックヒステ
リシス生成回路４５において、トランジスタＱ13は、上
記コンデンサ４５１の両端電圧Ｖｎｍを増幅するトラン
ジスタであり、トランジスタＱ14、Ｑ15、及びＱ16は、
ベース電流補正型の電流ミラー回路を構成するトランジ
スタである。

【００２１】したがって、トランジスタＱ13による上記
電圧Ｖｎｍの増幅に伴い、同トランジスタＱ13のコレク
タにはＩｒｅｆ１といった電流が流れるものとすると、
上記トランジスタＱ16のコレクタからも、この電流Ｉｒ
ｅｆ１と同様の電流Ｉｍが流れるようになる。そして、
これら電流Ｉｒｅｆ１及びＩｍは、図１７に示されるよ
うに、上記波形整形出力Ｓｏｕｔが論理Ｈレベルにある
とき、ある一定の波高値から上記電流Ｉｎｍの放電に伴
って徐々にレベル減衰するようになる。また、このレベ
ル減衰に伴うマスク時間Ｔｍは、同放電電流Ｉｎｍの放
電速度に比例して、すなわちエンジン回転数に比例して
短くなる。なお、波形整形出力Ｓｏｕｔが論理Ｌレベル
となるときには、インバータ４５３を通じてトランジス
タＱ17がオンとなり、上記電流Ｉｍの流出は禁止され
る。

【００２２】図１８に、この電流（ダイナミックヒステ
リシス電流）Ｉｍと抵抗値Ｒ２なる抵抗５１（図１３、
図１４）とにより形成されるダイナミックヒステリシス
電圧Ｖｍの電圧波形を示す。このダイナミックヒステリ
シス電圧Ｖｍも、同図１８に示されるように、 （イ）波高値は、エンジン回転数が変化しても一定値に
保持される。 （ロ）マスク時間Ｔｍは、エンジン回転数が高回転とな
るほど短くなる。 といった特性を有するようになる。なお、同図１８にお
いて、電圧Ｖｆは、以下に説明する第１スレッショルド
生成回路４６を通じて生成されるスレッショルド電圧で
ある。これらダイナミックヒステリシス電圧Ｖｍとスレ
ッショルド電圧Ｖｆとの加算電圧が上記比較基準信号Ｖ
ｔｈとなる。

【００２３】因みに、上記ダイナミックヒステリシス電
圧Ｖｍとは、図１９に示されるような点火ノイズによっ
て、入力信号（電磁ピックアップ３の出力）Ｓｉｎに図
２０（ａ）に示される態様でノイズＮ１が重畳される場
合にこれをマスクする電圧である。

【００２４】すなわち、比較基準信号Ｖｔｈに対してダ
イナミックヒステリシス電圧Ｖｍの成分が存在しなかっ
た場合には、同図２０（ａ）及び（ｂ）に示されるよう
に、前記マイクロコンピュータ５の誤動作を招くかたち
で波形整形信号Ｓｏｕｔが出力されるのに対し、同電圧
Ｖｍの成分が存在する場合には、同図２０（ａ）及び
（ｃ）に示されるように、上記ノイズＮ１が好適にマス
クされ、正確な波形整形信号Ｓｏｕｔが得られるように
なる。

【００２５】また、図１３に示した波形整形回路４にお
いて、第１スレッショルド生成回路４６は、上記Ｆ／Ｖ
変換回路４４から出力される電圧変換信号Ｖｆｖの電圧
値に比例してそのレベルが増減するスレッショルド電流
Ｉｆを生成する回路である。同回路４６の一例を図２１
に示す。

【００２６】この図２１に示す第１スレッショルド生成
回路４６において、トランジスタＱ21は、上記Ｆ／Ｖ変
換回路４４から出力される電圧変換信号Ｖｆｖを増幅す
るトランジスタであり、またトランジスタＱ22、Ｑ23、
及びＱ24は、ベース電流補正型の電流ミラー回路を構成
するトランジスタである。

【００２７】したがってここでは、トランジスタＱ21に
よる上記信号Ｖｆｖの増幅に伴い、同トランジスタＱ21
のコレクタにＩｒｅｆ２といった電流が流れるものとす
ると、上記トランジスタＱ24のコレクタからも、この電
流Ｉｒｅｆ２と同様の電流Ｉｆが流れるようになる。た
だし、この電流Ｉｆがある電流値以下の場合、すなわち
上記信号Ｖｆｖが小さいあるエンジン回転数以下の場合
には、定電流源４６１によってこの電流Ｉｆ分が吸い取
られ（Ｉｆ＝０）、同電流Ｉｆを通じて生成されるスレ
ッショルド電圧Ｖｆは、上記抵抗５０及び５１からなる
分圧回路の分圧値（最小値）にて一定となる。

【００２８】他方、トランジスタＱ26は、上記電圧変換
信号Ｖｆｖが抵抗４６２及び４６３からなる分圧回路の
分圧値以上となるときオンとなるトランジスタである。
したがって、電圧変換信号Ｖｆｖがこの分圧値以上とな
るときには、すなわちエンジン回転数がある回転数以上
となるときには、上記電流Ｉｆは、同抵抗４６２及び４
６３からなる分圧回路の分圧値により決まる電流値（最
大値）にて一定となり、上記スレッショルド電圧Ｖｆ
も、該電流Ｉｆの最大値に対応した値にて一定となる。

【００２９】結局、同第１スレッショルド生成回路４６
から出力されるスレッショルド電流Ｉｆは、上記波形整
形出力Ｓｏｕｔが論理Ｈレベルにあるとき、これら最小
値と最大値との間を、上記電圧変換信号Ｖｆｖの大き
さ、すなわちエンジン回転数に比例して、図２２に示さ
れる態様でそのレベルが増減するようになる。また、波
形整形出力Ｓｏｕｔが論理Ｌレベルとなるときには、イ
ンバータ４６４を通じてトランジスタＱ25がオンとな
り、同電流Ｉｆの流出は禁止される。

【００３０】図２３に、該スレッショルド電流Ｉｆに基
づき生成されるスレッショルド電圧Ｖｆとエンジン回転
数（電圧変換信号Ｖｆｖの大きさ）との関係についてそ
の一例を示す。

【００３１】同図２３に示されるように、このスレッシ
ョルド電圧Ｖｆは、例えばエンジン回転数５０ｒｐｍ以
下で最小値Ａ１となり、エンジン回転数２０００ｒｐｍ
以上で最大値Ａ３となる。その間の値Ａ２は、エンジン
回転数に比例して増減する。そして通常、同スレッショ
ルド電圧Ｖｆの下限値Ａ１は、例えば図２４に示される
態様で複数の電磁ピックアップ３、３’…が近接して配
設される場合などに、例えば図２５に示される態様で重
畳される干渉ノイズＮ２を検出しないレベルに設定され
る。図２３においては、この干渉ノイズＮ２等をマスク
できない領域を領域Ｂとして図示している。他方、同ス
レッショルド電圧Ｖｆの上限値Ａ３は、電磁ピックアッ
プ３の最小出力電圧をも検出することのできるレベルに
設定される。図２３においては、この電磁ピックアップ
３の最小出力電圧を検出することのできない領域を領域
Ｃとして図示している。

【００３２】また、図１３に示した波形整形回路４にお
いて、第２スレッショルド生成回路４７は、波形整形信
号Ｓｏｕｔが論理Ｌレベルにあるときの比較基準信号Ｖ
ｔｈを生成する回路である。

【００３３】すなわち同図１３に示されるように、この
第２スレッショルド生成回路４７にあっては、上記波形
整形信号Ｓｏｕｔが論理Ｌレベルにあるとき、インバー
タ４７１を通じてトランジスタ４７２がオンとなる。そ
して該トランジスタ４７２がオンとなることにより、抵
抗５０及び５１に加え、抵抗４７３からなる分圧回路が
形成され、該分圧回路の分圧値によって上記比較基準信
号Ｖｔｈが固定的に定まるようになる。この比較基準信
号Ｖｔｈは、前記交番する入力信号Ｓｉｎが正側にある
ときの２値化閾値電圧として利用される。

【００３４】

【発明が解決しようとする課題】このように、上記波形
整形回路によれば、前記入力信号Ｓｉｎに点火ノイズが
重畳される場合であれ、或いはピックアップ間の干渉ノ
イズが重畳される場合であれ、それらノイズ成分が良好
にマスクされた状態で、同信号Ｓｉｎの波形整形（２値
化）が行われるようになる。

【００３５】ただし、同従来の波形整形回路では、波形
整形信号Ｓｏｕｔの論理Ｈレベル時に、上述したダイナ
ミックヒステリシス電圧Ｖｍとスレッショルド電圧Ｖｆ
とをダイオード４８及び４９を通じて単純に加算して比
較基準信号Ｖｔｈを形成するようにしているため、次の
ような不都合を併せ生じることともなっている。

【００３６】すなわち図２６に示されるように、エンジ
ン回転数が比較的低い場合には、上記ダイナミックヒス
テリシス電圧Ｖｍとスレッショルド電圧Ｖｆとが加算さ
れても、比較基準信号Ｖｔｈとしてのレベルはほぼ適正
なレベルに維持される。しかし、エンジン回転数が高い
場合には、比較基準信号Ｖｔｈのレベルが過剰に高めら
れ、例えば電磁ピックアップ３の最小出力電圧を検出す
ることができないなど（図２３に破線Ａ３’として付
記）、必ずしも精度の高い波形整形が維持されるとは限
らなくなる。

【００３７】因みに、上記電磁ピックアップ３の最小出
力電圧であれ、これを正常に検出することができなかっ
た場合には、マイクロコンピュータ（ＣＰＵ）５を通じ
て求められるエンジン回転数も自ずと誤った値となり、
ひいては該電子制御システムとしての信頼性も大きく損
なわれるようになることは前述した通りである。

【００３８】この発明は、こうした実情に鑑みてなされ
たものであり、上記比較基準信号を常に適正なレベルに
設定して、如何なる場合も精度の高い２値化処理を実現
することのできる波形整形回路を提供することを目的と
する。

【００３９】

【課題を解決するための手段】こうした目的を達成する
ため、請求項１記載の発明では、エンジン回転に同期し
た交番アナログ信号として入力される入力信号と比較基
準信号とを比較して同入力信号の交番周期に対応した２
値化信号を出力するコンパレータと、この出力される２
値化信号を取り込んでその周波数に対応した電圧変換信
号を出力するＦ／Ｖ（周波数／電圧）変換手段と、該Ｆ
／Ｖ変換手段から出力される電圧変換信号に基づいて前
記入力信号に重畳される各種ノイズ成分をマスクする少
なくとも２つのマスク信号を生成するマスク信号生成手
段と、これら生成されるマスク信号に基づき、その合成
信号として前記コンパレータの比較基準信号を動的に生
成する比較基準信号生成手段と、該マスク信号の合成信
号として生成される比較基準信号がある所定のレベルを
超えることのないよう同信号レベルを制限する比較基準
レベル制限手段とを具えて波形整形回路を構成する。

【００４０】また、請求項２記載の発明では、こうした
波形整形回路において、前記マスク信号生成手段を、所
定の波高値を有し、前記Ｆ／Ｖ変換手段から出力される
電圧変換信号の電圧値に比例した速度にてその信号レベ
ルが減衰するダイナミックヒステリシス電圧を生成する
ダイナミックヒステリシス電圧生成手段と、前記Ｆ／Ｖ
変換手段から出力される電圧変換信号の電圧値に比例し
てその信号レベルが増減するスレッショルド電圧を生成
するスレッショルド電圧生成手段とを具えるものとして
構成する。

【００４１】また、請求項３記載の発明では、該請求項
２記載の発明の構成において、前記比較基準レベル制限
手段を、前記ダイナミックヒステリシス電圧と前記スレ
ッショルド電圧との何れかレベルの高い電圧を前記比較
基準信号として選択的に出力するものとして構成する。

【００４２】また、請求項４記載の発明では、同じく請
求項２記載の発明の構成において、前記比較基準レベル
制限手段を、前記ダイナミックヒステリシス電圧と前記
スレッショルド電圧との加算値が前記所定レベルを超え
ることのない一定値となるよう、これらダイナミックヒ
ステリシス電圧及びスレッショルド電圧の少なくとも一
方をレベル制御するものとして構成する。

【００４３】また、請求項５記載の発明では、該請求項
４記載の発明の構成において、前記比較基準レベル制限
手段を、前記Ｆ／Ｖ変換手段から出力される電圧変換信
号の電圧値に比例して前記ダイナミックヒステリシス電
圧の波高値を減衰せしめるものとして構成する。

【００４４】そして、請求項６記載の発明では、上記請
求項２記載の発明の構成において、前記比較基準レベル
制限手段を、前記ダイナミックヒステリシス電圧と前記
スレッショルド電圧との加算値を前記所定レベルを超え
ることのない一定のレベルにてカットするものとして構
成する。

【００４５】

【作用】上記マスク信号生成手段を通じて生成されたマ
スク信号を加算して上記コンパレータの比較基準信号を
動的に生成する手法は周知である。

【００４６】また、こうした手法によって比較基準信号
を生成するようにした場合、特に、エンジン高回転時に
そのレベルが過剰となって、例えば電磁ピックアップの
最小出力電圧を検出することができなくなるなど、必ず
しも精度の高い波形整形を維持することができなくなる
ことも前述した通りである。

【００４７】そこで上記請求項１記載の発明によるよう
に、比較基準信号生成手段はそれらマスク信号の合成信
号として比較基準信号を動的に生成はするものの、 ・比較基準レベル制限手段を別途具え、この生成される
比較基準信号がある所定のレベルを超えることのないよ
う、同手段を通じて比較基準信号レベルを制限する。と
いった構成を採用するようにすれば、このような過剰レ
ベルの比較基準信号がコンパレータに対して加えられる
ことはなくなる。そしてこのため、たとえエンジン高回
転時であれ、また、たとえ電磁ピックアップを用いて上
記エンジン回転に同期した交番アナログ信号を抽出する
場合であれ、 （１）入力信号に重畳される各種ノイズのマスク （２）入力信号最小レベルの確実な検出 といった条件を共に満たすことができるようになる。

【００４８】また、請求項２記載の発明によるように、
前記マスク信号生成手段を、 ・所定の波高値を有し、前記Ｆ／Ｖ変換手段から出力さ
れる電圧変換信号の電圧値に比例した速度にてその信号
レベルが減衰するダイナミックヒステリシス電圧を生成
するダイナミックヒステリシス生成手段。 ・前記Ｆ／Ｖ変換手段から出力される電圧変換信号の電
圧値に比例してその信号レベルが増減するスレッショル
ド電圧を生成するスレッショルド生成手段。 をそれぞれ具える構成とすれば、上記各種ノイズとして
前述したエンジンの点火ノイズやピックアップ間の干渉
ノイズが入力信号に重畳される場合であっても、それら
ノイズを的確にマスクして且つ、同入力信号の最小レベ
ルをも確実に検出することができるようになる。

【００４９】また、マスク信号生成手段が上記ダイナミ
ックヒステリシス生成手段及びスレッショルド生成手段
を具える場合において、上記請求項３記載の発明による
ように、前記比較基準レベル制限手段を特に、 ・前記ダイナミックヒステリシス電圧と前記スレッショ
ルド電圧との何れかレベルの高い電圧を前記比較基準信
号として選択的に出力するもの。として構成すれば、マ
スク電圧としての上記ダイナミックヒステリシス電圧及
びスレッショルド電圧の各特性を有効に活かしつつ、上
述の作用効果を得ることができるようになる。

【００５０】因みに、比較基準信号としてダイナミック
ヒステリシス電圧が選択的に出力される同信号の生成初
期においては、前記点火ノイズが入力信号に重畳される
ノイズ成分として支配的である。また、同比較基準信号
としてスレッショルド電圧が選択的に出力されるそれ以
降の時期には、前記干渉ノイズが入力信号に重畳される
ノイズ成分として支配的となる。

【００５１】また、マスク信号生成手段の同構成におい
て、上記請求項４記載の発明によるように、前記比較基
準レベル制限手段については他に、 ・前記ダイナミックヒステリシス電圧と前記スレッショ
ルド電圧との加算値が前記所定レベルを超えることのな
い一定値となるよう、これらダイナミックヒステリシス
電圧及びスレッショルド電圧の少なくとも一方をレベル
制御するもの。として構成することもできる。そして、
この場合には特に、上記請求項５記載の発明によるよう
に、同比較基準レベル制限手段を、 ・前記Ｆ／Ｖ変換手段から出力される電圧変換信号の電
圧値に比例して前記ダイナミックヒステリシス電圧の波
高値を減衰せしめるもの。として構成することが有効と
なる。

【００５２】すなわち、エンジン高回転時には自ずとス
レッショルド電圧が高レベルになることから、エンジン
回転数に比例してダイナミックヒステリシス電圧の波高
値を減衰せしめても、これら電圧の合成信号である上記
比較基準信号によって、上記点火ノイズのマスク作用は
十分に果たされるようになる。しかも、エンジンの高回
転時にダイナミックヒステリシス電圧の波高値が減衰さ
れることにより、入力信号レベルが極小となる場合であ
れ、そのレベルを確実に検出することができるようにな
る。

【００５３】なお、上記請求項４記載の発明による構成
としては他に、ダイナミックヒステリシス電圧の波高値
をそのままに、エンジン回転数に比例したスレッショル
ド電圧のレベル変化を上記態様で制限する構成とするこ
ともできる。

【００５４】また、マスク信号生成手段の同様の構成に
おいて、上記請求項６記載の発明によるように、前記比
較基準レベル制限手段については更に他に、 ・前記ダイナミックヒステリシス電圧と前記スレッショ
ルド電圧との加算値を前記所定レベルを超えることのな
い一定のレベルにてカットするもの。として構成するこ
ともできる。同比較基準レベル制限手段のこのような構
成によれば、エンジン高回転時、比較基準信号としての
理想波形は得られないものの、入力信号に重畳される点
火ノイズや干渉ノイズのマスキング、並びに入力信号の
極小レベル検出といった機能は、上記各構成に準じた態
様で共に満たされるようになる。

【００５５】

【実施例】

（第１実施例）図１に、この発明にかかる波形整形回路
の第１の実施例を示す。

【００５６】この第１の実施例の波形整形回路は、前述
したダイナミックヒステリシス電圧とスレッショルド電
圧とのうち何れか大きい方の電圧をその都度の比較基準
信号として動的に設定する回路として構成されている。

【００５７】なお、エンジンの電子制御システムとして
の波形整形回路周辺の構成は、先の図１２に示される通
りであり、それら構成要素についてのここでの重複する
説明は割愛する。

【００５８】また、図１に示すこの第１の実施例の波形
整形回路においても、先の図１３に例示した従来の波形
整形回路と同一の要素についてはそれぞれ同一の符号を
付して示しており、それら要素についてもここでの重複
する説明は割愛する。

【００５９】さて、同第１の実施例の波形整形回路にお
いて、ダイナミックヒステリシス生成回路４５から出力
されるダイナミックヒステリシス電流Ｉｍ、及びスレッ
ショルド生成回路４６から出力されるスレッショルド電
流Ｉｆは共に、高レベル選択回路１００に入力される。

【００６０】ここで、ダイナミックヒステリシス電流Ｉ
ｍは、先の図１７に示したように、波形整形出力Ｓｏｕ
ｔが論理Ｈレベルにあるとき、ある一定の波高値から、
エンジン回転数（Ｆ／Ｖ変換回路４４の電圧変換出力Ｖ
ｆｖ）に比例した速度にて、徐々にレベル減衰する電流
である。また、スレッショルド電流Ｉｆは、これも先の
図２２に示したように、波形整形出力Ｓｏｕｔが論理Ｈ
レベルにあるとき、予め設定された最小値と最大値との
間を、エンジン回転数に比例したレベルにて増減する電
流である。

【００６１】高レベル選択回路１００は、これら電流Ｉ
ｍ及びＩｆを入力してそれぞれ対応するダイナミックヒ
ステリシス電圧Ｖｍ及びスレッショルド電圧Ｖｆを生成
するとともに、それら電圧のうち何れかレベルの高い電
圧をコンパレータ４２の比較基準信号Ｖｔｈとして選択
的に出力する回路である。

【００６２】すなわちこの高レベル選択回路１００にお
いて、抵抗１１３は、その抵抗値Ｒと上記ダイナミック
ヒステリシス電流Ｉｍとによってダイナミックヒステリ
シス電圧Ｖｍを生成し、この生成した電圧Ｖｍを非反転
増幅器を構成する演算増幅器１１１に対して印加する。
該演算増幅器１１１の出力はダイオード１１２を介して
その反転入力（−端子）にフィードバックされる。

【００６３】一方、同高レベル選択回路１００におい
て、抵抗１２３及び１２４は、それら抵抗値Ｒ１及びＲ
２の分圧値と上記スレッショルド電流Ｉｆとによってス
レッショルド電圧Ｖｆを生成し、この生成した電圧Ｖｆ
を同じく非反転増幅器を構成する演算増幅器１２１に対
して印加する。この演算増幅器１２１の出力も、ダイオ
ード１２２を介してその反転入力（−端子）にフィード
バックされる。

【００６４】上記ダイオード１１２及び１２２の出力端
は、コンパレータ４２の非反転入力端子（＋端子）に共
通接続されている。このため同高レベル選択回路１００
においては、上記ダイオード１１２を介して出力される
ダイナミックヒステリシス電圧Ｖｍと上記ダイオード１
２２を介して出力されるスレッショルド電圧Ｖｆとのう
ち、何れか大きい方の電圧によって他方の演算増幅器の
出力が抑制され、該大きい方の電圧のみが、比較基準信
号Ｖｔｈとしてコンパレータ４２の非反転入力（＋端
子）に印加されるようになる。この様子を図２に示す。

【００６５】すなわち同第１の実施例の波形整形回路に
あっては、エンジン回転が低回転のときには、スレッシ
ョルド電圧Ｖｆのレベルが小さく設定されることから、
図２（ａ）に示されるように、上記比較基準信号Ｖｔｈ
としてはダイナミックヒステリシス電圧Ｖｍが支配的と
なる。すなわち、該電圧Ｖｍがある一定の波高値から徐
々にレベル減衰するとはいえ、上記高レベル選択回路１
００からはこれが減衰しきるまでの殆どの領域で同電圧
Ｖｍが選択的に出力されることとなる。

【００６６】他方、エンジン回転が高回転のときには、
スレッショルド電圧Ｖｆのレベルが高めに設定されるこ
とから、図２（ｂ）に示されるように、比較基準信号Ｖ
ｔｈとしては、はじめダイナミックヒステリシス電圧Ｖ
ｍが支配的であるものの、同電圧Ｖｍの減衰に伴い、そ
の後すぐにスレッショルド電圧Ｖｆのレベルがこれを抜
き、以後は該電圧Ｖｆが支配的となる。

【００６７】したがって、上記スレッショルド電圧Ｖｆ
が先の図２３に示される態様で設定される場合であって
も、ダイナミックヒステリシス生成回路４５或いは高レ
ベル選択回路１００の抵抗１１３を通じて設定される上
記ダイナミックヒステリシス電圧Ｖｍの最大波高値が、 （１）前述した点火ノイズをマスクし得る電圧値 （２）入力信号Ｓｉｎの最小レベルをも検出し得る電圧
値 といった条件のもとに設定されるものとすれば、たとえ
エンジン高回転時であっても、上記比較基準信号Ｖｔｈ
として過剰なレベルの信号がコンパレータ４２に加えら
れることはなくなる。

【００６８】このように、この第１の実施例の波形整形
回路によれば、前述したエンジンの点火ノイズやピック
アップ間の干渉ノイズが入力信号Ｓｉｎに重畳される場
合であってもそれらノイズを的確にマスクして且つ、同
入力信号Ｓｉｎの最小レベルをも確実に検出することが
できるようになる。

【００６９】なお一般に、入力信号Ｓｉｎに重畳される
ノイズ成分としては、比較基準信号Ｖｔｈとしてダイナ
ミックヒステリシス電圧Ｖｍが選択的に出力される同信
号Ｖｔｈの生成初期においては点火ノイズが支配的であ
り、それ以降のスレッショルド電圧Ｖｆが選択的に出力
される時期においては干渉ノイズが支配的となる。

【００７０】したがって、同第１の実施例の波形整形回
路の上記構成によれば、ノイズ成分マスク電圧としての
上記ダイナミックヒステリシス電圧Ｖｍ及びスレッショ
ルド電圧Ｖｆの各特性も極めて有効に活かされるように
なる。

【００７１】（第２実施例）図３に、この発明にかかる
波形整形回路の第２の実施例を示す。この第２の実施例
の波形整形回路は、前記ダイナミックヒステリシス電圧
及びスレッショルド電圧を加算合成して比較基準信号を
生成するものの、ダイナミックヒステリシス電圧につい
てはエンジン回転数に比例してその波高値を減衰せしめ
る回路として構成されている。

【００７２】なお、この第２の実施例においても、エン
ジンの電子制御システムとしての波形整形回路周辺の構
成は、先の図１２に示される通りであり、それら構成要
素についてのここでの重複する説明は割愛する。

【００７３】また、図３に示すこの第２の実施例の波形
整形回路においても、先の図１３或いは図１４に例示し
た従来の波形整形回路と同一の要素についてはそれぞれ
同一の符号を付して示しており、それら要素についても
ここでの重複する説明は割愛する。

【００７４】さて、この第２の実施例の波形整形回路に
おいて、波高値可変型ダイナミックヒステリシス生成回
路４５０は、前記生成されるダイナミックヒステリシス
電流Ｉｍをエンジン回転数、すなわちその電圧変換信号
Ｖｆｖに比例してスピルせしめる電流スピル回路４５４
を有して構成されている。図４に、該電流スピル回路４
５４の具体例を示す。

【００７５】同図４に示されるように、電流スピル回路
４５４は、定電流源４５４１、抵抗４５４２、加算用ダ
イオード４５４３及び４５４４、非反転増幅器４５４
５、トランジスタ４５４６、負荷抵抗４５４７、及び帰
還用ダイオード４５４８を具えて構成される回路であ
る。

【００７６】この電流スピル回路４５４では、例えば図
５に示すように、上記電圧変換信号Ｖｆｖがエンジン回
転数１５０ｒｐｍに対応した電圧となるまでは、上記定
電流源４５４１と抵抗４５４２とにより定まる定電圧Ｉ
ｃ・Ｒｃが負荷抵抗４５４７に加わるようになる。すな
わちこの場合、スピル電流Ｉｍｈは、 Ｉｍｈ＝Ｉｃ・Ｒｃ／Ｒｔ といった一定電流となる。しかし、同電圧変換信号Ｖｆ
ｖが例えば上記エンジン回転数１５０ｒｐｍに対応した
電圧を超えると、上記負荷抵抗４５４７に加わる電圧も
この電圧変換信号Ｖｆｖの電圧値が支配的となり、以後
は上記スピル電流Ｉｍｈも、同図５に示されるように、 Ｉｍｈ＝Ｖｆｖ／Ｒｔ といった態様で、電圧変換信号Ｖｆｖの電圧値に比例し
てその流量が増大する。すなわち、エンジン回転数に比
例してスピル量が増量されるようになる。

【００７７】前記ダイナミックヒステリシス電流Ｉｍ
が、該電流スピル回路４５４を通じてこうしてスピルさ
れることにより、波高値可変型ダイナミックヒステリシ
ス生成回路４５０からダイオード４８を介して出力され
る電流Ｉｍ’は、図６に示されるように、エンジン回転
数に比例してその波高値が減衰されるようになる。

【００７８】そして、こうしてダイナミックヒステリシ
ス電流Ｉｍの波高値がエンジン回転数に比例して減衰さ
れることにより、その残存電流Ｉｍ’と前記スレッショ
ルド電流Ｉｆとの加算電流に基づき生成される比較基準
信号Ｖｔｈも、図７に示される態様にて生成されるよう
になる。

【００７９】すなわち、エンジン回転が低回転のときに
は、ダイナミックヒステリシス電圧Ｖｍの波高値の減衰
量が少ないため、図７（ａ）に示されるように、ほぼ従
来の波形整形回路と同等の態様で比較基準信号Ｖｔｈが
生成されるようになる（図２６（ａ）参照）。

【００８０】他方、エンジン回転が高回転のときには、
スレッショルド電圧Ｖｆのレベルが増大するものの、ダ
イナミックヒステリシス電圧Ｖｍの波高値は大きく減衰
され、その加算合成信号である比較基準信号Ｖｔｈのレ
ベルは、図７（ｂ）に示される態様で好適に制限される
ようになる。なおここで、図７（ｂ）に示される比較基
準信号Ｖｔｈの最大値は、上記電流スピル回路４５４の
回路定数を通じて、 （１）前述した点火ノイズをマスクし得る電圧値 （２）入力信号Ｓｉｎの最小レベルをも検出し得る電圧
値 といった条件が満足される値に設定されるものとする。

【００８１】このため、この第２の実施例の波形整形回
路によっても、たとえエンジン高回転時であれ、上記比
較基準信号Ｖｔｈとして過剰なレベルの信号がコンパレ
ータ４２に加えられることはなくなる。そして、前記エ
ンジンの点火ノイズやピックアップ間の干渉ノイズが入
力信号Ｓｉｎに重畳される場合であってもそれらノイズ
を的確にマスクして且つ、同入力信号Ｓｉｎの最小レベ
ルをも確実に検出することができるようになる。

【００８２】なお、同第２の実施例の波形整形回路の図
３に示した構成によれば、上記電流Ｉｍの減衰速度が放
電制御回路４５２を通じて制御されることにより、その
マスク時間Ｔｍも、エンジン回転数に比例して短くな
る。したがって、上記電流Ｉｍ’も実際には、図８に示
されるように、エンジン低回転時に比べて、エンジン高
回転時にはその波高値もマスク時間も短縮されることと
なる。これでも特に不都合はないものの、例えば上記放
電制御回路４５２の放電特性を変更することで、これを
図８（ｂ）に破線にて示される態様で補正することはで
きる。

【００８３】また、同第２の実施例の波形整形回路で
は、ダイナミックヒステリシス電圧Ｖｍの波高値をエン
ジン回転数に比例して減衰せしめる構成としたが、他に
例えば、スレッショルド電圧Ｖｆの方をエンジン回転数
に応じて制限する構成とすることもできる。

【００８４】（第３実施例）図９に、この発明にかかる
波形整形回路の第３の実施例を示す。この第３の実施例
の波形整形回路は、前記ダイナミックヒステリシス電圧
及びスレッショルド電圧を加算合成して比較基準信号を
生成し、その加算値を一定のレベルにてカットする回路
として構成されている。

【００８５】なお、この第３の実施例においても、エン
ジンの電子制御システムとしての波形整形回路周辺の構
成は、先の図１２に示される通りであり、それら構成要
素についてのここでの重複する説明は割愛する。

【００８６】また、図９に示すこの第３の実施例の波形
整形回路においても、先の図１３に例示した従来の波形
整形回路と同一の要素についてはそれぞれ同一の符号を
付して示しており、それら要素についてもここでの重複
する説明は割愛する。

【００８７】さて同図９に示されるように、この第３の
実施例の波形整形回路は、図１３に示される構成に加
え、加算値リミット回路２００を新たに具えて構成され
る。この加算値リミット回路２００は、コンパレータ４
２の非反転入力（＋端子）に加えられる比較基準信号Ｖ
ｔｈのレベルが抵抗２０２及び２０３からなる分圧回路
の分圧値を超えるとき、トランジスタ２０１がオンとな
って、上記比較基準信号Ｖｔｈのレベルを該分圧値にリ
ミット（カット）する回路である。

【００８８】このため同第３の実施例の波形整形回路に
よれば、エンジン回転数に比例してスレッショルド電流
Ｉｆが増減するものの、図１０に示されるように、該電
流Ｉｆとダイナミックヒステリシス電流Ｉｍとの加算値
に相当する電圧が上記分圧値を超えることがあれば、該
超えた分はカットされるようになる。

【００８９】そして、こうしたカットが行われることに
より、これらスレッショルド電流Ｉｆとダイナミックヒ
ステリシス電流Ｉｍとの加算値に基づき生成される比較
基準信号Ｖｔｈも、図１１に示される態様にて生成され
るようになる。

【００９０】すなわち、エンジン回転が低回転のときに
は、そもそもスレッショルド電圧Ｖｆもレベルの低い電
圧として生成されることから、比較基準信号Ｖｔｈのレ
ベルが上記分圧値を超えることはなく、図１１（ａ）に
示されるように、ほぼ従来の波形整形回路と同等の態様
で比較基準信号Ｖｔｈが生成されるようになる（図２６
（ａ）参照）。

【００９１】他方、エンジン回転が高回転のときには、
スレッショルド電圧Ｖｆのレベルが増大し、したがって
比較基準信号Ｖｔｈのレベルもこれに応じて増大しよう
とするものの、同レベルが上記分圧値を超えたところで
加算値リミット回路２００が働き、結局、図７（ｂ）に
示される態様で、同分圧値を超える電圧はカットされ
る。なお、上記抵抗２０２及び２０３からなる分圧回路
の該分圧値も、それら抵抗の抵抗値Ｒ６及びＲ７を通じ
て、 （１）前述した点火ノイズをマスクし得る電圧値 （２）入力信号Ｓｉｎの最小レベルをも検出し得る電圧
値 といった条件が満足される値に設定されるものとする。

【００９２】このため、この第３の実施例の波形整形回
路によっても、たとえエンジン高回転時であれ、上記比
較基準信号Ｖｔｈとして過剰なレベルの信号がコンパレ
ータ４２に加えられることはなくなる。そして、前記エ
ンジンの点火ノイズやピックアップ間の干渉ノイズが入
力信号Ｓｉｎに重畳される場合であってもそれらノイズ
を的確にマスクして且つ、同入力信号Ｓｉｎの最小レベ
ルをも確実に検出することができるようになる。

【００９３】なお、同第３の実施例の波形整形回路の上
記構成によれば、エンジンの高回転時、図１０（ｂ）に
一点鎖線にて付記するような理想波形は得られないもの
の、特に点火ノイズについて、監視期間の長い確実なマ
スクを実現することができるようになる。

【００９４】ところで、上記第１〜第３の実施例におい
ては何れも、入力信号Ｓｉｎに重畳されるノイズとして
前述した点火ノイズと干渉ノイズを対象とし、また、そ
れらノイズをマスクする電圧として、前記ダイナミック
ヒステリシス電圧Ｖｍとスレッショルド電圧Ｖｆをそれ
ぞれ生成するようにした。

【００９５】しかし、これら対象とするノイズは任意で
あり、また生成するマスク電圧も、これらダイナミック
ヒステリシス電圧Ｖｍやスレッショルド電圧Ｖｆには限
られない。すなわち、他にも重畳される可能性のあるノ
イズがあれば、それらノイズを対象としたマスク電圧を
別途生成するようにしてもよく、比較基準信号Ｖｔｈは
それら３つ以上のマスク電圧の合成信号として生成され
ることもあり得る。

【００９６】したがって、この発明にかかる波形整形回
路としても要は、前記コンパレータやＦ／Ｖ変換回路に
加え、 ・該Ｆ／Ｖ変換回路から出力される電圧変換信号に基づ
いて前記入力信号に重畳される各種ノイズ成分をマスク
する少なくとも２つのマスク信号を生成するマスク信号
生成手段。 ・これら生成されるマスク信号に基づき、その合成信号
として前記コンパレータの比較基準信号を動的に生成す
る比較基準信号生成手段。 ・該マスク信号の合成信号として生成される比較基準信
号がある所定のレベルを超えることのないよう同信号レ
ベルを制限する比較基準レベル制限手段。 を基本的に具えるものであればよい。

【００９７】

【発明の効果】以上説明したように、この発明にかかる
波形整形回路によれば、エンジン回転に同期した交番ア
ナログ信号として入力される入力信号を２値化するため
の比較基準信号を、エンジンの回転数によることなく常
に適正なレベルに設定することができるようになる。そ
してこのため、如何なる場合も精度の高い２値化処理を
実現することができるようになる。

【図面の簡単な説明】

【図１】この発明にかかる波形整形回路の第１の実施例
についてその構成を示すブロック図である。

【図２】同第１の実施例の波形整形回路による比較基準
信号の生成態様を示すタイムチャートである。

【図３】この発明にかかる波形整形回路の第２の実施例
についてその構成を示すブロック図である。

【図４】図３に示される電流スピル回路の一例を示す回
路図である。

【図５】同電流スピル回路による電流のスピル特性を示
すグラフである。

【図６】同第２の実施例の波形整形回路によるダイナミ
ックヒステリシス電流の生成態様を示すタイムチャート
である。

【図７】同第２の実施例の波形整形回路による比較基準
信号の生成態様を示すタイムチャートである。

【図８】同第２の実施例の波形整形回路によって生成さ
れるダイナミックヒステリシス電流の実態並びにその補
正態様を示すタイムチャートである。

【図９】この発明にかかる波形整形回路の第３の実施例
についてその構成を示すブロック図である。

【図１０】同第３の実施例の波形整形回路によるダイナ
ミックヒステリシス電流及びスレッショルド電流の加算
態様を示すタイムチャートである。

【図１１】同第３の実施例の波形整形回路による比較基
準信号の生成態様を示すタイムチャートである。

【図１２】例えば４気筒エンジンを想定した一般的なエ
ンジンの電子制御システムについてその概略構成を示す
ブロック図である。

【図１３】同電子制御システムに採用されている従来の
波形整形回路についてその構成例を示すブロック図であ
る。

【図１４】図１３に示されるダイナミックヒステリシス
生成回路の具体例を示す回路図並びにブロック図であ
る。

【図１５】図１４に示される放電制御回路の一例を示す
回路図である。

【図１６】同放電制御回路による電流放電特性を示すグ
ラフである。

【図１７】図１４に示されるダイナミックヒステリシス
生成回路によるダイナミックヒステリシス電流の生成態
様を示すタイムチャートである。

【図１８】同従来の波形整形回路による主にダイナミッ
クヒステリシス電圧の生成態様を示すタイムチャートで
ある。

【図１９】電磁ピックアップに対する点火ノイズの混入
態様を模式的に示す略図である。

【図２０】入力信号に混入重畳される点火ノイズの主に
上記ダイナミックヒステリシス電圧によるマスク態様を
示すタイムチャートである。

【図２１】図１３に示される第１スレッショルド生成回
路の具体例を示す回路図並びにブロック図である。

【図２２】図２１に示される第１スレッショルド生成回
路によるスレッショルド電流の生成態様を示すタイムチ
ャートである。

【図２３】波形整形回路におけるスレッショルド電圧の
設定基準、並びに設定態様を示すグラフである。

【図２４】電磁ピックアップ間の干渉ノイズ混入態様を
模式的に示す略図である。

【図２５】入力信号に混入重畳される干渉ノイズの上記
スレッショルド電圧によるマスク態様を示すタイムチャ
ートである。

【図２６】上記従来の波形整形回路による比較基準信号
の生成態様を示すタイムチャートである。

【符号の説明】

１…シグナルロータ、２…突起、３…電磁ピックアッ
プ、４…波形整形回路、５…マイクロコンピュータ（Ｃ
ＰＵ）、６…Ａ／Ｄコンバータ、７…入力バッファ、４
１…入力端子、４２…コンパレータ、４３…出力端子、
４４…Ｆ／Ｖ変換回路、４５…ダイナミックヒステリシ
ス生成回路、４６…第１スレッショルド生成回路、４７
…第２スレッショルド生成回路、４８、４９…ダイオー
ド（加算回路）、５０、５１…抵抗（分圧回路）、１０
０…高レベル選択回路、１１１、１２１…演算増幅器
（非反転増幅器）、１１２、１２２…ダイオード、１１
３、１２３、１２４…抵抗、２００…加算値リミット回
路、２０１…トランジスタ、２０２、２０３…抵抗、４
５０…波高値可変型ダイナミックヒステリシス生成回
路、４５１…コンデンサ、４５２…放電制御回路、４５
３…インバータ、４５４…電流スピル回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０３Ｋ 5/1252 Ｈ０３Ｋ 5/01 Ｇ (56)参考文献 特開 昭63−167223（ＪＰ，Ａ) 特開 平７−15295（ＪＰ，Ａ) 特開 昭60−243370（ＪＰ，Ａ) 特開 平５−291898（ＪＰ，Ａ) 特開 平６−164333（ＪＰ，Ａ) 特開 平３−3945（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G01P 3/481 G01D 5/245 102 G01R 1/28 G01R 19/165 H03K 5/08 H03K 5/1252

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】エンジン回転に同期した交番アナログ信号
   として入力される入力信号と比較基準信号とを比較して
   同入力信号の交番周期に対応した２値化信号を出力する
   コンパレータと、 この出力される２値化信号を取り込んでその周波数に対
   応した電圧変換信号を出力する周波数／電圧変換手段
   と、 該周波数／電圧変換手段から出力される電圧変換信号に
   基づいて前記入力信号に重畳される各種ノイズ成分をマ
   スクする少なくとも２つのマスク信号を生成するマスク
   信号生成手段と、 これら生成されるマスク信号に基づき、その合成信号と
   して前記コンパレータの比較基準信号を動的に生成する
   比較基準信号生成手段と、 該マスク信号の合成信号として生成される比較基準信号
   がある所定のレベルを超えることのないよう同信号レベ
   ルを制限する比較基準レベル制限手段と、 を具えることを特徴とする波形整形回路。
2. 【請求項２】前記マスク信号生成手段は、 所定の波高値を有し、前記周波数／電圧変換手段から出
   力される電圧変換信号の電圧値に比例した速度にてその
   信号レベルが減衰するダイナミックヒステリシス電圧を
   生成するダイナミックヒステリシス電圧生成手段と、 前記周波数／電圧変換手段から出力される電圧変換信号
   の電圧値に比例してその信号レベルが増減するスレッシ
   ョルド電圧を生成するスレッショルド電圧生成手段と、 を具えて構成される請求項１記載の波形整形回路。
3. 【請求項３】前記比較基準レベル制限手段は、前記ダイ
   ナミックヒステリシス電圧と前記スレッショルド電圧と
   の何れかレベルの高い電圧を前記比較基準信号として選
   択的に出力するものである請求項２記載の波形整形回
   路。
4. 【請求項４】前記比較基準レベル制限手段は、前記ダイ
   ナミックヒステリシス電圧と前記スレッショルド電圧と
   の加算値が前記所定レベルを超えることのない一定値と
   なるよう、これらダイナミックヒステリシス電圧及びス
   レッショルド電圧の少なくとも一方をレベル制御するも
   のである請求項２記載の波形整形回路。
5. 【請求項５】前記比較基準レベル制限手段は、前記周波
   数／電圧変換手段から出力される電圧変換信号の電圧値
   に比例して前記ダイナミックヒステリシス電圧の波高値
   を減衰せしめるものである請求項４記載の波形整形回
   路。
6. 【請求項６】前記比較基準レベル制限手段は、前記ダイ
   ナミックヒステリシス電圧と前記スレッショルド電圧と
   の加算値を前記所定レベルを超えることのない一定のレ
   ベルにてカットするものである請求項２記載の波形整形
   回路。