JP2876619B2 - 駆動装置及び液晶装置 - Google Patents
駆動装置及び液晶装置Info
- Publication number
- JP2876619B2 JP2876619B2 JP11691289A JP11691289A JP2876619B2 JP 2876619 B2 JP2876619 B2 JP 2876619B2 JP 11691289 A JP11691289 A JP 11691289A JP 11691289 A JP11691289 A JP 11691289A JP 2876619 B2 JP2876619 B2 JP 2876619B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- liquid crystal
- power supply
- current source
- supply potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶アクティブマトリクス・パネルを駆動す
るための液晶駆動装置に関し、特にディジタル化された
映像データに基き、パネルを駆動するものに関する。
るための液晶駆動装置に関し、特にディジタル化された
映像データに基き、パネルを駆動するものに関する。
TFT（薄膜トランジスタ）等をスイッチング素子とす
るアクティブマトリクス・パネルを駆動する液晶駆動装
置においては、映像信号はアナログ値であって、その電
圧値を液晶駆動電圧として伝播させ、パネルに印加する
ものが一般的であった。ところで画像表示部を必要とす
る機器としては、例えばコンピュータ等の情報機器があ
る。これらの機器では、内部信号はほぼディジタル化し
て処理されており、先の液晶アクティブマトリクス・パ
ネルにて画像表示を行なおうとすると、ディジタル映像
データを必ずD/A変換してアナログ信号へ置換する必要
がある。これらの処理をする回路は構成が複雑、消費電
流が大きいといった問題点を有する。そこでディジタル
映像データをD/A変換することなしに構成された液晶駆
動装置について、特開昭63−161495に開示されている。
同開示例では、液晶駆動装置内のデータ側ドライバに、
値の異なる2N本（ディジタル映像データがＮビットの場
合）の電源ラインを入力し、各画素の映像データの重み
に対応する電源ラインを選択し、データ側駆動信号とし
て、データ電極に出力する装置例を示している。
るアクティブマトリクス・パネルを駆動する液晶駆動装
置においては、映像信号はアナログ値であって、その電
圧値を液晶駆動電圧として伝播させ、パネルに印加する
ものが一般的であった。ところで画像表示部を必要とす
る機器としては、例えばコンピュータ等の情報機器があ
る。これらの機器では、内部信号はほぼディジタル化し
て処理されており、先の液晶アクティブマトリクス・パ
ネルにて画像表示を行なおうとすると、ディジタル映像
データを必ずD/A変換してアナログ信号へ置換する必要
がある。これらの処理をする回路は構成が複雑、消費電
流が大きいといった問題点を有する。そこでディジタル
映像データをD/A変換することなしに構成された液晶駆
動装置について、特開昭63−161495に開示されている。
同開示例では、液晶駆動装置内のデータ側ドライバに、
値の異なる2N本（ディジタル映像データがＮビットの場
合）の電源ラインを入力し、各画素の映像データの重み
に対応する電源ラインを選択し、データ側駆動信号とし
て、データ電極に出力する装置例を示している。
ところが先の開示例では以下の課題がある。通常、パ
ネルのドライバはモノリシックIC化されるが、2N本の電
源ラインが必要なこと（この電源ラインはドライバIC内
の全液晶パネル駆動出力端子と関係するためIC全体に配
線される。）、電源ラインを選択するマルチプレクサ回
路の規模が大きいことにより、ICサイズが大きくなり単
価の上昇につながる。
ネルのドライバはモノリシックIC化されるが、2N本の電
源ラインが必要なこと（この電源ラインはドライバIC内
の全液晶パネル駆動出力端子と関係するためIC全体に配
線される。）、電源ラインを選択するマルチプレクサ回
路の規模が大きいことにより、ICサイズが大きくなり単
価の上昇につながる。
本発明では、D/A変換せずにディジタル映像データで
液晶アクティブマトリクス・パネルを表示可能であり、
回路規模（ドライバIC内の配線量を含む）の小さな液晶
駆動装置を提供することを目的とする。
液晶アクティブマトリクス・パネルを表示可能であり、
回路規模（ドライバIC内の配線量を含む）の小さな液晶
駆動装置を提供することを目的とする。
前記目的を達成するために、 本発明の駆動装置は、互いに交差して配置される走査
電極及びデータ電極にそれぞれ接続される画素がスイッ
チング素子と液晶を含んで構成されてなるアクティブマ
トリクス・パネルの駆動装置において、 互いに電流値の異なる複数の定電流源と、 前記データ電極と接続する電流源を、デジタル画像デ
ータに基づき、前記複数の定電流源の中から選択する選
択手段と を備えることを特徴とする。
電極及びデータ電極にそれぞれ接続される画素がスイッ
チング素子と液晶を含んで構成されてなるアクティブマ
トリクス・パネルの駆動装置において、 互いに電流値の異なる複数の定電流源と、 前記データ電極と接続する電流源を、デジタル画像デ
ータに基づき、前記複数の定電流源の中から選択する選
択手段と を備えることを特徴とする。
また、前記定電流源は、第１の電源電位に接続された
互いに電流値の異なる複数の第１の定電流源と、第２の
電源電位に接続された互いに電流値の異なる複数の第２
の定電流源とからなり、 前記選択手段は、前記アクティブマトリクス・パネル
の交流駆動周期の1/2の期間毎に、前記画像データに対
応して選択される定電流源を、前記第１の定電流源と前
記第２の定電流源とで交互に切り換えることを特徴とす
る。
互いに電流値の異なる複数の第１の定電流源と、第２の
電源電位に接続された互いに電流値の異なる複数の第２
の定電流源とからなり、 前記選択手段は、前記アクティブマトリクス・パネル
の交流駆動周期の1/2の期間毎に、前記画像データに対
応して選択される定電流源を、前記第１の定電流源と前
記第２の定電流源とで交互に切り換えることを特徴とす
る。
また、前記第１又は第２の定電流源を前記データ線に
接続する前に、前記第１の電源電位と前記第２の電源電
位の間の第３の電源電位と前記データ電極とを接続する
スイッチ手段を有することを特徴とする。
接続する前に、前記第１の電源電位と前記第２の電源電
位の間の第３の電源電位と前記データ電極とを接続する
スイッチ手段を有することを特徴とする。
さらに、互いに交差して配置される走査電極及びデー
タ電極にそれぞれ接続される画素がスイッチング素子と
液晶を含んで構成されてなるアクティブマトリクス・パ
ネルと、該アクティブマトリクス・パネルのデータ電極
を駆動する駆動装置とを備える液晶装置において、 前記駆動装置は、 互いに電流値の異なる複数の定電流源と、 前記データ電極と接続する電流源を、デジタル画像デ
ータに基づき、前記複数の定電流源の中から選択する選
択手段と を備えることを特徴とする。
タ電極にそれぞれ接続される画素がスイッチング素子と
液晶を含んで構成されてなるアクティブマトリクス・パ
ネルと、該アクティブマトリクス・パネルのデータ電極
を駆動する駆動装置とを備える液晶装置において、 前記駆動装置は、 互いに電流値の異なる複数の定電流源と、 前記データ電極と接続する電流源を、デジタル画像デ
ータに基づき、前記複数の定電流源の中から選択する選
択手段と を備えることを特徴とする。
また、前記定電流源は、第１の電源電位に接続された
互いに電流値の異なる複数の第１の定電流源と、第の電
源電位に接続された互いに電流値の異なる複数の第２の
定電流源とからなり、 前記選択手段は、前記アクティブマトリクス・パネル
の交流駆動周期の1/2の期間毎に、前記画像データに対
応して選択される定電流源を、前記第１の定電流源と前
記第２の定電流源とで交互に切り換えることを特徴とす
る。
互いに電流値の異なる複数の第１の定電流源と、第の電
源電位に接続された互いに電流値の異なる複数の第２の
定電流源とからなり、 前記選択手段は、前記アクティブマトリクス・パネル
の交流駆動周期の1/2の期間毎に、前記画像データに対
応して選択される定電流源を、前記第１の定電流源と前
記第２の定電流源とで交互に切り換えることを特徴とす
る。
また、前記第１又は第２の定電流源を前記データ線に
接続する前に、前記第１の電源電位と前記第２の電源電
位の間の第３の電源電位と前記データ電極とを接続する
スイッチ手段を有することを特徴とする。
接続する前に、前記第１の電源電位と前記第２の電源電
位の間の第３の電源電位と前記データ電極とを接続する
スイッチ手段を有することを特徴とする。
以下本発明の一構成例を図面に基き説明する。
第１図は本発明による液晶駆動装置の構成図である。
101は走査電極（Ynはその内の一つ）に走査側駆動信
号を出力する走査側ドライバである。内部はシフトレジ
スタ構成となっており、YCLをシフトクロック信号、YST
をシフト開始信号としている。YCL、YST及び以後説明す
る各種信号はタイミング・コントローラ（図示せず）よ
り出力されており、後述するタイムチャート内にタイミ
ングで示されている。
号を出力する走査側ドライバである。内部はシフトレジ
スタ構成となっており、YCLをシフトクロック信号、YST
をシフト開始信号としている。YCL、YST及び以後説明す
る各種信号はタイミング・コントローラ（図示せず）よ
り出力されており、後述するタイムチャート内にタイミ
ングで示されている。
102はデータ側ドライバであり、以下の構成を有して
いる。
いる。
103は第１ラインメモリである。第１ラインメモリ103
は、４ビット（M10〜M13）／ワードのメモリがＫワード
（Ｋは液晶パネル120の水平方向画素数に対応）あるラ
インメモリである。各ワードはそれぞれの対応するビッ
ト同士が直列的に接続されたシフトレジスタ構成となっ
ている。ディジタル映像データD0〜D3はM10〜M13に対応
している。第１ラインメモリ103では、XSTをシフトレジ
スタの開始信号とし、シフトクロックXCLにより順次映
像データD10〜D13をM10〜M13に取りこむ。
は、４ビット（M10〜M13）／ワードのメモリがＫワード
（Ｋは液晶パネル120の水平方向画素数に対応）あるラ
インメモリである。各ワードはそれぞれの対応するビッ
ト同士が直列的に接続されたシフトレジスタ構成となっ
ている。ディジタル映像データD0〜D3はM10〜M13に対応
している。第１ラインメモリ103では、XSTをシフトレジ
スタの開始信号とし、シフトクロックXCLにより順次映
像データD10〜D13をM10〜M13に取りこむ。
104は第２ラインメモリであって、第１ラインメモリ1
03と同じく、４ビット（M20〜M23）／ワードのメモリが
Ｋワードあるラインメモリである。M20〜M23はM10〜M13
に対応しており、LP信号によって、第１ラインメモリ10
3の内容が第２ラインメモリ104の対応するワードへ転送
される。
03と同じく、４ビット（M20〜M23）／ワードのメモリが
Ｋワードあるラインメモリである。M20〜M23はM10〜M13
に対応しており、LP信号によって、第１ラインメモリ10
3の内容が第２ラインメモリ104の対応するワードへ転送
される。
105は液晶駆動回路であって、液晶パネル126の水平方
向画素数に対応して、Ｋ個の同一ブロックよりなり、そ
のブロック内の構成を破線内に示す。
向画素数に対応して、Ｋ個の同一ブロックよりなり、そ
のブロック内の構成を破線内に示す。
107はANDゲート、NANDゲートよりなるセレクタであっ
て、各ゲートの第１の入力端子には第２ラインメモリの
M20〜M23の出力が接続されている。AND、NANDの各ゲー
トの第２の入力端子には、液晶パネル交流反転信号FRと
その反転信号FR（インバータ106にてFRの逆相がとられ
る。）が接続されている。各ゲートの出力はMOS・FET11
6、117のゲート入力端子に接続されている。
て、各ゲートの第１の入力端子には第２ラインメモリの
M20〜M23の出力が接続されている。AND、NANDの各ゲー
トの第２の入力端子には、液晶パネル交流反転信号FRと
その反転信号FR（インバータ106にてFRの逆相がとられ
る。）が接続されている。各ゲートの出力はMOS・FET11
6、117のゲート入力端子に接続されている。
108、115、116、119、121、123はＰチャネルMOS・FET
（TP）、109、117、118、120、122、124、125はＮチャ
ネルMOS・FET（TN）である。TP 108はゲートとドレイン
が共通接続されていて、電源VBとの間に抵抗110があ
る。また同共通接続端子はTP 115、119、121、123の各
ゲート端子とも接続されており、さらにTP 108のソース
端子は電源VAと接続されている。したがってTP 108、抵
抗110、TP 115、119、121、123はカレントミラー回路を
構成している。各トランジスタ素子の製造条件は同一と
して、各トランジスタのサイズをTP 108に対し、TP 115
は等しく、TP 119は２倍に、TP 121は４倍に、TP 123は
８倍に設定する。カレントミラー回路動作時には、TP 1
08を流れる電流をIAとすれば、TP 115〜123の各トラン
ジスタを通して、IA、2IA、4IA、8IAの大きさの電流
が、後述するデータ電極Xmへ流れ出す。
（TP）、109、117、118、120、122、124、125はＮチャ
ネルMOS・FET（TN）である。TP 108はゲートとドレイン
が共通接続されていて、電源VBとの間に抵抗110があ
る。また同共通接続端子はTP 115、119、121、123の各
ゲート端子とも接続されており、さらにTP 108のソース
端子は電源VAと接続されている。したがってTP 108、抵
抗110、TP 115、119、121、123はカレントミラー回路を
構成している。各トランジスタ素子の製造条件は同一と
して、各トランジスタのサイズをTP 108に対し、TP 115
は等しく、TP 119は２倍に、TP 121は４倍に、TP 123は
８倍に設定する。カレントミラー回路動作時には、TP 1
08を流れる電流をIAとすれば、TP 115〜123の各トラン
ジスタを通して、IA、2IA、4IA、8IAの大きさの電流
が、後述するデータ電極Xmへ流れ出す。
TN109、抵抗111、TN 118、120、122、124もカレント
ミラー回路を構成している。TN 109に対して、各トラン
ジスタのサイズを、TN 118は等しく、TN 120は２倍に、
TN 122は４倍に、TN 124は８倍に設定する。製造条件を
同一とすれば、カレントミラー回路動作時には、TN 109
を流れる電流をIBとすると、TN 118〜124の各トランジ
スタを通して、IB、2IB、4IB、8IBの大きさの電流が、
データ電極Xmから吸いこまれる。
ミラー回路を構成している。TN 109に対して、各トラン
ジスタのサイズを、TN 118は等しく、TN 120は２倍に、
TN 122は４倍に、TN 124は８倍に設定する。製造条件を
同一とすれば、カレントミラー回路動作時には、TN 109
を流れる電流をIBとすると、TN 118〜124の各トランジ
スタを通して、IB、2IB、4IB、8IBの大きさの電流が、
データ電極Xmから吸いこまれる。
各ヤレントミラー回路はTP 116、もしくはTN 117によ
りデータ電極Xmと接続されている。
りデータ電極Xmと接続されている。
TP 116、TN 117の動作は前述のように、セレクタ107
で制御される。すなわちNAND出力が「Ｌ」ではTP 116が
ONし、AND出力が「Ｈ」ではTN 117がONする。
で制御される。すなわちNAND出力が「Ｌ」ではTP 116が
ONし、AND出力が「Ｈ」ではTN 117がONする。
さらにデータ電極XmはMOS・FET125のドレイン端子に
も接続されている。125のゲート端子には信号DSが入力
され、ソース端子は第３の電源VCに接続されている。信
号DS＝「Ｈ」では、データ電極Xmは電源VCと短絡され
る。
も接続されている。125のゲート端子には信号DSが入力
され、ソース端子は第３の電源VCに接続されている。信
号DS＝「Ｈ」では、データ電極Xmは電源VCと短絡され
る。
126は液晶アクティブマトリクス・パネルであって、
複数の画素よりなる。127はデータ電極Xmと走査電極Yn
との交点にある画素で、例えばスイッチング素子として
TFT128を用いている。TFT128はゲート端子を走査電極Yn
に、ソース端子をデータ電極Xmに接続されていて、ドレ
イン端子には液晶素子129に接続されている。液晶素子1
29のもう一方は固定電位VCOMに接続されている。
複数の画素よりなる。127はデータ電極Xmと走査電極Yn
との交点にある画素で、例えばスイッチング素子として
TFT128を用いている。TFT128はゲート端子を走査電極Yn
に、ソース端子をデータ電極Xmに接続されていて、ドレ
イン端子には液晶素子129に接続されている。液晶素子1
29のもう一方は固定電位VCOMに接続されている。
第１図の液晶駆動装置の動作を、第２図、第３図のタ
イムチャートにより説明する。
イムチャートにより説明する。
第２図において、XST＝「Ｈ」により、第１図103の第
１ラインメモリは、映像データD0〜D3の取りこみを開始
する。（XSTの周期はTHである。）画素（Xm、Yn）のデ
ータは、XSTから数えてｍ個目のXCLでM10〜M13に取りこ
まれる。第２図のように、M10〜M13には最初６＝（０、
１、１、０）のデータが格納されており、次にＡ＝
（１、０、１、０）、Ｅ＝（１、１、１、０）が順次取
りこまれる。第２ラインメモリ104のM20〜M23には、LP
信号立上り時のM10〜M13のデータが取りこまれる。（LP
の周期もTHである。） 第３図に示すように、走査側ドライバ101では、YST＝
「Ｈ」により、YCLに同期して、順次Y1、Y2、…Yn、…
の走査側駆動信号を発生する。いまFR＝「Ｌ」中でのYn
＝「Ｈ」を考える。この時、第２ラインメモリ104中のM
20〜M23に格納されているデータは「Ａ」＝（１、０、
１、０）である。FR＝「Ｌ」であるので、セレクタ107
ではNANDゲートが能動状態である。データ「Ａ」＝
（１、０、１、０）に対応して、液晶駆動回路105ではT
P 119、123によるカレントミラー回路が能動状態とな
る。したがって、この時データ電極Xmに流れ出す電流は 2IA＋8IA＝10IA である。
１ラインメモリは、映像データD0〜D3の取りこみを開始
する。（XSTの周期はTHである。）画素（Xm、Yn）のデ
ータは、XSTから数えてｍ個目のXCLでM10〜M13に取りこ
まれる。第２図のように、M10〜M13には最初６＝（０、
１、１、０）のデータが格納されており、次にＡ＝
（１、０、１、０）、Ｅ＝（１、１、１、０）が順次取
りこまれる。第２ラインメモリ104のM20〜M23には、LP
信号立上り時のM10〜M13のデータが取りこまれる。（LP
の周期もTHである。） 第３図に示すように、走査側ドライバ101では、YST＝
「Ｈ」により、YCLに同期して、順次Y1、Y2、…Yn、…
の走査側駆動信号を発生する。いまFR＝「Ｌ」中でのYn
＝「Ｈ」を考える。この時、第２ラインメモリ104中のM
20〜M23に格納されているデータは「Ａ」＝（１、０、
１、０）である。FR＝「Ｌ」であるので、セレクタ107
ではNANDゲートが能動状態である。データ「Ａ」＝
（１、０、１、０）に対応して、液晶駆動回路105ではT
P 119、123によるカレントミラー回路が能動状態とな
る。したがって、この時データ電極Xmに流れ出す電流は 2IA＋8IA＝10IA である。
一選択期間THの前縁に信号DS（パルス幅TD）があり、
DS＝「Ｈ」の時にデータ電極Xmは電源VCに固定化され
る。残りのTH−TDの期間、データ電極Xmは電流10IAで充
電してゆく。最終電圧は浮遊容量をＣとすると、 である。
DS＝「Ｈ」の時にデータ電極Xmは電源VCに固定化され
る。残りのTH−TDの期間、データ電極Xmは電流10IAで充
電してゆく。最終電圧は浮遊容量をＣとすると、 である。
Yn＝「Ｈ」ではトランジスタ128がONしているので、
液晶129ではの電圧が印加され、Yn＝「Ｌ」となった
非選択期間においても、図の斜線部に示したように、印
加電圧が保持される。
液晶129ではの電圧が印加され、Yn＝「Ｌ」となった
非選択期間においても、図の斜線部に示したように、印
加電圧が保持される。
FR＝「Ｈ」では、セレクタ107のANDゲートが能動状態
である。M20〜M23の格納データが「Ａ」＝（１、０、
１、０）では、TN 120、124によるヤレントミラー回路
が能動状態となる。したがって、この時データ電極Xmか
らの流入電流は 2IB＋8IB＝10IB である。したがって、選択期間での最終電圧′は である。
である。M20〜M23の格納データが「Ａ」＝（１、０、
１、０）では、TN 120、124によるヤレントミラー回路
が能動状態となる。したがって、この時データ電極Xmか
らの流入電流は 2IB＋8IB＝10IB である。したがって、選択期間での最終電圧′は である。
同様に、M20〜M23の格納データが「Ｅ」＝（１、１、
１、０）の場合の、選択期間の最終電圧は となる。
１、０）の場合の、選択期間の最終電圧は となる。
このように映像データの値によって、液晶への印加電
圧が変化される。
圧が変化される。
以上のように本発明によれば、ディジタル化された映
像データの各桁に対応した大きさを持つ定電流源を備
え、映像データの値により、その定電流源を能動化し
て、データ電極を駆動することにより、D/A変換を必要
とせずに液晶アクティブマトリクス・パネルを駆動でき
る。またIC化に適した回路構成となっている。
像データの各桁に対応した大きさを持つ定電流源を備
え、映像データの値により、その定電流源を能動化し
て、データ電極を駆動することにより、D/A変換を必要
とせずに液晶アクティブマトリクス・パネルを駆動でき
る。またIC化に適した回路構成となっている。
この液晶駆動装置は、スイッチング素子としてMIM等
の２端子素子が用いられた液晶アクティブマトリクス・
パネルに適用でき、応用範囲が広い。
の２端子素子が用いられた液晶アクティブマトリクス・
パネルに適用でき、応用範囲が広い。
第１図は本発明による液晶駆動装置の回路構成図。 第２図は第１図各部のタイムチャート（１）。 第３図は第１図各部のタイムチャート（２）。
Claims (6)
- 【請求項１】互いに交差して配置される走査電極及びデ
ータ電極にそれぞれ接続される画素がスイッチング素子
と液晶を含んで構成されてなるアクティブマトリクス・
パネルの駆動装置において、 互いに電流値の異なる複数の定電流源と、 前記データ電極と接続する電流源を、デジタル画像デー
タに基づき、前記複数の定電流源の中から選択する選択
手段と を備えることを特徴とする駆動装置。 - 【請求項２】前記定電流源は、第１の電源電位に接続さ
れた互いに電流値の異なる複数の第１の定電流源と、第
２の電源電位に接続された互いに電流値の異なる複数の
第２の定電流源とからなり、 前記選択手段は、前記アクティブマトリクス・パネルの
交流駆動周期の1/2の期間毎に、前記画像データに対応
して選択される定電流源を、前記第１の定電流源と前記
第２の定電流源とで交互に切り換えることを特徴とする
請求項１記載の駆動装置。 - 【請求項３】前記第１又は第２の定電流源を前記データ
線に接続する前に、前記第１の電源電位と前記第２の電
源電位の間の第３の電源電位と前記データ電極とを接続
するスイッチ手段を有することを特徴とする請求項２記
載の駆動装置。 - 【請求項４】互いに交差して配置される走査電極及びデ
ータ電極にそれぞれ接続される画素がスイッチング素子
と液晶を含んで構成されてなるアクティブマトリクス・
パネルと、該アクティブマトリクス・パネルのデータ電
極を駆動する駆動装置とを備える液晶装置において、 前記駆動装置は、 互いに電流値の異なる複数の定電流源と、 前記データ電極と接続する電流源を、デジタル画像デー
タに基づき、前記複数の定電流源の中から選択する選択
手段と を備えることを特徴とする液晶装置。 - 【請求項５】前記定電流源は、第１の電源電位に接続さ
れた互いに電流値の異なる複数の第１の定電流源と、第
２の電源電位に接続された互いに電流値の異なる複数の
第２の定電流源とからなり、 前記選択手段は、前記アクティブマトリクス・パネルの
交流駆動周期の1/2の期間毎に、前記画像データに対応
して選択される定電流源を、前記第１の定電流源と前記
第２の定電流源とで交互に切り換えることを特徴とする
請求項４記載の液晶装置。 - 【請求項６】前記第１又は第２の定電流源を前記データ
線に接続する前に、前記第１の電源電位と前記第２の電
源電位の間の第３の電源電位と前記データ電極とを接続
するスイッチ手段を有することを特徴とする請求項５記
載の液晶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11691289A JP2876619B2 (ja) | 1989-05-10 | 1989-05-10 | 駆動装置及び液晶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11691289A JP2876619B2 (ja) | 1989-05-10 | 1989-05-10 | 駆動装置及び液晶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02294686A JPH02294686A (ja) | 1990-12-05 |
| JP2876619B2 true JP2876619B2 (ja) | 1999-03-31 |
Family
ID=14698730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11691289A Expired - Lifetime JP2876619B2 (ja) | 1989-05-10 | 1989-05-10 | 駆動装置及び液晶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2876619B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4138102B2 (ja) * | 1998-10-13 | 2008-08-20 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
-
1989
- 1989-05-10 JP JP11691289A patent/JP2876619B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02294686A (ja) | 1990-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5110680B2 (ja) | シフトレジスタ及びこれを有する表示装置 | |
| US7330180B2 (en) | Circuit and method for driving a capacitive load, and display device provided with a circuit for driving a capacitive load | |
| US7432906B2 (en) | Timing generation circuit for display apparatus and display apparatus incorporating the same | |
| JP2822911B2 (ja) | 駆動回路 | |
| JP5483517B2 (ja) | 液晶表示装置 | |
| US6232945B1 (en) | Display device and its driving method | |
| JPH1130974A (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
| JP2011085680A (ja) | 液晶表示装置、走査線駆動回路および電子機器 | |
| CN100388330C (zh) | 显示装置 | |
| JP2002244623A (ja) | 液晶表示装置の駆動方式および駆動回路 | |
| JP3018344B2 (ja) | アクティブマトリクス・パネルの駆動回路及びアクティブマトリクス・パネル | |
| JPH10301541A (ja) | 液晶駆動回路 | |
| JP2002311926A (ja) | 平面表示装置の駆動方法 | |
| JPH11352464A (ja) | 液晶表示装置および液晶パネル | |
| WO2001011598A1 (fr) | Dispositif d'affichage plat | |
| JP2876619B2 (ja) | 駆動装置及び液晶装置 | |
| JP4991127B2 (ja) | 表示信号処理装置および液晶表示装置 | |
| JP2006072211A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| JP2005128153A (ja) | 液晶表示装置ならびにその駆動回路および駆動方法 | |
| JPH0973065A (ja) | 液晶駆動方法 | |
| TW200923891A (en) | Driving circuit and related method of a display apparatus | |
| JP2007187995A (ja) | 駆動制御回路 | |
| JPH09106265A (ja) | 電圧出力回路および画像表示装置 | |
| JP2003108031A (ja) | 表示装置 | |
| JPH07325556A (ja) | 液晶表示装置の階調電圧生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100122 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |