JP2875010B2 - ダイオードスイッチ駆動回路 - Google Patents
ダイオードスイッチ駆動回路Info
- Publication number
- JP2875010B2 JP2875010B2 JP33300390A JP33300390A JP2875010B2 JP 2875010 B2 JP2875010 B2 JP 2875010B2 JP 33300390 A JP33300390 A JP 33300390A JP 33300390 A JP33300390 A JP 33300390A JP 2875010 B2 JP2875010 B2 JP 2875010B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- transistor
- power supply
- capacitor
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、マイクロ波レーダ装置、通信装置等にお
いて、高周波信号の切換やパルス変調器等に用いられる
ダイオードスイッチ駆動回路に関する。
いて、高周波信号の切換やパルス変調器等に用いられる
ダイオードスイッチ駆動回路に関する。
（従来の技術） 一般に、マイクロ波帯RF信号の伝送線路を断続する回
路には、第４図に示すようにRFスイッチ用ダイオード
（例えばPINダイオード）によるダイオードスイッチ駆
動回路が用いられる。
路には、第４図に示すようにRFスイッチ用ダイオード
（例えばPINダイオード）によるダイオードスイッチ駆
動回路が用いられる。
第４図において、１はRFスイッチ用ダイオード、２は
PNPトランジスタ、４はNPNトランジスタ、5,6は信号伝
送線路、7,8は直流阻止用キャパシタ、９はRFチョーク
コイル、10はRFバイパス用キャパシタ、11,17はスピー
ドアップ用キャパシタ、12,13,16は抵抗、15はキャパシ
タ、21は切換制御信号SCの入力端である。
PNPトランジスタ、４はNPNトランジスタ、5,6は信号伝
送線路、7,8は直流阻止用キャパシタ、９はRFチョーク
コイル、10はRFバイパス用キャパシタ、11,17はスピー
ドアップ用キャパシタ、12,13,16は抵抗、15はキャパシ
タ、21は切換制御信号SCの入力端である。
この回路は、信号伝送線路5,6間に並列に接続したダ
イオード１に、切換制御信号SCのローレベル、ハイレベ
ルに応じてそれぞれ順方向バイアス電流（正極性電流）
IF、逆方向バイアス電圧（負極性電圧）VRを選択的に印
加する回路である。これによってRFスイッチとしては、
切換制御信号SCがローレベルでオフ、ハイレベルでオン
状態となる。
イオード１に、切換制御信号SCのローレベル、ハイレベ
ルに応じてそれぞれ順方向バイアス電流（正極性電流）
IF、逆方向バイアス電圧（負極性電圧）VRを選択的に印
加する回路である。これによってRFスイッチとしては、
切換制御信号SCがローレベルでオフ、ハイレベルでオン
状態となる。
ダイオードの順方向から逆方向への切換の場合、すな
わち、切換制御信号SCがローレベルからハイレベルへの
切換の場合、ダイオードに蓄積されているキャリアＱは
順方向バイアス電流をIF、ダイオードの少数キャリア蓄
積時間をτＬとすると、Ｑ＝IF・τＬで表される。この
とき、キャパシタ15がトランジスタ４を介して充電され
る時間だけトランジスタ４を導通状態に設定し、順方向
バイアス電流IFの印加時にダイオード１に蓄積されたキ
ャリアを逆バイアス電源Ｖ（−）に流すことによって高
速に切換えるようにしてある。
わち、切換制御信号SCがローレベルからハイレベルへの
切換の場合、ダイオードに蓄積されているキャリアＱは
順方向バイアス電流をIF、ダイオードの少数キャリア蓄
積時間をτＬとすると、Ｑ＝IF・τＬで表される。この
とき、キャパシタ15がトランジスタ４を介して充電され
る時間だけトランジスタ４を導通状態に設定し、順方向
バイアス電流IFの印加時にダイオード１に蓄積されたキ
ャリアを逆バイアス電源Ｖ（−）に流すことによって高
速に切換えるようにしてある。
ここで、切換中の電流をＩ（Ｆ→Ｒ）とすると、切換
時間τ（Ｆ→Ｒ）は τ（Ｆ→Ｒ）＝τＬ・IF/I（Ｆ→Ｒ） となる。このため、ハンドリングパワーがそれほど大き
くならなくてもよい場合であっても、例えばPINダイオ
ードの耐圧が100V程度のとき、PINダイオードのＩ層幅W
Iは12μｍ程度で、少数キャリア寿命時間τＬ＝４μｓ
程度と長くなってしまう。そこで、τＬ＝４μｓ程度の
PINダイオードを用いて、例えば0.1μｓで切換える場
合、切換中の電流Ｉ（Ｆ→Ｒ）はIFの数十倍にする必要
がある。
時間τ（Ｆ→Ｒ）は τ（Ｆ→Ｒ）＝τＬ・IF/I（Ｆ→Ｒ） となる。このため、ハンドリングパワーがそれほど大き
くならなくてもよい場合であっても、例えばPINダイオ
ードの耐圧が100V程度のとき、PINダイオードのＩ層幅W
Iは12μｍ程度で、少数キャリア寿命時間τＬ＝４μｓ
程度と長くなってしまう。そこで、τＬ＝４μｓ程度の
PINダイオードを用いて、例えば0.1μｓで切換える場
合、切換中の電流Ｉ（Ｆ→Ｒ）はIFの数十倍にする必要
がある。
一方、逆方向から順方向への切換の場合、すなわち、
切換制御信号SCがハイレベルからローレベルへの切換の
場合、ダイオードに蓄積されるべきＱはキャパシタ17に
より短時間で充電される。この切換中の電流Ｉ
（Ｆ→Ｒ）と切換時間とＱの関係は前記Ｉ（Ｆ→Ｒ）と
切換時間とＱの関係と同じである。また、ハンドリング
パワーの大きなRFスイッチをPINダイオードで構成する
場合、PINダイオードの耐圧を高くするだけでなく、順
方向バイアス電流IFと逆バイアス用電圧VRも大きくしな
ければならない。そのため、トランジスタ2,4の耐圧、
電流も大きくしなければならないので、トランジスタ2,
4の応答速度は切換時間に比べて十分時間が短くできな
い。
切換制御信号SCがハイレベルからローレベルへの切換の
場合、ダイオードに蓄積されるべきＱはキャパシタ17に
より短時間で充電される。この切換中の電流Ｉ
（Ｆ→Ｒ）と切換時間とＱの関係は前記Ｉ（Ｆ→Ｒ）と
切換時間とＱの関係と同じである。また、ハンドリング
パワーの大きなRFスイッチをPINダイオードで構成する
場合、PINダイオードの耐圧を高くするだけでなく、順
方向バイアス電流IFと逆バイアス用電圧VRも大きくしな
ければならない。そのため、トランジスタ2,4の耐圧、
電流も大きくしなければならないので、トランジスタ2,
4の応答速度は切換時間に比べて十分時間が短くできな
い。
このようなことから、従来のダイオードスイッチ回路
は以下のような欠点を有する。
は以下のような欠点を有する。
逆方向から順方向への切換中に、IFより大きな電流を
ダイオード１に流す目的でキャパシタ17（スピードアッ
プコンデンサ）を接続しているが、順方向から逆方向へ
の切換中に、本来ならばトランジスタ４でダイオード１
に蓄積されたキャリアだけを放電させたいところ、キャ
パシタ17を介してトランジスタ２に蓄積されたキャリア
までも同時にＶ（−）電源に放電させなければならな
い。
ダイオード１に流す目的でキャパシタ17（スピードアッ
プコンデンサ）を接続しているが、順方向から逆方向へ
の切換中に、本来ならばトランジスタ４でダイオード１
に蓄積されたキャリアだけを放電させたいところ、キャ
パシタ17を介してトランジスタ２に蓄積されたキャリア
までも同時にＶ（−）電源に放電させなければならな
い。
すなわち、逆方向から順方向への切換を高速にするた
めにはキャパシタ17の容量を大きくしなければならない
が、順方向から逆方向への切換を高速にするためには、
キャパシタ17の容量を大きくできないという矛盾があ
る。このため、順方向から逆方向へ、逆方向から順方向
への両切換時の電流をIFより十分大きくし、高速化する
のは困難であった。
めにはキャパシタ17の容量を大きくしなければならない
が、順方向から逆方向への切換を高速にするためには、
キャパシタ17の容量を大きくできないという矛盾があ
る。このため、順方向から逆方向へ、逆方向から順方向
への両切換時の電流をIFより十分大きくし、高速化する
のは困難であった。
（発明が解決しようとする課題） 以上述べたように従来のダイオードスイッチ駆動回路
では、ハンドリングパワーが大きい場合には、順方向か
ら逆方向、逆方向から順方向への切換時間を両方とも短
縮することが困難であり、スイッチング速度の高速化は
実現困難であった。
では、ハンドリングパワーが大きい場合には、順方向か
ら逆方向、逆方向から順方向への切換時間を両方とも短
縮することが困難であり、スイッチング速度の高速化は
実現困難であった。
この発明は上記の課題を解決するためになされたもの
で、ハンドリングパワーが大きくても、順方向から逆方
向、逆方向から順方向への切換時間を同時に短縮するこ
とができ、これによってスイッチング速度の高速化を実
現できるダイオードスイッチ駆動回路を提供することを
目的とする。
で、ハンドリングパワーが大きくても、順方向から逆方
向、逆方向から順方向への切換時間を同時に短縮するこ
とができ、これによってスイッチング速度の高速化を実
現できるダイオードスイッチ駆動回路を提供することを
目的とする。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するためにこの発明は、 高周波信号の伝送線路及び基準電位間にダイオードを
接続し、前記ダイオードに対して逆方向バイアス電流を
発生する第１の電源と順方向バイアス電圧を発生する第
２の電源とを備え、切換制御信号に応じて前記ダイオー
ドに前記第１、第２の電源を選択的に接続することによ
りダイオードをオン／オフ制御し、前記高周波信号の伝
送を断続するダイオードスイッチ駆動回路において、 前記ダイオードと前記第１の電源とをつなぐ第１の抵
抗と、 第１のトランジスタのエミッタが前記第１の電源に接
続され、ベースが第１のキャパシタを介して前記切換制
御信号の入力端子に接続され、コレクタが前記ダイオー
ドスイッチに接続される第１のトランジスタ回路と、 第２のトランジスタのエミッタが前記第２の電源に接
続され、ベースが第２の抵抗と第２のキャパシタの並列
回路を介して前記切換制御信号の入力端子に接続され、
コレクタが第３の抵抗を介して前記ダイオードに接続さ
れる第２のトランジスタ回路と、 第３のトランジスタのエミッタが前記第２の電源に接
続され、ベースが第３のキャパシタを介して前記切換制
御信号の入力端子に接続され、コレクタが前記ダイオー
ドスイッチに接続される第３のトランジスタ回路とを具
備して構成される。
接続し、前記ダイオードに対して逆方向バイアス電流を
発生する第１の電源と順方向バイアス電圧を発生する第
２の電源とを備え、切換制御信号に応じて前記ダイオー
ドに前記第１、第２の電源を選択的に接続することによ
りダイオードをオン／オフ制御し、前記高周波信号の伝
送を断続するダイオードスイッチ駆動回路において、 前記ダイオードと前記第１の電源とをつなぐ第１の抵
抗と、 第１のトランジスタのエミッタが前記第１の電源に接
続され、ベースが第１のキャパシタを介して前記切換制
御信号の入力端子に接続され、コレクタが前記ダイオー
ドスイッチに接続される第１のトランジスタ回路と、 第２のトランジスタのエミッタが前記第２の電源に接
続され、ベースが第２の抵抗と第２のキャパシタの並列
回路を介して前記切換制御信号の入力端子に接続され、
コレクタが第３の抵抗を介して前記ダイオードに接続さ
れる第２のトランジスタ回路と、 第３のトランジスタのエミッタが前記第２の電源に接
続され、ベースが第３のキャパシタを介して前記切換制
御信号の入力端子に接続され、コレクタが前記ダイオー
ドスイッチに接続される第３のトランジスタ回路とを具
備して構成される。
（作用） 上記構成によるダイオードスイッチ駆動回路では、切
換制御信号がハイレベルからローレベルに切替わった場
合、第２のトランジスタは非導通状態から導通状態に、
第１のトランジスタは非導通状態のままで、ダイオード
は逆方向バイアスから順方向バイアスになり、RFスイッ
チとしてはオン状態からオフ状態になる。この切換中
に、第３のトランジスタは、第３のキャパシタからのベ
ース電流によって充電される時間だけ導通状態になり、
ダイオードに順方向バイアス電流より十分大きい電流が
流れ、これによって逆方向から順方向への切換が高速化
される。
換制御信号がハイレベルからローレベルに切替わった場
合、第２のトランジスタは非導通状態から導通状態に、
第１のトランジスタは非導通状態のままで、ダイオード
は逆方向バイアスから順方向バイアスになり、RFスイッ
チとしてはオン状態からオフ状態になる。この切換中
に、第３のトランジスタは、第３のキャパシタからのベ
ース電流によって充電される時間だけ導通状態になり、
ダイオードに順方向バイアス電流より十分大きい電流が
流れ、これによって逆方向から順方向への切換が高速化
される。
次に、切換制御信号がローレベルからハイレベルに切
替わった場合、第２のトランジスタは導通状態から非導
通状態になり、ダイオードは順方向バイアスから逆方向
バイアスになり、RFスイッチとしてはオフ状態からオン
状態になる。このとき、第１のキャパシタが充電される
時間だけ第１のトランジスタは導通状態となり、ダイオ
ードに蓄積されたキャリアを急速に第１の電源に流出さ
せることができる。そして、第３のトランジスタは非導
通状態で、放電しなければならないキャリアは蓄積され
ていない。また、第２のトランジスタに蓄積されたキャ
リアは第２の抵抗を介して放電されるため、従来のよう
にスピードアップコンデンサを介して瞬時的に大電流が
第１の電源に流出することはない。したがって、順方向
から逆方向への切換も高速化される。
替わった場合、第２のトランジスタは導通状態から非導
通状態になり、ダイオードは順方向バイアスから逆方向
バイアスになり、RFスイッチとしてはオフ状態からオン
状態になる。このとき、第１のキャパシタが充電される
時間だけ第１のトランジスタは導通状態となり、ダイオ
ードに蓄積されたキャリアを急速に第１の電源に流出さ
せることができる。そして、第３のトランジスタは非導
通状態で、放電しなければならないキャリアは蓄積され
ていない。また、第２のトランジスタに蓄積されたキャ
リアは第２の抵抗を介して放電されるため、従来のよう
にスピードアップコンデンサを介して瞬時的に大電流が
第１の電源に流出することはない。したがって、順方向
から逆方向への切換も高速化される。
（実施例） 以下、第１図を参照してこの発明の一実施例を説明す
る。第１図は第４図に示した回路にこの発明を適用した
場合の構成を示すものである。第１図において第４図同
一部分には同一符号を付して示し、ここでは異なる部分
について述べる。
る。第１図は第４図に示した回路にこの発明を適用した
場合の構成を示すものである。第１図において第４図同
一部分には同一符号を付して示し、ここでは異なる部分
について述べる。
第１図において、この発明に係るタイオードスイッチ
駆動回路では、従来のダイオードスイッチ駆動回路から
キャパシタ17（スピードアップコンデンサ）を取り除
き、トランジスタ３を設け、そのベースをキャパシタ14
を介して切換制御信号入力端21に、エミッタを順方向バ
イアス用電源Ｖ（＋）に、コレクタをチョークコイル
９、伝送線路５を介してダイオード１のアノードに接続
するようにしたものである。
駆動回路では、従来のダイオードスイッチ駆動回路から
キャパシタ17（スピードアップコンデンサ）を取り除
き、トランジスタ３を設け、そのベースをキャパシタ14
を介して切換制御信号入力端21に、エミッタを順方向バ
イアス用電源Ｖ（＋）に、コレクタをチョークコイル
９、伝送線路５を介してダイオード１のアノードに接続
するようにしたものである。
上記構成において、以下その動作について説明する。
まず、切換制御信号SCがハイレベルからローレベルに
切替わった場合、トランジスタ２は非導通状態から導通
状態に、トランジスタ４は非導通状態のままで、ダイオ
ード１は逆方向バイアスから順方向バイアスになり、RF
スイッチとしてはオン状態からオフ状態になる。この切
換中に、トランジスタ３はキャパシタ14からのベース電
流によって充電される時間だけ導通状態になり、ダイオ
ードにIFより十分大きい電流が流れ、これによって逆方
向から順方向への切換が高速化される。
切替わった場合、トランジスタ２は非導通状態から導通
状態に、トランジスタ４は非導通状態のままで、ダイオ
ード１は逆方向バイアスから順方向バイアスになり、RF
スイッチとしてはオン状態からオフ状態になる。この切
換中に、トランジスタ３はキャパシタ14からのベース電
流によって充電される時間だけ導通状態になり、ダイオ
ードにIFより十分大きい電流が流れ、これによって逆方
向から順方向への切換が高速化される。
次に、切換制御信号SCがローレベルからハイレベルに
切替わった場合、トランジスタ２は導通状態から非導通
状態になり、ダイオード１は順方向バイアスから逆方向
バイアスになり、RFスイッチとしてはオフ状態からオン
状態になる。このとき、キャパシタ15が充電される時間
だけトランジスタ４は導通状態となり、ダイオード１に
蓄積されたキャリアを急速にＶ（−）電源に流出させる
ことができる。そして、トランジスタ３は非導通状態
で、放電しなければならないキャリアは蓄積されていな
い。また、トランジスタ２に蓄積されたキャリアは抵抗
13を介して放電されるため、従来のようにスピードアッ
プコンデンサを介して瞬時的に大電流がＶ（−）電源に
流出することはない。したがって、順方向から逆方向へ
の切換も高速化される。
切替わった場合、トランジスタ２は導通状態から非導通
状態になり、ダイオード１は順方向バイアスから逆方向
バイアスになり、RFスイッチとしてはオフ状態からオン
状態になる。このとき、キャパシタ15が充電される時間
だけトランジスタ４は導通状態となり、ダイオード１に
蓄積されたキャリアを急速にＶ（−）電源に流出させる
ことができる。そして、トランジスタ３は非導通状態
で、放電しなければならないキャリアは蓄積されていな
い。また、トランジスタ２に蓄積されたキャリアは抵抗
13を介して放電されるため、従来のようにスピードアッ
プコンデンサを介して瞬時的に大電流がＶ（−）電源に
流出することはない。したがって、順方向から逆方向へ
の切換も高速化される。
ここで、第２図に示すように、上記トランジスタ２〜
４のベース・エミッタ間に抵抗18〜20を介在させれば、
ベース・エミッタ間のもれ電流によりトランジスタが誤
動作するような不安定な状態になることを避けることが
でき、しかもキャパシタ11,14,15の充放電の時定数を安
定させることもできる。
４のベース・エミッタ間に抵抗18〜20を介在させれば、
ベース・エミッタ間のもれ電流によりトランジスタが誤
動作するような不安定な状態になることを避けることが
でき、しかもキャパシタ11,14,15の充放電の時定数を安
定させることもできる。
さらに、第３図に示すように、トランジスタ３のエミ
ッタに前記順方向バイアス電源Ｖ（＋）の電圧よりも高
い電源Ｖ（＋＋）を接続すれば、逆方向から順方向への
切換をさらに高速化できる。
ッタに前記順方向バイアス電源Ｖ（＋）の電圧よりも高
い電源Ｖ（＋＋）を接続すれば、逆方向から順方向への
切換をさらに高速化できる。
尚、第２図及び第３図において、第１図と同一部分に
は同一符号を付して示し、その説明を省略する。
は同一符号を付して示し、その説明を省略する。
また、このダイオードスイッチ駆動回路はRFスイッチ
に限らず、移相器、ステップアッテネータ等に用いるダ
イオードスイッチにも実施可能であることはいうまでも
ない。
に限らず、移相器、ステップアッテネータ等に用いるダ
イオードスイッチにも実施可能であることはいうまでも
ない。
［発明の効果］ 以上のようにこの発明によれば、ハンドリングパワー
が大きくても、順方向から逆方向、逆方向から順方向へ
の切換時間を同時に短縮することができ、これによって
スイッチング速度の高速化を実現できるダイオードスイ
ッチ駆動回路を提供することができる。
が大きくても、順方向から逆方向、逆方向から順方向へ
の切換時間を同時に短縮することができ、これによって
スイッチング速度の高速化を実現できるダイオードスイ
ッチ駆動回路を提供することができる。
第１図はこの発明に係るダイオードスイッチ駆動回路の
一実施例を示す回路図、第２図及び第３図はそれぞれこ
の発明に係る他の実施例を示す回路図、第４図は従来の
ダイオードスイッチ駆動回路の構成を示す回路図であ
る。 １……RFスイッチ用ダイオード、2,3……PNPトランジス
タ、４……NPNトランジスタ、5,6……信号伝送線路、7,
8……直流阻止用キャパシタ、９……RFチョークコイ
ル、10……RFバイパス用キャパシタ、11,17……スピー
ドアップ用キャパシタ、12,13,16,18〜20……抵抗、14,
15……キャパシタ、21……切換制御信号入力端、SC……
切換制御信号。
一実施例を示す回路図、第２図及び第３図はそれぞれこ
の発明に係る他の実施例を示す回路図、第４図は従来の
ダイオードスイッチ駆動回路の構成を示す回路図であ
る。 １……RFスイッチ用ダイオード、2,3……PNPトランジス
タ、４……NPNトランジスタ、5,6……信号伝送線路、7,
8……直流阻止用キャパシタ、９……RFチョークコイ
ル、10……RFバイパス用キャパシタ、11,17……スピー
ドアップ用キャパシタ、12,13,16,18〜20……抵抗、14,
15……キャパシタ、21……切換制御信号入力端、SC……
切換制御信号。
Claims (2)
- 【請求項１】高周波信号の伝送線路及び基準電位間にダ
イオードを接続し、前記ダイオードに対して逆方向バイ
アス電流を発生する第１の電源と順方向バイアス電圧を
発生する第２の電源とを備え、切換制御信号に応じて前
記ダイオードに前記第１、第２の電源を選択的に接続す
ることによりダイオードをオン／オフ制御し、前記高周
波信号の伝送を断続するダイオードスイッチ駆動回路に
おいて、 前記ダイオードと前記第１の電源とをつなぐ第１の抵抗
と、 第１のトランジスタのエミッタが前記第１の電源に接続
され、ベースが第１のキャパシタを介して前記切換制御
信号の入力端子に接続され、コレクタが前記ダイオード
スイッチに接続される第１のトランジスタ回路と、 第２のトランジスタのエミッタが前記第２の電源に接続
され、ベースが第２の抵抗と第２のキャパシタの並列回
路を介して前記切換制御信号の入力端子に接続され、コ
レクタが第３の抵抗を介して前記ダイオードに接続され
る第２のトランジスタ回路と、 第３のトランジスタのエミッタが前記第２の電源に接続
され、ベースが第３のキャパシタを介して前記切換制御
信号の入力端子に接続され、コレクタが前記ダイオード
スイッチに接続される第３のトランジスタ回路とを具備
するダイオードスイッチ駆動回路。 - 【請求項２】前記第３のトランジスタのエミッタは、前
記第２の電源の発生電圧より高い電圧を発生する第３の
電源に接続されることを特徴とする請求項１記載のダイ
オードスイッチ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33300390A JP2875010B2 (ja) | 1990-11-29 | 1990-11-29 | ダイオードスイッチ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33300390A JP2875010B2 (ja) | 1990-11-29 | 1990-11-29 | ダイオードスイッチ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04200012A JPH04200012A (ja) | 1992-07-21 |
| JP2875010B2 true JP2875010B2 (ja) | 1999-03-24 |
Family
ID=18261203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33300390A Expired - Lifetime JP2875010B2 (ja) | 1990-11-29 | 1990-11-29 | ダイオードスイッチ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2875010B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677828B1 (en) * | 2000-08-17 | 2004-01-13 | Eni Technology, Inc. | Method of hot switching a plasma tuner |
| WO2003026058A1 (fr) * | 2001-09-14 | 2003-03-27 | Japan Radio Co., Ltd. | Commutateur et son application |
| JP5679261B2 (ja) * | 2010-04-21 | 2015-03-04 | Ｎｅｃネットワーク・センサ株式会社 | 高周波切替回路 |
| JP6773283B2 (ja) * | 2016-11-17 | 2020-10-21 | 株式会社ダイヘン | インピーダンス整合装置 |
| JP2020161974A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社ダイヘン | Ｐｉｎダイオードの駆動回路及び閾値決定方法 |
-
1990
- 1990-11-29 JP JP33300390A patent/JP2875010B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04200012A (ja) | 1992-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5089719A (en) | Drive circuit for a semiconductor device with high voltage for turn-on and low voltage for normal operation | |
| JP3666843B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| US4251742A (en) | Current source, as for switching PIN diodes | |
| EP0055941A1 (en) | Inverter power supply capable of operation at high frequencies | |
| US4414479A (en) | Low dissipation snubber for switching power transistors | |
| US4378586A (en) | Protective circuitry for semiconductor switches | |
| EP0345339A1 (en) | Darlington amplifier with high speed turnoff | |
| US3050636A (en) | High speed transistor switch | |
| JP2875010B2 (ja) | ダイオードスイッチ駆動回路 | |
| US4564769A (en) | Saturation control of a switching transistor | |
| US4246501A (en) | Gated back-clamped transistor switching circuit | |
| US4636713A (en) | Monolithically integratable control circuit for switching inductive loads comprising a Darlington-type final stage | |
| US3614469A (en) | Shift register employing two-phase coupling and transient storage between stages | |
| US4638240A (en) | Base drive circuit for high-power switching transistor | |
| US4605865A (en) | Input drive apparatus for power transistor | |
| JP2001169534A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| US4178521A (en) | Base drive circuit | |
| US3643230A (en) | Serial storage and transfer apparatus employing charge-storage diodes in interstage coupling circuitry | |
| JPH05268769A (ja) | Ｈ−ブリッジ復帰再循環回路 | |
| EP0157792A1 (en) | Improvements in or relating to power switching circuits | |
| JPH1092190A (ja) | 追跡および保持回路 | |
| US4284911A (en) | Switching network | |
| JPS61294924A (ja) | スイツチング回路 | |
| JP2575117B2 (ja) | パワートランジスタのスイツチング制御回路 | |
| US3840275A (en) | Switching circuit utilizing gate controlled switching device |