JP2874379B2 - 多層電子回路基板及びその製造方法 - Google Patents
多層電子回路基板及びその製造方法Info
- Publication number
- JP2874379B2 JP2874379B2 JP3086175A JP8617591A JP2874379B2 JP 2874379 B2 JP2874379 B2 JP 2874379B2 JP 3086175 A JP3086175 A JP 3086175A JP 8617591 A JP8617591 A JP 8617591A JP 2874379 B2 JP2874379 B2 JP 2874379B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating base
- base material
- plating film
- hole
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は，ブラインド・バイア・
ホール及び電子部品搭載用凹部を有する多層電子回路基
板及びその製造方法に関する。
ホール及び電子部品搭載用凹部を有する多層電子回路基
板及びその製造方法に関する。
【０００２】
【従来技術】図５に示すごとく，多層電子回路基板９
は，第１絶縁基材９１と，該第１絶縁基材９１上に，プ
リプレグ９３を介して接合した第２絶縁基材９２とより
なる。そして，上記多層電子回路基板９は，その略中央
部に電子部品搭載用凹部９０と，その周辺部に，接続用
端子部９０１を有する。また，上記多層電子回路基板９
は，ブラインド・バイア・ホール９１１とスルーホール
９１２とを有する。上記ブラインド・バイア・ホール９
１１は，図５に示すごとく，上記第１絶縁基材９１の上
層９１５上の導体回路９４１と，下層９１６上の導体回
路９４２を導通するものである。また，該ブラインド・
バイア・ホール９１１は，第２絶縁基材９２上に形成す
る導体回路９４４の設計の自由度の向上を図るため，上
層９１５の開口部９１１０が第２絶縁基材９２の裏面９
２１により閉止されている。そのため，該ブラインド・
バイア・ホール９１１は，非貫通孔，盲経由孔（Ｂｌｉ
ｎｄ ｖｉａ ｈｏｌｅ）と呼ばれている。一方，上記
スルーホール９１２においては，第２絶縁基材９２上の
導体回路９４３と，上記第１絶縁基材９１の下層９１６
上の導体回路９４２とがＣｕメッキ膜９４５及びＮｉメ
ッキ膜９４６を介して導通されている。また，上記電子
部品搭載用凹部９０は，この中に半導体チップ等の電子
部品５を搭載し，該電子部品５と上記接続用端子部９０
１とをボンディングワイヤ５１により電気的に接続して
いる。そして，上記多層電子回路基板９を製造するに当
たっては，上記第１絶縁基材９１と第２絶縁基材９２と
を別個につくっておき，両者をプリプレグ９３を介して
接合する。即ち，まず上記第１絶縁基材９１において
は，略中央部に電子部品搭載用凹部９０が形成され，ま
たブラインド・バイア・ホール９１１形成用の貫通孔及
びスルーホール９１２形成用の貫通孔が形成される。次
いで，上記第１絶縁基材９１は，上記貫通孔内も含めて
その全面にＣｕメッキ膜９４１，９４２，９４５が形成
された後，上記第２絶縁基材９２を接合すべき表面側９
１５のみに導体回路９４１と接続用端子部９０１が形成
される。一方，上記第２絶縁基材９２においては，予め
スルーホール９１２形成用の貫通孔を形成しておき，該
貫通孔内及び上層９４７側にＣｕメッキ膜９４３が形成
される。次いで，上記第１絶縁基材９１の上にプリプレ
グ９３を置き，更に該プリプレグ９３の上に，上記第２
絶縁基材９２を載置して両者を圧着接合する。次いで，
上記Ｃｕメッキ膜９４３をエッチングし，導体回路９４
８，９４９を形成する。そして，上記貫通孔内のＣｕメ
ッキ膜の表面を保護するために，Ｎｉメッキ膜９４６，
金メッキ膜（図示略，以下同じ）が施される。そして，
上記導体回路９４８，９４９上には，レジスト膜９５が
被覆される（図５）。
は，第１絶縁基材９１と，該第１絶縁基材９１上に，プ
リプレグ９３を介して接合した第２絶縁基材９２とより
なる。そして，上記多層電子回路基板９は，その略中央
部に電子部品搭載用凹部９０と，その周辺部に，接続用
端子部９０１を有する。また，上記多層電子回路基板９
は，ブラインド・バイア・ホール９１１とスルーホール
９１２とを有する。上記ブラインド・バイア・ホール９
１１は，図５に示すごとく，上記第１絶縁基材９１の上
層９１５上の導体回路９４１と，下層９１６上の導体回
路９４２を導通するものである。また，該ブラインド・
バイア・ホール９１１は，第２絶縁基材９２上に形成す
る導体回路９４４の設計の自由度の向上を図るため，上
層９１５の開口部９１１０が第２絶縁基材９２の裏面９
２１により閉止されている。そのため，該ブラインド・
バイア・ホール９１１は，非貫通孔，盲経由孔（Ｂｌｉ
ｎｄ ｖｉａ ｈｏｌｅ）と呼ばれている。一方，上記
スルーホール９１２においては，第２絶縁基材９２上の
導体回路９４３と，上記第１絶縁基材９１の下層９１６
上の導体回路９４２とがＣｕメッキ膜９４５及びＮｉメ
ッキ膜９４６を介して導通されている。また，上記電子
部品搭載用凹部９０は，この中に半導体チップ等の電子
部品５を搭載し，該電子部品５と上記接続用端子部９０
１とをボンディングワイヤ５１により電気的に接続して
いる。そして，上記多層電子回路基板９を製造するに当
たっては，上記第１絶縁基材９１と第２絶縁基材９２と
を別個につくっておき，両者をプリプレグ９３を介して
接合する。即ち，まず上記第１絶縁基材９１において
は，略中央部に電子部品搭載用凹部９０が形成され，ま
たブラインド・バイア・ホール９１１形成用の貫通孔及
びスルーホール９１２形成用の貫通孔が形成される。次
いで，上記第１絶縁基材９１は，上記貫通孔内も含めて
その全面にＣｕメッキ膜９４１，９４２，９４５が形成
された後，上記第２絶縁基材９２を接合すべき表面側９
１５のみに導体回路９４１と接続用端子部９０１が形成
される。一方，上記第２絶縁基材９２においては，予め
スルーホール９１２形成用の貫通孔を形成しておき，該
貫通孔内及び上層９４７側にＣｕメッキ膜９４３が形成
される。次いで，上記第１絶縁基材９１の上にプリプレ
グ９３を置き，更に該プリプレグ９３の上に，上記第２
絶縁基材９２を載置して両者を圧着接合する。次いで，
上記Ｃｕメッキ膜９４３をエッチングし，導体回路９４
８，９４９を形成する。そして，上記貫通孔内のＣｕメ
ッキ膜の表面を保護するために，Ｎｉメッキ膜９４６，
金メッキ膜（図示略，以下同じ）が施される。そして，
上記導体回路９４８，９４９上には，レジスト膜９５が
被覆される（図５）。
【０００３】
【解決しようとする課題】しかしながら，上記従来技術
には，次の問題点がある。即ち，図５に示すごとく，上
記第１絶縁基材９１と第２絶縁基材９２とをプリプレグ
９３を介して接合する際に，上記電子部品搭載用凹部９
０内及びブラインド・バイア・ホール９１１内へ該プリ
プレグ９３より樹脂９３１，９３２が流入する。そのた
め，樹脂９３１が上記電子部品搭載用凹部９０の開口周
縁にある接続用端子部９０１を被覆することがある。そ
のため，該凹部９０内に電子部品５を搭載した際，該電
子部品５と接続用端子部９０１とをボンディングワイヤ
５１で接続することができない。一方，上記ブラインド
・バイア・ホール９１１内の樹脂９３２は，第１絶縁基
材９１の下層面に導体回路９４９を形成する際に，該貫
通孔内のＣｕメッキ膜９４５及びＮｉメッキ膜９４６を
保護することになる。そのため上記ブラインド・バイア
・ホール９１１内への樹脂９３２の流入は有用なものと
なる。そこで，上記樹脂９３１が電子部品搭載用凹部９
０内へ流入することを防止するために，上記プリプレグ
としては，予め電子部品搭載用凹部９０相当部分に開口
穴を形成した硬質のものを用いることが考えられる。し
かし，上記の場合，電子部品搭載用凹部９０内には樹脂
が流入しない利点はあるが，上記ブラインド・バイア・
ホール９１１内にも樹脂が流入しない。そのため，第１
絶縁基材９１の下層面及び第２絶縁基材９２の上層面
に，エッチング等により導体回路９４２，９４３を形成
する際に，上記ブラインド・バイア・ホール９１１内の
Ｃｕメッキ膜９４５が腐食又は除去されることになる。
そこで，上記の場合においては，図６に示すごとく，テ
ンティング法を採用し，上記ブラインド・バイア・ホー
ル９１１の開口部９１１１に感光性フィルム４を貼って
おき，該ブラインド・バイア・ホール９１１内へ回路形
成時のエッチング液が侵入しないよう，該開口部９１１
１がマスクされる。また，回路形成後に，上記感光性フ
ィルム４を剥離し，Ｎｉメッキ膜９４６，金メッキ膜が
施される。これにより，導体回路９４２，９４３及びブ
ラインド・バイア・ホール及びスルーホール形成用の貫
通孔内のＣｕメッキ膜９４５は，Ｎｉメッキ膜９４６，
金メッキ膜により被覆されることになる。しかし，上記
ブラインド・バイア・ホール形成用の貫通孔は比較的小
径であるため，その内壁の奥までは，充分にＮｉメッキ
膜９４６，金メッキ膜が施されず，上記Ｃｕメッキ膜９
４５は，全面的に保護されないことがある。本発明は，
かかる従来の問題点に鑑みてなされたもので，電子部品
搭載用凹部及びその周辺部に形成された接続用端子部に
おいて樹脂の流入と被覆がなく，Ｎｉメッキ膜により完
全に被覆保護されたブラインド・バイア・ホールを有す
る，多層電子回路基板及びその製造方法を提供しようと
するものである。
には，次の問題点がある。即ち，図５に示すごとく，上
記第１絶縁基材９１と第２絶縁基材９２とをプリプレグ
９３を介して接合する際に，上記電子部品搭載用凹部９
０内及びブラインド・バイア・ホール９１１内へ該プリ
プレグ９３より樹脂９３１，９３２が流入する。そのた
め，樹脂９３１が上記電子部品搭載用凹部９０の開口周
縁にある接続用端子部９０１を被覆することがある。そ
のため，該凹部９０内に電子部品５を搭載した際，該電
子部品５と接続用端子部９０１とをボンディングワイヤ
５１で接続することができない。一方，上記ブラインド
・バイア・ホール９１１内の樹脂９３２は，第１絶縁基
材９１の下層面に導体回路９４９を形成する際に，該貫
通孔内のＣｕメッキ膜９４５及びＮｉメッキ膜９４６を
保護することになる。そのため上記ブラインド・バイア
・ホール９１１内への樹脂９３２の流入は有用なものと
なる。そこで，上記樹脂９３１が電子部品搭載用凹部９
０内へ流入することを防止するために，上記プリプレグ
としては，予め電子部品搭載用凹部９０相当部分に開口
穴を形成した硬質のものを用いることが考えられる。し
かし，上記の場合，電子部品搭載用凹部９０内には樹脂
が流入しない利点はあるが，上記ブラインド・バイア・
ホール９１１内にも樹脂が流入しない。そのため，第１
絶縁基材９１の下層面及び第２絶縁基材９２の上層面
に，エッチング等により導体回路９４２，９４３を形成
する際に，上記ブラインド・バイア・ホール９１１内の
Ｃｕメッキ膜９４５が腐食又は除去されることになる。
そこで，上記の場合においては，図６に示すごとく，テ
ンティング法を採用し，上記ブラインド・バイア・ホー
ル９１１の開口部９１１１に感光性フィルム４を貼って
おき，該ブラインド・バイア・ホール９１１内へ回路形
成時のエッチング液が侵入しないよう，該開口部９１１
１がマスクされる。また，回路形成後に，上記感光性フ
ィルム４を剥離し，Ｎｉメッキ膜９４６，金メッキ膜が
施される。これにより，導体回路９４２，９４３及びブ
ラインド・バイア・ホール及びスルーホール形成用の貫
通孔内のＣｕメッキ膜９４５は，Ｎｉメッキ膜９４６，
金メッキ膜により被覆されることになる。しかし，上記
ブラインド・バイア・ホール形成用の貫通孔は比較的小
径であるため，その内壁の奥までは，充分にＮｉメッキ
膜９４６，金メッキ膜が施されず，上記Ｃｕメッキ膜９
４５は，全面的に保護されないことがある。本発明は，
かかる従来の問題点に鑑みてなされたもので，電子部品
搭載用凹部及びその周辺部に形成された接続用端子部に
おいて樹脂の流入と被覆がなく，Ｎｉメッキ膜により完
全に被覆保護されたブラインド・バイア・ホールを有す
る，多層電子回路基板及びその製造方法を提供しようと
するものである。
【０００４】
【課題の解決手段】本発明は，第１絶縁基材と第２絶縁
基材とをノンフロープリプレグ接着層を介して接合して
なると共に，該第１絶縁基材には該第１絶縁基材の上層
と下層とを電気的に接続するＣｕメッキ膜を設けたブラ
インド・バイア・ホールを有し，該ブラインド・バイア
・ホールのＣｕメッキ膜上には更にＮｉメッキ膜を被覆
してなることを特徴とする多層電子回路基板にある。上
記ノンフロープリプレグ接着層としては，硬化温度より
も低い温度で一旦半硬化の状態にすることができる性質
を有する，エポキシ，ビスマレイミドトリアジン，ポリ
イミド樹脂の一種又は二種以上の樹脂を用いる。また，
上記ブラインド・バイア・ホールは，上記上層と下層と
を電気的に接続するＣｕメッキ膜を有し，更に該Ｃｕメ
ッキ膜上にはＮｉメッキ膜が被覆してある。そして，実
施例においては，上記Ｎｉメッキ膜上に更に，金メッキ
膜が被覆してある。また，上記多層電子回路基板を製造
する方法としては次の方法がある。即ち，ブラインド・
バイア・ホール形成用の貫通孔を有する第１絶縁基材を
準備し，該第１絶縁基材の全面にＣｕメッキ膜を形成し
た後，第２絶縁基材を接合すべき表面側のみに導体回路
と接続用端子部を形成し，次いで，上記貫通孔内のＣｕ
メッキ膜表面にＮｉメッキ膜を形成する。次いで，上記
第１絶縁基材の上に該第１絶縁基材の電子部品搭載用凹
部及びその周辺部に設けた接続用端子部を除いてノンフ
ロープリプレグ接着層を介して第２絶縁基材を圧着接合
する。しかる後，上記第２絶縁基材の上層と第１絶縁基
材の下層とに導体回路を形成する。
基材とをノンフロープリプレグ接着層を介して接合して
なると共に，該第１絶縁基材には該第１絶縁基材の上層
と下層とを電気的に接続するＣｕメッキ膜を設けたブラ
インド・バイア・ホールを有し，該ブラインド・バイア
・ホールのＣｕメッキ膜上には更にＮｉメッキ膜を被覆
してなることを特徴とする多層電子回路基板にある。上
記ノンフロープリプレグ接着層としては，硬化温度より
も低い温度で一旦半硬化の状態にすることができる性質
を有する，エポキシ，ビスマレイミドトリアジン，ポリ
イミド樹脂の一種又は二種以上の樹脂を用いる。また，
上記ブラインド・バイア・ホールは，上記上層と下層と
を電気的に接続するＣｕメッキ膜を有し，更に該Ｃｕメ
ッキ膜上にはＮｉメッキ膜が被覆してある。そして，実
施例においては，上記Ｎｉメッキ膜上に更に，金メッキ
膜が被覆してある。また，上記多層電子回路基板を製造
する方法としては次の方法がある。即ち，ブラインド・
バイア・ホール形成用の貫通孔を有する第１絶縁基材を
準備し，該第１絶縁基材の全面にＣｕメッキ膜を形成し
た後，第２絶縁基材を接合すべき表面側のみに導体回路
と接続用端子部を形成し，次いで，上記貫通孔内のＣｕ
メッキ膜表面にＮｉメッキ膜を形成する。次いで，上記
第１絶縁基材の上に該第１絶縁基材の電子部品搭載用凹
部及びその周辺部に設けた接続用端子部を除いてノンフ
ロープリプレグ接着層を介して第２絶縁基材を圧着接合
する。しかる後，上記第２絶縁基材の上層と第１絶縁基
材の下層とに導体回路を形成する。
【０００５】
【作用及び効果】本発明の多層電子回路基板において
は，第１絶縁基材と第２絶縁基材とがノンフロープリプ
レグ接着層を介して接合されている。そのため，電子部
品搭載用凹部及びその周辺部に形成した接続用端子部に
おいては，ノンフロープリプレグ接着層より樹脂が流出
して来ない。また，特に該接続用端子部上は，樹脂によ
り被覆されることがなく，該接続用端子部の表面が絶縁
状態になることがない。そのため，該電子部品と上記接
続用端子部との間で，接続不良を生ずることがない。ま
た，ブラインド・バイア・ホールのＣｕメッキ膜はＮｉ
メッキ膜によって完全に被覆保護されている。そのた
め，該ブラインド・バイア・ホールにより，該第１絶縁
基材の上層と下層との内層接続の信頼性を一層向上させ
ることができる。したがって，本発明によれば，電子部
品搭載用凹部及びその周辺部に形成された接続用端子部
において樹脂の流入と被覆がなく，Ｎｉメッキ膜により
完全に被覆保護されたブラインド・バイア・ホールを有
する，多層電子回路基板を提供することができる。ま
た，多層電子回路基板の製造方法の発明においては，第
１絶縁基材と第２絶縁基材とをノンフロープリプレグ接
着層を介して接合するため，電子部品搭載用凹部及びそ
の周辺部には接着層の樹脂が流出しない。そのため，該
樹脂が電子部品搭載用凹部内へ流入したり，接続用端子
部の表面を覆うことがない。それ故，上記と同様に，電
子部品搭載時に接続不良を生ずることがない。また，第
１絶縁基材の下層面と第２絶縁基材の上層面上に導体回
路を形成するに当たっては，予めブラインド・バイア・
ホールのＣｕメッキ膜上にＮｉメッキ膜が形成されてい
る。そのため，回路形成のエッチング時に該Ｃｕメッキ
膜が腐食除去されることがない。したがって，該製造方
法によれば，耐久性に優れたブラインド・バイア・ホー
ルを有する，多層電子回路基板を容易に得ることができ
る。
は，第１絶縁基材と第２絶縁基材とがノンフロープリプ
レグ接着層を介して接合されている。そのため，電子部
品搭載用凹部及びその周辺部に形成した接続用端子部に
おいては，ノンフロープリプレグ接着層より樹脂が流出
して来ない。また，特に該接続用端子部上は，樹脂によ
り被覆されることがなく，該接続用端子部の表面が絶縁
状態になることがない。そのため，該電子部品と上記接
続用端子部との間で，接続不良を生ずることがない。ま
た，ブラインド・バイア・ホールのＣｕメッキ膜はＮｉ
メッキ膜によって完全に被覆保護されている。そのた
め，該ブラインド・バイア・ホールにより，該第１絶縁
基材の上層と下層との内層接続の信頼性を一層向上させ
ることができる。したがって，本発明によれば，電子部
品搭載用凹部及びその周辺部に形成された接続用端子部
において樹脂の流入と被覆がなく，Ｎｉメッキ膜により
完全に被覆保護されたブラインド・バイア・ホールを有
する，多層電子回路基板を提供することができる。ま
た，多層電子回路基板の製造方法の発明においては，第
１絶縁基材と第２絶縁基材とをノンフロープリプレグ接
着層を介して接合するため，電子部品搭載用凹部及びそ
の周辺部には接着層の樹脂が流出しない。そのため，該
樹脂が電子部品搭載用凹部内へ流入したり，接続用端子
部の表面を覆うことがない。それ故，上記と同様に，電
子部品搭載時に接続不良を生ずることがない。また，第
１絶縁基材の下層面と第２絶縁基材の上層面上に導体回
路を形成するに当たっては，予めブラインド・バイア・
ホールのＣｕメッキ膜上にＮｉメッキ膜が形成されてい
る。そのため，回路形成のエッチング時に該Ｃｕメッキ
膜が腐食除去されることがない。したがって，該製造方
法によれば，耐久性に優れたブラインド・バイア・ホー
ルを有する，多層電子回路基板を容易に得ることができ
る。
【０００６】
【実施例】実施例１ 本発明の実施例にかかる多層電子回路基板１につき，図
１を用いて説明する。即ち，本例の多層電子回路基板１
は，第１絶縁基材１１と第２絶縁基材１２とをノンフロ
ープリプレグ接着層１３を介して接合してなると共に，
該第１絶縁基材１１の上層１１６と下層１１７を電気的
に接続するＣｕメッキ膜１１２を設けたブラインド・バ
イア・ホール１１１を有し，該ブラインド・バイア・ホ
ール１１１のＣｕメッキ膜１１２上には更にＮｉメッキ
膜１１３，１１３１を被覆してなる。上記ノンフロープ
リプレグ接着層１３としては，ビスマレイミドトリアジ
ンを用いる。上記第１絶縁基材１１は，両面銅張りのガ
ラスエポキシ基板よりなる。また，該第１絶縁基材１１
は，その略中央部において電子部品搭載用凹部１０を有
し，該電子部品搭載用凹部１０の周辺部には接続用端子
部１０１を有する。該電子部品搭載用凹部１０には，電
子部品５が搭載され，ボンデングワイヤ５１を介して接
続用端子部１０１に接続されている。そして，上記第１
絶縁基材１１は，上方が上記第２絶縁基材１２の底面１
２６により塞がれたブラインド・バイア・ホール１１１
を有する。該ブラインド・バイア・ホール１１１は，上
記第１絶縁基材１１の上層１１６に形成された導体回路
１１８と，下層１１７に形成された導体回路１１９とを
電気的に接続するＣｕメッキ膜１１２とＮｉメッキ膜１
１３及び金メッキ膜（図示略，以下同じ）とを有する。
また，上記第１絶縁基材１１と第２絶縁基材１２とは，
スルーホール１４を有する。該スルーホール１４は，そ
の内壁にＣｕメッキ膜１４１とＮｉメッキ膜１４２，１
４２１と金メッキ膜（図示略，以下同じ）を有する。こ
れにより，該スルーホール１４は，上記第２絶縁基材１
２の上層１２２に形成された導体回路１２４と，該第１
絶縁基材１１の下層１１７に形成された導体回路１１９
とを電気的に接続する。一方，上記第２絶縁基材１２
は，片面銅張りのガラスエポキシ基板よりなる。また，
該第２絶縁基材１２は，その略中央部において，上記電
子部品搭載用凹部１０と連通する開口部１２０を有す
る。また，上記第２絶縁基材１２は，上記スルーホール
１４と，該スルーホール１４と連通する上方開口部１４
３及びその周辺部に，ランド部１４４を有する。そし
て，該ランド部１４４は，上記スルーホール１４の内壁
と同様に，Ｃｕメッキ膜１４１上に形成されたＮｉメッ
キ膜１４２，１４２１及び金メッキ膜を有する。また，
上記第２絶縁基材１２は，その上層１２２上に形成され
た導体回路１２４を有する。そして，該導体回路１２４
上には，レジスト膜３が被覆されている。また，上記第
２絶縁基材１２は，上記第１絶縁基材１１のブラインド
・バイア・ホール１１１の上方において，高密度導体回
路１２３を有する。次に，作用効果につき説明する。本
例の多層電子回路基板１においては，第１絶縁基材１１
と第２絶縁基材１２とが，ノンフロープリプレグ接着層
１３を介して接合されている。そのため，電子部品搭載
用凹部１０及びその周辺部に形成した接続用端子部１０
１には，ノンフロープリプレグ接着層１３の樹脂が流出
して来ない。そのため，該接続用端子部１０１の表面は
絶縁状態となることがない。したがって，該電子部品５
と上記接続用端子部１０１との間で，ボンデングワイヤ
５１により接続不良を生じることがない。また，ブライ
ンド・バイア・ホール１１１のＣｕメッキ膜１１２はＮ
ｉメッキ膜１１３及び金メッキ膜によって保護されてい
る。そのため，該ブラインド・バイア・ホール１１１に
より，該第１絶縁基材１１の上層１１６と下層１１７と
の内層接続の信頼性を向上させることができる。また，
多層電子回路基板１は，第１絶縁基材１１にブラインド
・バイア・ホール１１１を有している。そのため，該ブ
ラインド・バイア・ホール１１１の上方に位置する第２
絶縁基材１２の上層１２２においては，導体回路１２４
の設計の自由度が増大し，高密度導体回路１２３の形成
が可能となる。
１を用いて説明する。即ち，本例の多層電子回路基板１
は，第１絶縁基材１１と第２絶縁基材１２とをノンフロ
ープリプレグ接着層１３を介して接合してなると共に，
該第１絶縁基材１１の上層１１６と下層１１７を電気的
に接続するＣｕメッキ膜１１２を設けたブラインド・バ
イア・ホール１１１を有し，該ブラインド・バイア・ホ
ール１１１のＣｕメッキ膜１１２上には更にＮｉメッキ
膜１１３，１１３１を被覆してなる。上記ノンフロープ
リプレグ接着層１３としては，ビスマレイミドトリアジ
ンを用いる。上記第１絶縁基材１１は，両面銅張りのガ
ラスエポキシ基板よりなる。また，該第１絶縁基材１１
は，その略中央部において電子部品搭載用凹部１０を有
し，該電子部品搭載用凹部１０の周辺部には接続用端子
部１０１を有する。該電子部品搭載用凹部１０には，電
子部品５が搭載され，ボンデングワイヤ５１を介して接
続用端子部１０１に接続されている。そして，上記第１
絶縁基材１１は，上方が上記第２絶縁基材１２の底面１
２６により塞がれたブラインド・バイア・ホール１１１
を有する。該ブラインド・バイア・ホール１１１は，上
記第１絶縁基材１１の上層１１６に形成された導体回路
１１８と，下層１１７に形成された導体回路１１９とを
電気的に接続するＣｕメッキ膜１１２とＮｉメッキ膜１
１３及び金メッキ膜（図示略，以下同じ）とを有する。
また，上記第１絶縁基材１１と第２絶縁基材１２とは，
スルーホール１４を有する。該スルーホール１４は，そ
の内壁にＣｕメッキ膜１４１とＮｉメッキ膜１４２，１
４２１と金メッキ膜（図示略，以下同じ）を有する。こ
れにより，該スルーホール１４は，上記第２絶縁基材１
２の上層１２２に形成された導体回路１２４と，該第１
絶縁基材１１の下層１１７に形成された導体回路１１９
とを電気的に接続する。一方，上記第２絶縁基材１２
は，片面銅張りのガラスエポキシ基板よりなる。また，
該第２絶縁基材１２は，その略中央部において，上記電
子部品搭載用凹部１０と連通する開口部１２０を有す
る。また，上記第２絶縁基材１２は，上記スルーホール
１４と，該スルーホール１４と連通する上方開口部１４
３及びその周辺部に，ランド部１４４を有する。そし
て，該ランド部１４４は，上記スルーホール１４の内壁
と同様に，Ｃｕメッキ膜１４１上に形成されたＮｉメッ
キ膜１４２，１４２１及び金メッキ膜を有する。また，
上記第２絶縁基材１２は，その上層１２２上に形成され
た導体回路１２４を有する。そして，該導体回路１２４
上には，レジスト膜３が被覆されている。また，上記第
２絶縁基材１２は，上記第１絶縁基材１１のブラインド
・バイア・ホール１１１の上方において，高密度導体回
路１２３を有する。次に，作用効果につき説明する。本
例の多層電子回路基板１においては，第１絶縁基材１１
と第２絶縁基材１２とが，ノンフロープリプレグ接着層
１３を介して接合されている。そのため，電子部品搭載
用凹部１０及びその周辺部に形成した接続用端子部１０
１には，ノンフロープリプレグ接着層１３の樹脂が流出
して来ない。そのため，該接続用端子部１０１の表面は
絶縁状態となることがない。したがって，該電子部品５
と上記接続用端子部１０１との間で，ボンデングワイヤ
５１により接続不良を生じることがない。また，ブライ
ンド・バイア・ホール１１１のＣｕメッキ膜１１２はＮ
ｉメッキ膜１１３及び金メッキ膜によって保護されてい
る。そのため，該ブラインド・バイア・ホール１１１に
より，該第１絶縁基材１１の上層１１６と下層１１７と
の内層接続の信頼性を向上させることができる。また，
多層電子回路基板１は，第１絶縁基材１１にブラインド
・バイア・ホール１１１を有している。そのため，該ブ
ラインド・バイア・ホール１１１の上方に位置する第２
絶縁基材１２の上層１２２においては，導体回路１２４
の設計の自由度が増大し，高密度導体回路１２３の形成
が可能となる。
【０００７】実施例２ 本例は，図２〜図４に示すごとく，上記実施例１にかか
る多層電子回路基板１の製造方法を示すものである。即
ち，まず，図２に示すごとく，ブラインド・バイア・ホ
ール１１１形成用の貫通孔を有する第１絶縁基材１１を
準備する。次に，該第１絶縁基材１１１の全面にＣｕメ
ッキ膜１１２，１１４，１１５，１４１を形成した後，
第２絶縁基材１２を接合すべき表面側１１６のみに導体
回路１１８と接続用端子部１０１を形成する。一方，上
記第２絶縁基材１２を準備する。また，空隙部１３１を
有するノンフロープリプレグ接着層１３を準備する。次
いで，図３に示すごとく，上記第１絶縁基材１１の上に
該第１絶縁基材１１の電子部品搭載用凹部１０及びその
周辺部に設けた接続用端子部１０１を除いて，ノンフロ
ープリプレグ接着層１３を介して，第２絶縁基材１２を
圧着接合する。しかる後，図４に示すごとく，上記第２
絶縁基材１２の上層１２２と第１絶縁基材１１の下層１
１７とに，導体回路１２４，１１９を形成する。上記に
関して，これを詳述すれば，まず図２に示すごとく，上
記第１絶縁基材１１としては，銅張りガラスエポキシ基
板を用いる。また，該銅箔の全面には，活性化処理によ
り触媒を付与した後，化学銅メッキにより，Ｃｕメッキ
膜１１２，１１４，１１５，１４１を形成する。なお，
上記活性処理は，塩酸系パラジウム溶液中に上記基板を
浸漬することにより行う。また，上記第１絶縁基材１１
には，図２に示すごとく，その略中央部に電子部品搭載
用凹部１０を形成し，該電子部品搭載用凹部１０のＣｕ
メッキ膜１０２上にはＮｉメッキ膜１０３及び金メッキ
膜を形成する。また，上記第１絶縁基材１１には，図２
に示すごとく，上記第２絶縁基材１２のスルーホール形
成用貫通孔１４０に連通させるスルーホール形成用貫通
孔１４０を形成する。一方，上記第２絶縁基材１２は，
銅張りガラスエポキシ基板を用いる。また，該銅箔の全
面には，上記活性化処理を行った後，化学銅メッキによ
り，Ｃｕメッキ膜１２１及び高密度導体回路１２３形成
用のＣｕメッキ膜１２１を形成する。また，図２に示す
ごとく，上記第１絶縁基材１１と第２絶縁基材１２との
間に，ノンフロープリプレグ接着層１３をセットする。
該ノンフロープリプレグ接着層１３としては，ビスマレ
イミドトリアジン樹脂を用いる。該ノンフロープリプレ
グ接着層１３は，上記第１絶縁基材１１の電子部品搭載
用凹部１０及びその周辺部に形成した接続用端子部１０
１の相当部分を切り抜いた空隙部１３１を有する。そし
て，図３に示すごとく，上記第１絶縁基材１１とノンフ
ロープリプレグ接着層１３と第２絶縁基材１２とを一体
的に，熱圧着接合させる。該熱圧着接合は，プレス機を
用いて，例えば加熱温度１８０℃で，圧力４０ｋｇ／ｃ
ｍ2 ，１２０分間圧着することにより行う。その後，図
３，図４に示すごとく，上記第２絶縁基材１２の上層１
２２と上記第１絶縁基材１１の下層１１７とに，エッチ
ング法により導体回路１２４，１１９を形成する。その
後，導体回路１２４，１１９に，Ｎｉ膜１１３，１４
２，及び金メッキ膜を形成する。また，上記第２絶縁基
材１２には，上記第１絶縁基材１１のスルーホール１４
に連通させるスルーホール１４形成用の貫通孔を形成す
る。該貫通孔のＣｕメッキ膜１４１上には，Ｎｉメッキ
膜１４２及び金メッキ膜を形成する。また，該スルーホ
ール１４の開口部１４３の周辺部には，Ｃｕメッキ膜１
２１上にＮｉメッキ膜１４２及び金メッキ膜を形成した
ランド１４４を設ける。このとき，上記ブラインド・バ
イア・ホール１１１及びスルーホール１４内部にも同時
にＮｉメッキ膜１１３，１４２及び金メッキ膜を形成す
る。そして，その上に，新たにＮｉメッキ膜１１３１，
１４２１及び金メッキ膜を形成する。また，上記導体回
路１２４，１１９上には，レジスト膜３を被覆する。そ
の後，第２絶縁基材１２における，前記電子部品搭載用
凹部１０の上方の蓋部１２５を打抜き，開口させる。上
記のごとく，本例によれば，導体回路形成時には，上記
ブラインド・バイア・ホール１１１及びスルーホール１
４内のＣｕメッキ膜１１２，１４１は，既にＮｉメッキ
膜１１３，１４２により被覆されているので，上記銅メ
ッキ膜１１２，１４１が腐食除去されることがない。ま
た，該ブラインド・バイア・ホール１１１は，その上方
が第２絶縁基材１２によって塞がれる。そのため，第２
絶縁基材１２の上層１２２には，高密度導体回路１２３
が形成できる。また，上記ノンフロープリプレグ接着層
１３には，空隙部１３１を設けており，該ノンフロープ
リプレグ接着層１３からその周辺部には樹脂が流出しな
い。それ故，上記電子部品搭載用凹部１０及びその周辺
部の接続用端子部１０は，従来のごとく，プリプレグよ
り流出した樹脂により被覆されることがない。したがっ
て，本例によれば，実施例１に示した，優れた多層電子
回路基板を容易に得ることができる。
る多層電子回路基板１の製造方法を示すものである。即
ち，まず，図２に示すごとく，ブラインド・バイア・ホ
ール１１１形成用の貫通孔を有する第１絶縁基材１１を
準備する。次に，該第１絶縁基材１１１の全面にＣｕメ
ッキ膜１１２，１１４，１１５，１４１を形成した後，
第２絶縁基材１２を接合すべき表面側１１６のみに導体
回路１１８と接続用端子部１０１を形成する。一方，上
記第２絶縁基材１２を準備する。また，空隙部１３１を
有するノンフロープリプレグ接着層１３を準備する。次
いで，図３に示すごとく，上記第１絶縁基材１１の上に
該第１絶縁基材１１の電子部品搭載用凹部１０及びその
周辺部に設けた接続用端子部１０１を除いて，ノンフロ
ープリプレグ接着層１３を介して，第２絶縁基材１２を
圧着接合する。しかる後，図４に示すごとく，上記第２
絶縁基材１２の上層１２２と第１絶縁基材１１の下層１
１７とに，導体回路１２４，１１９を形成する。上記に
関して，これを詳述すれば，まず図２に示すごとく，上
記第１絶縁基材１１としては，銅張りガラスエポキシ基
板を用いる。また，該銅箔の全面には，活性化処理によ
り触媒を付与した後，化学銅メッキにより，Ｃｕメッキ
膜１１２，１１４，１１５，１４１を形成する。なお，
上記活性処理は，塩酸系パラジウム溶液中に上記基板を
浸漬することにより行う。また，上記第１絶縁基材１１
には，図２に示すごとく，その略中央部に電子部品搭載
用凹部１０を形成し，該電子部品搭載用凹部１０のＣｕ
メッキ膜１０２上にはＮｉメッキ膜１０３及び金メッキ
膜を形成する。また，上記第１絶縁基材１１には，図２
に示すごとく，上記第２絶縁基材１２のスルーホール形
成用貫通孔１４０に連通させるスルーホール形成用貫通
孔１４０を形成する。一方，上記第２絶縁基材１２は，
銅張りガラスエポキシ基板を用いる。また，該銅箔の全
面には，上記活性化処理を行った後，化学銅メッキによ
り，Ｃｕメッキ膜１２１及び高密度導体回路１２３形成
用のＣｕメッキ膜１２１を形成する。また，図２に示す
ごとく，上記第１絶縁基材１１と第２絶縁基材１２との
間に，ノンフロープリプレグ接着層１３をセットする。
該ノンフロープリプレグ接着層１３としては，ビスマレ
イミドトリアジン樹脂を用いる。該ノンフロープリプレ
グ接着層１３は，上記第１絶縁基材１１の電子部品搭載
用凹部１０及びその周辺部に形成した接続用端子部１０
１の相当部分を切り抜いた空隙部１３１を有する。そし
て，図３に示すごとく，上記第１絶縁基材１１とノンフ
ロープリプレグ接着層１３と第２絶縁基材１２とを一体
的に，熱圧着接合させる。該熱圧着接合は，プレス機を
用いて，例えば加熱温度１８０℃で，圧力４０ｋｇ／ｃ
ｍ2 ，１２０分間圧着することにより行う。その後，図
３，図４に示すごとく，上記第２絶縁基材１２の上層１
２２と上記第１絶縁基材１１の下層１１７とに，エッチ
ング法により導体回路１２４，１１９を形成する。その
後，導体回路１２４，１１９に，Ｎｉ膜１１３，１４
２，及び金メッキ膜を形成する。また，上記第２絶縁基
材１２には，上記第１絶縁基材１１のスルーホール１４
に連通させるスルーホール１４形成用の貫通孔を形成す
る。該貫通孔のＣｕメッキ膜１４１上には，Ｎｉメッキ
膜１４２及び金メッキ膜を形成する。また，該スルーホ
ール１４の開口部１４３の周辺部には，Ｃｕメッキ膜１
２１上にＮｉメッキ膜１４２及び金メッキ膜を形成した
ランド１４４を設ける。このとき，上記ブラインド・バ
イア・ホール１１１及びスルーホール１４内部にも同時
にＮｉメッキ膜１１３，１４２及び金メッキ膜を形成す
る。そして，その上に，新たにＮｉメッキ膜１１３１，
１４２１及び金メッキ膜を形成する。また，上記導体回
路１２４，１１９上には，レジスト膜３を被覆する。そ
の後，第２絶縁基材１２における，前記電子部品搭載用
凹部１０の上方の蓋部１２５を打抜き，開口させる。上
記のごとく，本例によれば，導体回路形成時には，上記
ブラインド・バイア・ホール１１１及びスルーホール１
４内のＣｕメッキ膜１１２，１４１は，既にＮｉメッキ
膜１１３，１４２により被覆されているので，上記銅メ
ッキ膜１１２，１４１が腐食除去されることがない。ま
た，該ブラインド・バイア・ホール１１１は，その上方
が第２絶縁基材１２によって塞がれる。そのため，第２
絶縁基材１２の上層１２２には，高密度導体回路１２３
が形成できる。また，上記ノンフロープリプレグ接着層
１３には，空隙部１３１を設けており，該ノンフロープ
リプレグ接着層１３からその周辺部には樹脂が流出しな
い。それ故，上記電子部品搭載用凹部１０及びその周辺
部の接続用端子部１０は，従来のごとく，プリプレグよ
り流出した樹脂により被覆されることがない。したがっ
て，本例によれば，実施例１に示した，優れた多層電子
回路基板を容易に得ることができる。
【図１】実施例１の多層電子回路基板の断面図，
【図２】実施例２の多層電子回路基板の製造方法の工程
説明図，
説明図，
【図３】実施例２の多層電子回路基板の製造方法の工程
説明図，
説明図，
【図４】実施例２の多層電子回路基板の製造方法の工程
説明図，
説明図，
【図５】従来の多層電子回路基板の断面図，
【図６】従来の他の多層電子回路基板の断面図，
【符号の説明】 １．．．多層電子回路基板， １０．．．電子部品搭載用凹部， １０１．．．接続用端子部， １１．．．第１絶縁基材， １１１．．．ブラインド・バイア・ホール， １１２．．．Ｃｕメッキ膜， １１３．．．Ｎｉメッキ膜， １１４，１１５，１２１，１４１．．．Ｃｕメッキ膜， １１６，１１８．．．上層， １１９．．．下層， １３．．．ノンフロープリプレグ接着層， １３１．．．空隙部， １４．．．スルーホール， １４１．．．Ｃｕメッキ膜， １４２．．．Ｎｉメッキ膜，
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/46
Claims (2)
- 【請求項１】第１絶縁基材と第２絶縁基材とをノンフロ
ープリプレグ接着層を介して接合してなると共に，該第
１絶縁基材にはその上層と下層とを電気的に接続するＣ
ｕメッキ膜を設けたブラインド・バイア・ホールを有
し，該ブラインド・バイア・ホールのＣｕメッキ膜上に
は更にＮｉメッキ膜を被覆してなることを特徴とする多
層電子回路基板。 - 【請求項２】ブラインド・バイア・ホール形成用の貫通
孔を有する第１絶縁基材を準備し，該第１絶縁基材の全
面にＣｕメッキ膜を形成した後，第２絶縁基材を接合す
べき表面側のみに導体回路と接続用端子部を形成し，次
いで，上記貫通穴内のＣｕメッキ膜表面にＮｉメッキ膜
を形成し，次いで，上記第１絶縁基材の上に，該第１絶
縁基材の電子部品搭載用凹部及びその周辺部に設けた接
続用端子部を除いて，ノンフロープリプレグ接着層を介
して第２絶縁基材を圧着接合し，しかる後，上記第２絶
縁基材の上層と第１絶縁基材の下層とに導体回路を形成
することを特徴とする多層電子回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3086175A JP2874379B2 (ja) | 1991-03-25 | 1991-03-25 | 多層電子回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3086175A JP2874379B2 (ja) | 1991-03-25 | 1991-03-25 | 多層電子回路基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04296093A JPH04296093A (ja) | 1992-10-20 |
| JP2874379B2 true JP2874379B2 (ja) | 1999-03-24 |
Family
ID=13879425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3086175A Expired - Fee Related JP2874379B2 (ja) | 1991-03-25 | 1991-03-25 | 多層電子回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874379B2 (ja) |
-
1991
- 1991-03-25 JP JP3086175A patent/JP2874379B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04296093A (ja) | 1992-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6140707A (en) | Laminated integrated circuit package | |
| US5599747A (en) | Method of making circuitized substrate | |
| US5357674A (en) | Method of manufacturing a printed circuit board | |
| US5229550A (en) | Encapsulated circuitized power core alignment and lamination | |
| JPH09321408A (ja) | 電子回路基板の高密度実装構造 | |
| JP3382482B2 (ja) | 半導体パッケージ用回路基板の製造方法 | |
| US6009620A (en) | Method of making a printed circuit board having filled holes | |
| US6221694B1 (en) | Method of making a circuitized substrate with an aperture | |
| JP2002313996A (ja) | 半導体パッケージ用基板およびその製造方法 | |
| JP2784522B2 (ja) | 電子部品搭載用基板及びその製造法 | |
| KR100393271B1 (ko) | 다층 전자부품탑재용 기판의 제조 방법 | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| US6225028B1 (en) | Method of making an enhanced organic chip carrier package | |
| JP2874379B2 (ja) | 多層電子回路基板及びその製造方法 | |
| JPH07302859A (ja) | 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法 | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JPH0799391A (ja) | 電子部品搭載用多層基板の製造方法 | |
| JP3373084B2 (ja) | 半導体パッケージ | |
| JP2784525B2 (ja) | 電子部品搭載用基板 | |
| JP2784521B2 (ja) | 多層電子部品塔載用基板及びその製造法 | |
| JP2787230B2 (ja) | 電子部品塔載用基板 | |
| JPH05235498A (ja) | 突起電極付プリント回路基板および接合方法 | |
| JPH05226839A (ja) | 多層電子部品搭載用基板の製造方法 | |
| JPH0982832A (ja) | 半導体パッケージの製造方法 | |
| JPH05259376A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |