JP2866418B2 - メモリカード - Google Patents

メモリカード

Info

Publication number
JP2866418B2
JP2866418B2 JP1343952A JP34395289A JP2866418B2 JP 2866418 B2 JP2866418 B2 JP 2866418B2 JP 1343952 A JP1343952 A JP 1343952A JP 34395289 A JP34395289 A JP 34395289A JP 2866418 B2 JP2866418 B2 JP 2866418B2
Authority
JP
Japan
Prior art keywords
control signal
power supply
output
signal line
external power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1343952A
Other languages
English (en)
Other versions
JPH03201149A (ja
Inventor
浩之 横山
隆久 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Plastics Inc
Original Assignee
Mitsubishi Plastics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Plastics Inc filed Critical Mitsubishi Plastics Inc
Priority to JP1343952A priority Critical patent/JP2866418B2/ja
Publication of JPH03201149A publication Critical patent/JPH03201149A/ja
Application granted granted Critical
Publication of JP2866418B2 publication Critical patent/JP2866418B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体メモリを内蔵したメモリカードに関
し、とくにデータ保存用電源を内蔵した読み書き可能な
メモリカードに関する。
(従来技術およびその課題) 従来のメモリカードは第3図に示すように、読み書き
可能な半導体メモリ(以下RAMという)1は入出力信号
用端子列2と、アドレスバス3とデータバス4とで接続
されており、また入出力信号用端子列2からの出力制御
信号線5と書き込み制御信号線6とは、双方向バッファ
7および制御回路8を介して接続されている。
双方向バッファ7は外部電源接続線9の電圧レベルが
正常になるまで、入出力信号用端子列2および制御回路
8に接地レベルを出力し、正常電圧になると外部電源電
圧検出回路10により、開口部電源電圧検出信号11が出力
され、双方向バッファ7は接地レベル出力から、入出力
信号用端子列2からの入力に切り換わる。なお、外部電
源とデータ保存用電源12とを切り換えるための切り換え
回路13を内蔵しているため、RAM1は外部からの電源供給
がなくてもデータを保存することができる。
制御回路8は、入出力信号用端子列2からの出力制御
信号線5と書き込み制御信号線6の各制御信号が共に動
作可能レベルのときに、RAM1への書き込み制御信号14が
動作不可能レベルを出力して、RAM1内の保持データが変
化するのを防止しているが、これにもかかわらず、外部
電源印加初期において、RAM1の保持データガ変化するこ
という現象が生じた。
この原因を種々究明した結果、制御回路8は入出力信
号用端子列2からの出力制御信号線5が動作不可能レベ
ルで、書き込み制御信号線6が動作可能レベルのとき
に、RAM1への書き込み制御信号14が動作可能レベルを出
力するため、外部電源印加初期において、第4図に示す
ように、外部電源電圧Vccが所定の電圧、例えば4.2Vと
なった時点で出力制御信号線5の信号OEおよび書き込み
制御信号線6の信号WEの電位が上昇し始めるが、A−B
の時間領域では出力制御信号線5の信号OEが動作不可能
レベル(2.2V以上)で書き込み制御信号線6の信号WEが
動作可能レベル(2.2V以下)となり、RAM1への書き込み
制御信号14が動作可能レベルを出力する。このため、RA
M1への書き込み制御信号14が動作可能レベルとなって、
RAM1へのデータが変化するという恐れがあることを見出
した。
(課題を解決するための手段) 本発明は、上記従来の点に鑑みなされたものであっ
て、少なくとも読み書き可能な半導体メモリと、データ
保持用電源と、外部電源電圧検出回路と、双方向バッフ
ァと、入出力信号用端子列を有するメモリカードにおい
て、入出力信号用端子列からの出力制御信号線と外部電
源接続線間および書き込み制御信号線と外部電源接続線
間にそれぞれ抵抗を接続すると共に、上記出力制御信号
線間の抵抗の抵抗値が書き込み制御信号線間の抵抗の抵
抗値より大きくすることにより、外部電源印加初期、制
御回路の入力部において、入出力信号用端子列からの出
力制御信号が動作不可能レベルになるより早く、書き込
み制御信号が動作不可能レベルとなるようにして、RAM1
内に保持されたデータが変化するのを防止したメモリカ
ードに関する。
(実施例) 以下、本発明を第1〜2図に示す実施例に基づいて説
明する。
第1図は本発明のメモリカードのブロック図、第2図
は本発明のメモリカードの動作を示す説明図であって、
第3〜4図に示す従来のメモリカードと共通の箇所は同
一の符号を使用する。
第1図に示すように、本発明のメモリカードは入出力
信号用端子列2からの出力制御信号線5と外部電源接続
線9間および書き込み制御信号線6と外部電源接続線9
間に抵抗R1、R2をそれぞれ接続すると共に、上記出力制
御信号線間の抵抗R1の抵抗値が書き込み制御信号線間の
抵抗R2の抵抗値より大きくした点に特徴がある。出力制
御信号線間の抵抗R1の抵抗値としては、100KΩとし、ま
た書き込み制御信号線間の抵抗R2の抵抗値としては10K
Ωとすれば良い。
第2図は本発明のメモリカードの動作を示す説明図で
あって、外部電源Vccが印加されて電位が上昇し、例え
ば、4.2Vとなると出力制御信号線5の制御信号OEおよび
書き込み制御信号線6の制御信号WEの電位が上昇し始め
るが、出力制御信号5と外部電源接続線9間の抵抗R1
抵抗値が書き込み制御信号線6と外部電源接続線9間の
抵抗R2の抵抗値より大きいため、出力制御信号線5の制
御信号OEの電位の上昇が書き込み制御信号線6の制御信
号WEの上昇より遅くなり、そのため出力制御信号線5の
制御信号OEが動作不可能レベル(2.2V)になるより早く
書き込み制御信号線6の制御信号WEが動作不可能レベル
(2.2V)になる。つまり、出力制御信号線5が動作不可
能レベルで、書き込み制御信号線6が動作可能レベルと
なることがない。したがって、外部電源印加初期、RAM1
への書き込み制御信号線14の制御信号が動作可能レベル
を出力することがないので、RAM1内のデータが変化する
のを防ぐことができるのである。なお、15はRAM1への出
力制御信号線である。
(発明の効果) 以上の通り、本発明によれば、入出力信号用端子列か
らの出力制御信号線と外部電源接続線間および書き込み
制御信号線と外部電源接続線間にそれぞれ抵抗を接続す
ると共に、上記出力制御信号線間の抵抗の抵抗値が書き
込み制御信号線間の抵抗の抵抗値より大きくすることに
より、外部電源印加初期に、入出力信号用端子列からの
出力制御信号の電位の上昇より遅くなり、そのため出力
制御信号が動作不可能レベルになるより早く書き込み制
御信号線が動作不可能レベルになる。つまり、出力制御
信号線が動作不可能レベルで、書き込み制御信号線が動
作可能レベルとなることがない。したがって、外部電源
印加初期、RAMへの書き込み制御信号線が動作可能レベ
ルを出力することがないので、RAM内のデータが変化す
るのを防ぐことができる当の利点を有する。
【図面の簡単な説明】
第1図は本発明のメモリカードのブロック図、第2図は
本発明のメモリカードの動作を示す説明図、第3図は従
来のメモリカードのブロック図、第4図は従来のメモリ
カードの動作を示す説明図である。 図中、R1、R2は抵抗、1はRAM、2は入出力信号用端子
列、3はアドレスバス、4はデータバス、5は入出力用
端子列からの出力制御信号線、6は入出力用端子列から
の書き込み制御信号線、7は双方向バッファ、8は制御
回路、9は外部電源接続線、10は外部電源検出回路、11
は外部電源電圧検出信号線、12はデータ保存用電源、13
は外部電源とデータ保存用電源との切り換え回路、14は
RAMへの書き込み制御信号線、15はRAMへの出力制御信号
線である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】少なくとも読み書き可能な半導体メモリ
    と、データ保持用電源と、外部電源電圧検出回路と、双
    方向バッファと、入出力信号用端子列を有するメモリカ
    ードにおいて、入出力信号用端子列からの出力制御信号
    線と外部電源接続線間および書き込み制御信号線と外部
    電源接続線間にそれぞれ抵抗を接続すると共に、上記出
    力制御信号線間の抵抗の抵抗値が書き込み制御信号線間
    の抵抗の抵抗値より大きいことを特徴とするメモリカー
    ド。
JP1343952A 1989-12-28 1989-12-28 メモリカード Expired - Fee Related JP2866418B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1343952A JP2866418B2 (ja) 1989-12-28 1989-12-28 メモリカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1343952A JP2866418B2 (ja) 1989-12-28 1989-12-28 メモリカード

Publications (2)

Publication Number Publication Date
JPH03201149A JPH03201149A (ja) 1991-09-03
JP2866418B2 true JP2866418B2 (ja) 1999-03-08

Family

ID=18365506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1343952A Expired - Fee Related JP2866418B2 (ja) 1989-12-28 1989-12-28 メモリカード

Country Status (1)

Country Link
JP (1) JP2866418B2 (ja)

Also Published As

Publication number Publication date
JPH03201149A (ja) 1991-09-03

Similar Documents

Publication Publication Date Title
JPH05290581A (ja) プレチャージ用出力ドライバ回路
JPS6118838B2 (ja)
US4069475A (en) MOS Dynamic random access memory having an improved sense and restore circuit
JPH0514358B2 (ja)
US5577195A (en) Semiconductor data storage device with means for protecting data upon external power supply connection and disconnection
US6809970B2 (en) Input stage apparatus and method having a variable reference voltage
EP0074206B1 (en) Semiconductor memory device
JPH0114739B2 (ja)
JP2866418B2 (ja) メモリカード
US5260901A (en) Output circuit of semiconductor memory device
JPS62291788A (ja) メモリ回路
EP0096896B1 (en) Signal transmitting circuit
JPH0223959B2 (ja)
JP3184118B2 (ja) 半導体記憶装置
JP2813223B2 (ja) 半導体記憶装置
JPH03201148A (ja) メモリカード
JPS583186A (ja) スタティック半導体メモリ
JPH04331506A (ja) パルス発生器
JPH0430720Y2 (ja)
JPH08227578A (ja) メモリモジュール
RU1791849C (ru) Элемент пам ти
JPH0561714B2 (ja)
JPH0334195A (ja) 半導体記憶装置
JP2754603B2 (ja) メモリデータ出力回路
JPS6315620B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees