JP2863461B2 - 走査装置 - Google Patents
走査装置Info
- Publication number
- JP2863461B2 JP2863461B2 JP7141511A JP14151195A JP2863461B2 JP 2863461 B2 JP2863461 B2 JP 2863461B2 JP 7141511 A JP7141511 A JP 7141511A JP 14151195 A JP14151195 A JP 14151195A JP 2863461 B2 JP2863461 B2 JP 2863461B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion element
- scanning
- scanning direction
- pixels
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は，たとえばファクシミ
リ等において画像の記録または読取を行うための走査装
置に関する。 【０００２】 【従来の技術】図６は，たとえばファクシミリにおいて
画像の記録を行うために実施されている走査方法の従来
例を示す。 【０００３】同図に示す走査方法では，画素の記録を行
う変換素子が副走査方向Ｙにｌ個配列された走査子を使
い，この走査子Ａの位置を主走査方向Ｘに１画素幅ｐの
ピッチで移動させながら各ピッチごとに変換素子に画素
の記録を行わせる。 【０００４】これにより，各移動ピッチごとにｌ個ずつ
の画素が記録される。主走査方向Ｘの画素数がｎ個なら
ば，その主走査方向Ｘの走査を１回行うごとにｌ×ｎの
画素Ｐ１１〜Ｐｌ１，Ｐ１２〜Ｐｌ２，Ｐ１３〜Ｐｌ
３，…，Ｐ１n-1〜Ｐｌn-1，Ｐ１ｎ〜Ｐｌｎが記録され
る。つまり，主走査方向Ｘの走査を１回行うごとにｌラ
イン分の画像が記録される。したがって，主走査方向Ｘ
の走査を１回行うごとに，記録媒体の位置を副走査方向
Ｙにｌライン分移動させることを繰り返すことによっ
て，二次元の画像を記録して行くことができる。 【０００５】 【発明が解決しようとする課題】しかし，かかる構成に
よれば，主走査方向Ｘの解像度および走査速度を高める
ことが難しいという問題点があった。 【０００６】上述の問題は以下の理由で生じる。すなわ
ち，主走査方向Ｘの解像度は走査子の移動精度に依存す
る。解像度を高めるためには，画素の記録または読取り
を密に行わせる必要がある。このためには，走査子Ａの
主走査方向Ｘの移動ピッチを小さくしなければならな
い。ところが，移動ピッチを小さくすることは，走査子
Ａを駆動する機構の精度によって制限される。たとえ
ば，この種の駆動機構にはリニアモータが使われている
が，このリニアモータで可能な最小移動ピッチはせいぜ
い１００μｍ程度である。したがって，これ以上の高解
像度を得ることは困難である。なお，移動ピッチを小さ
くするだけならば，たとえばロータリー式のステッピン
グモータなどを使えば可能になるが，その代わりに，移
動速度は著しく低下し，機構は非常に複雑になるなど，
別の問題が生じる。 【０００７】また，走査速度を高めるためには，副走査
方向Ｙに配列する変換素子の数ｌを多くして，走査子Ａ
が主走査方向Ｘを１回移動するごとに走査されるライン
数ｌを多くすることが考えられる。しかし，この種の走
査方法では，画素の記録または読取りの順序とが異な
る。たとえば，第６図に示した例では，画素の記録は，
Ｐ１１〜Ｐｌ１，Ｐ１２〜Ｐｌ２，…，Ｐ１ｎ〜Ｐｌｎ
の順で行われるが，画素信号の入力は，Ｐ１１〜Ｐｌ
１，Ｐ２１〜Ｐ２ｎ，…，Ｐｌ１〜Ｐｌｎの順で行われ
る。このため，その順序の入れ替えのために，一度に走
査されるライン数ｌに主走査方向Ｘの画素数ｎを乗じた
数（ｌ×ｎ）の記憶容量をもつバッファメモリが必要と
なる。したがって，走査速度を高めるために副走査方向
Ｙに配列される変換素子数ｌを多くすると，上記バッフ
ァメモリの容量を大幅に増大させなければならなくな
る，という困難がともなう。 【０００８】そのほか，上述の問題を解決する手段とし
て，多数の変換素子を副走査方向Ｙと主走査方向Ｘにマ
トリックス状に密に配列することが考えられる。しか
し，この方法では，たとえば熱記録素子などでは，個々
の素子からそれぞれに引き出されるリード配線のスペー
スが確保しにくくなるといった問題が生じる。 【０００９】この発明は，上述の問題点に鑑みてなされ
たもので，機構の複雑化やバッファメモリの容量増など
の困難をともなうことなく，また変換素子の種類を限定
することなく，解像度および走査速度の向上を可能にす
る走査装置を提供することを目的とする。 【００１０】 【課題を解決するための手段】本発明は上述の問題点を
解決するために、画素の走査を行う変換素子を副走査方
向にＫ個（Ｋは２以上）配列してなる変換素子群列がＭ
列（Ｍは２以上の整数）設けられ、且つ主走査方向にＭ
画素分の幅をもつ領域が主走査方向にＮ面（ＮはＭ以上
の整数）連続して配列した長さを有し、前記Ｎ面の中の
任意のＭ面の領域内に前記変換素子群列が１列ずつ振り
分けられて配置されているとともに、各変換素子群列が
互いに隣接せず、かつ各領域内における前記変換素子群
列の主走査方向への配置位置が、領域毎に異ならせて配
置された走査子と、この走査子をＭ画素幅のピッチで主
走査方向に相対的に移動させる駆動機構手段とを備えた
ことを特徴とする。 【００１１】 【作用】本発明は、上記構成により、走査密度を低下さ
せずに、走査子の移動にピッチだけを複数画素幅に拡大
することが簡単に行えるようになる。これとともに、移
動ピッチが大きくなることによって、走査速度も高めら
れるようになる。 【００１２】また、上記構成によれば、副走査方向に配
列される変換素子の数を増やさなくても解像度と走査速
度を高めることができるので、画素信号の入出力順と画
素の走査順を入替えるためのバッファメモリの容量を増
設しなくても済む。 【００１３】さらに、上記構成により、少なくとも３列
以上の変換素子群が互いに隣接して並ぶことは避けられ
る。したがって、熱記録素子などにおいて、個々の素子
からそれぞれに引き出される配線のスペースも容易に確
保することができる。 【００１４】以上のようにして、機構の複雑化やバッフ
ァメモリの容量増などの困難をともなうことなく、ま
た、変換素子の種類を限定されることなく、解像度およ
び走査速度を高めることが可能になる。 【００１５】 【実施例】図１（ａ）（ｂ）はこの発明の一実施例によ
る走査装置の概要を示す。 【００１６】同図（ａ）はファクシミリ等の画像記録部
に使われる走査子Ａを示す。図中の実線で示す小円はそ
れぞれ変換素子Ｃを示し，破線で示す小円はそれぞれ１
画素分のスペースを示す。 【００１７】走査子Ａには，画素の記録を行う変換素子
Ｃが，次のように配設されている。すなわち，画素の記
録または読取りを行う変換素子Ｃが副走査方向ＹにＫ個
（Ｋは１以上の整数）配列されてなる変換素子群Ｂ１，
Ｂ２がＭ列（Ｍは２以上の整数）設けられる一方，主走
査方向ＸにＭ画素分の幅をもつ領域Ｒ１，Ｒ２が主走査
方向ＸにＮ面（ＮはＭ以上の整数）連続して形成されて
いる。このＮ面の中の任意のＭ面の領域Ｒ１，Ｒ２内に
上記変換素子群Ｂ１，Ｂ２が１列ずつ振り分けられて配
置されている。これとともに，各領域Ｒ１，Ｒ２内にお
ける変換素子群Ｂ１，Ｂ２の主走査方向Ｘへの配置位置
が領域Ｒ１，Ｒ２ごとに異ならせられている。なお，変
換素子Ｃとしては，たとえば熱記録素子が使用される。 【００１８】以上のような走査子ＡをＭ画素幅のピッチ
で主走査方向Ｘに相対移動させながら各ピッチごとに上
記Ｍ列の変換素子群Ｍ１，Ｂ２に画素の記録または読取
りを行わせる。 【００１９】ここで，この実施例ではＫが３，Ｍが２，
Ｎが２にそれぞれ設定されている。したがって，各変換
素子群Ｂ１，Ｂ２はそれぞれ３個ずつの変換素子Ｃが副
走査方向Ｙに配列されいている（Ｋ＝３）。この変換素
子群Ｂ１，Ｂ２は２列設けられている（Ｍ＝２）。領域
Ｒ１，Ｒ２は２面設けられている（Ｎ＝２）。各領域Ｂ
１，Ｂ２はそれぞれ２画素分の幅２ｐをもっている（Ｍ
＝２）。 【００２０】また，第１列目の変換素子群Ｂ１は第１の
領域Ｒ１内の第１列目に配置されている。第２の変換素
子群Ｂ２は，第１の領域Ｒ１内における変換素子Ｂ１の
配置位置とは異なる位置，すなわち第２の領域Ｒ２内の
第２列目に配置されている。 【００２１】同図（ｂ）は上記走査子Ａによる走査動作
を時刻Ｔ１，Ｔ２，Ｔ３，Ｔ４，…の順に分けて示す。
各時刻Ｔ１，Ｔ２，Ｔ３，Ｔ４，…の時間間隔はそれぞ
れ，上記走査子Ａの移動が１回行われるごとの時間間隔
に相当している。また，図中の実線で示す小円は各変換
素子Ｃの実位置を示し，破線で示す小円は各変換素子Ｃ
による記録の跡を示す。 【００２２】同図（ｂ）において，時刻Ｔ１のときに
は、第２領域Ｒ２内の変換素子群Ｂ２が２列目の記録位
置にて記録を行う。このとき，第１領域Ｒ１内の変換素
子群Ｂ１は列外に位置している。 【００２３】時刻がＴ１からＴ２に通過する間に走査子
Ａは１回移動させられる。この１回の移動によって，走
査子Ａは主走査方向Ｘに２画素幅２ｐだけ移動させられ
る 時刻Ｔ２になると、第１領域Ｒ１内の変換素子群Ｂ１が
第１列目の記録位置にて記録を行う。これと同時に，第
２領域Ｒ２内の変換素子群Ｂ２が，前回（Ｔ１）の記録
位置よりも２画素幅２ｐ先の４列目の記録位置にて記録
を行う。 【００２４】時刻Ｔ３になると，第１領域Ｒ１内の変換
素子群Ｂ１が前回（Ｔ２）の記録位置よりも２画素幅２
ｐ先の３列目の記録位置にて記録を行う。これと同時
に、第２領域Ｒ２内の変換素子群Ｂ２が、前回（Ｔ２）
の記録位置よりも２画素幅２ｐ先の６列目の記録位置に
て記録を行う。 【００２５】さらに、時刻Ｔ４になると、前回と同様
に、各領域Ｒ１，Ｒ２内の変換素子群Ｂ１，Ｂ２はそれ
ぞれ、前回よりも２画素幅２ｐ先の５列目と８列目の記
録位置にて記録を行う。 【００２６】このように、走査子Ａの方は１回に２画素
幅２ｐのピッチで移動させられるが、記録の方は結果的
に１画素幅ずつ詰めて行われる。つまり、記録密度を低
下させずに、走査子Ａの移動ピッチだけが１画素幅の間
隔から２画素分の幅に拡大されている。これによって、
機構の複雑化をともなうことなく、解像度を高めること
が簡単に行えるようになる。これとともに、移動ピッチ
が拡大されることによって、走査速度も高められるよう
になる。 【００２７】また、上述の構成によれば、副走査方向Ｙ
に配列される変換素子Ｃの数を増やさなくても解像度と
走査速度を高めることができるので、画素新郷の入出力
順と画素の記録順を入れ替えるためのバッファメモリの
容量を増設しなくても済む。 【００２８】さらに、上述の構成によれば、それぞれに
Ｍ画素分の幅をもつＭ面の領域Ｒ１，Ｒ２内に上記変換
素子郡Ｂ１，Ｂ２が１列ずつ振分けられて配置されるの
で、少なくとも３列以上の変換素子群が互いに隣接して
並ぶことは避けられる。したがって、たとえば熱記録素
子などにおいては、個々の素子からそれぞれに引き出さ
れる配線のスペースも容易に確保することができる。 【００２９】以上のようにして、機構の複雑化やバッフ
ァメモリの容量増などの困難をともなうことなく、ま
た、変換素子Ｃの種類を限定されることなく、解像度お
よび走査速度を高めることなく、解像度および走査速度
を高めることが可能になる。 【００３０】図２（ａ）（ｂ）はこの発明の第２の実施
例による走査装置の概要を示す。上述した実施例の場合
と同様、同図（ａ）は走査子Ａを示し、同図（ｂ）はそ
の走査子Ａによる走査動作を時刻Ｔ１，Ｔ２，Ｔ３，…
の順に分けて示す。 【００３１】上述した実施例との相違点を示すと、この
第２の実施例では、上記ＭとＮが３に設定されている。
したがって、領域Ｒ１，Ｒ２，Ｒ３は３面設けられてい
る。各領域Ｒ１，Ｒ２，Ｒ３内における変換素子群Ｂ
１，Ｂ２，Ｂ３の配置位置は、上述の実施例と同様、領
域ごとにそれぞれ異なっている。すなわち、最初の変換
素子群Ｂ１は領域Ｒ１の第１列目、次の変換素子群Ｂ２
は領域Ｒ２の第２列目、３番目の変換素子群Ｂ３は領域
Ｒ３の第３列目に配置されている。これにともない、走
査子Ａの移動は３画素幅３ｐのピッチで行われる。 【００３２】図３（ａ）（ｂ）はこの発明の第３の実施
例による走査装置の概要を示す。同図においても、
（ａ）は走査子Ａを示し、（ｂ）はその走査子Ａによる
走査動作を時刻Ｔ１，Ｔ２，Ｔ３，…の順に分けて示
す。 【００３３】この第３の実施例では、上記ＭとＮは第２
の実施例と同じ（Ｍ＝３，Ｎ＝３）であるが、各領域Ｒ
１，Ｒ２，Ｒ３内における変換素子群Ｂ１，Ｂ２，Ｂ３
の配置状態が異なっている。すなわち、この実施例で
は、最初の変換素子群Ｂ１は領域Ｒ１の第２列目、次の
変換素子群Ｂ２は領域Ｒ２の第１列目、３番目の変換素
子群Ｂ３は領域Ｒ３の第３列目に配置されている。この
ような配置状態でも、走査子Ａを３画素幅３ｐのピッチ
で移動させながら、１画素幅ずつの密度で記録を行うこ
とができる。 【００３４】図４（ａ）（ｂ）はこの発明の第４の実施
例による走査装置の概要を示す。同図においても、
（ａ）は走査子Ａを示し、（ｂ）はその走査子Ａによる
走査動作を時刻Ｔ１，Ｔ２，Ｔ３，…の順に分けて示
す。 【００３５】この第４の実施例では、最初の変換素子群
Ｂ１は領域Ｒ１の第３列目、次の変換素子群Ｂ２は領域
Ｒ２の第１列目、３番目の変換素子群Ｂ３は領域Ｒ３の
第２列目に配置されている。この場合も、走査子Ａを３
画素幅３ｐのピッチで移動させながら、１画素幅ずつの
密度で記録を行うことができる。 【００３６】図５（ａ）（ｂ）はこの発明の第５の実施
例による走査装置の概要を示す。同図においても、
（ａ）は走査子Ａを示し、（ｂ）はその走査子Ａによる
走査動作を時刻Ｔ１，Ｔ２，Ｔ３，Ｔ４，…の順に分け
て示す。 【００３７】この第５の実施例では、上記Ｍは３に設定
されているが、上記Ｎはそれよりも多い４に設定されて
いる。したがって、領域Ｒ１，Ｒ２，Ｒ３，Ｒ４は４面
設けられている。この４面の中から任意に選ばれた３面
の領域Ｒ１，Ｒ２，Ｒ４に変換素子群Ｂ１，Ｂ２，Ｂ３
が１列ずつ振り分けられて配置されている。すなわち、
第１番目の領域Ｒ１の第１列目、第２番目の領域Ｒ２の
第２列目、第４番目の領域Ｒ４の第３列目にそれぞれ変
換素子群Ｂ１，Ｂ２，Ｂ３が振り分けられて配置されて
いるが、第３の領域Ｒ３は空席のままとなっている。 【００３８】一方、走査子Ａの移動は３画素３ｐのピッ
チで行われている。このような配置状態でも、走査子Ａ
を３画素幅３ｐのピッチで移動させながら、１画素幅ず
つの密度で記録を行うことができる。 【００３９】なお、上述した実施例では、変換素子Ｃが
感熱素子などの記録素子であったが、たとえばフォトダ
イオードあるいはＣＣＤ（電荷結合素子）などの読取素
子とした場合にも同様の効果が得られる。 【００４０】 【発明の効果】以上の説明から明らかなように、この発
明は、走査子として副走査方向にＫ個（Ｋは２以上）配
列してなる変換素子群をＭ列（Ｍは２以上の整数）設
け、且つ主走査方向にＭ画素分の幅を持つ領域が主走査
方向にＮ面（ＮはＭ以上の整数）連続して配列し、この
Ｎ面の中にＭ面の領域内に前期変換素子群が１列ずつ振
り分けられて配置されているとともに、各領域内におけ
る変換素子群の主走査方向への配置位置を領域毎になら
せ、Ｍ画素幅のピッチで主走査方向に相対的に移動させ
るようにしたので、走査密度を低下させずに、走査子の
移動ピッチだけを複数画素幅に拡大することができ、こ
れによって、機構の複雑化やバッファメモリの容量増な
どの困難をともなうことなく、また、変換素子の種類を
限定されることなく、解像度および走査速度を高めるこ
とが可能になるという優れた効果を有するものである。
リ等において画像の記録または読取を行うための走査装
置に関する。 【０００２】 【従来の技術】図６は，たとえばファクシミリにおいて
画像の記録を行うために実施されている走査方法の従来
例を示す。 【０００３】同図に示す走査方法では，画素の記録を行
う変換素子が副走査方向Ｙにｌ個配列された走査子を使
い，この走査子Ａの位置を主走査方向Ｘに１画素幅ｐの
ピッチで移動させながら各ピッチごとに変換素子に画素
の記録を行わせる。 【０００４】これにより，各移動ピッチごとにｌ個ずつ
の画素が記録される。主走査方向Ｘの画素数がｎ個なら
ば，その主走査方向Ｘの走査を１回行うごとにｌ×ｎの
画素Ｐ１１〜Ｐｌ１，Ｐ１２〜Ｐｌ２，Ｐ１３〜Ｐｌ
３，…，Ｐ１n-1〜Ｐｌn-1，Ｐ１ｎ〜Ｐｌｎが記録され
る。つまり，主走査方向Ｘの走査を１回行うごとにｌラ
イン分の画像が記録される。したがって，主走査方向Ｘ
の走査を１回行うごとに，記録媒体の位置を副走査方向
Ｙにｌライン分移動させることを繰り返すことによっ
て，二次元の画像を記録して行くことができる。 【０００５】 【発明が解決しようとする課題】しかし，かかる構成に
よれば，主走査方向Ｘの解像度および走査速度を高める
ことが難しいという問題点があった。 【０００６】上述の問題は以下の理由で生じる。すなわ
ち，主走査方向Ｘの解像度は走査子の移動精度に依存す
る。解像度を高めるためには，画素の記録または読取り
を密に行わせる必要がある。このためには，走査子Ａの
主走査方向Ｘの移動ピッチを小さくしなければならな
い。ところが，移動ピッチを小さくすることは，走査子
Ａを駆動する機構の精度によって制限される。たとえ
ば，この種の駆動機構にはリニアモータが使われている
が，このリニアモータで可能な最小移動ピッチはせいぜ
い１００μｍ程度である。したがって，これ以上の高解
像度を得ることは困難である。なお，移動ピッチを小さ
くするだけならば，たとえばロータリー式のステッピン
グモータなどを使えば可能になるが，その代わりに，移
動速度は著しく低下し，機構は非常に複雑になるなど，
別の問題が生じる。 【０００７】また，走査速度を高めるためには，副走査
方向Ｙに配列する変換素子の数ｌを多くして，走査子Ａ
が主走査方向Ｘを１回移動するごとに走査されるライン
数ｌを多くすることが考えられる。しかし，この種の走
査方法では，画素の記録または読取りの順序とが異な
る。たとえば，第６図に示した例では，画素の記録は，
Ｐ１１〜Ｐｌ１，Ｐ１２〜Ｐｌ２，…，Ｐ１ｎ〜Ｐｌｎ
の順で行われるが，画素信号の入力は，Ｐ１１〜Ｐｌ
１，Ｐ２１〜Ｐ２ｎ，…，Ｐｌ１〜Ｐｌｎの順で行われ
る。このため，その順序の入れ替えのために，一度に走
査されるライン数ｌに主走査方向Ｘの画素数ｎを乗じた
数（ｌ×ｎ）の記憶容量をもつバッファメモリが必要と
なる。したがって，走査速度を高めるために副走査方向
Ｙに配列される変換素子数ｌを多くすると，上記バッフ
ァメモリの容量を大幅に増大させなければならなくな
る，という困難がともなう。 【０００８】そのほか，上述の問題を解決する手段とし
て，多数の変換素子を副走査方向Ｙと主走査方向Ｘにマ
トリックス状に密に配列することが考えられる。しか
し，この方法では，たとえば熱記録素子などでは，個々
の素子からそれぞれに引き出されるリード配線のスペー
スが確保しにくくなるといった問題が生じる。 【０００９】この発明は，上述の問題点に鑑みてなされ
たもので，機構の複雑化やバッファメモリの容量増など
の困難をともなうことなく，また変換素子の種類を限定
することなく，解像度および走査速度の向上を可能にす
る走査装置を提供することを目的とする。 【００１０】 【課題を解決するための手段】本発明は上述の問題点を
解決するために、画素の走査を行う変換素子を副走査方
向にＫ個（Ｋは２以上）配列してなる変換素子群列がＭ
列（Ｍは２以上の整数）設けられ、且つ主走査方向にＭ
画素分の幅をもつ領域が主走査方向にＮ面（ＮはＭ以上
の整数）連続して配列した長さを有し、前記Ｎ面の中の
任意のＭ面の領域内に前記変換素子群列が１列ずつ振り
分けられて配置されているとともに、各変換素子群列が
互いに隣接せず、かつ各領域内における前記変換素子群
列の主走査方向への配置位置が、領域毎に異ならせて配
置された走査子と、この走査子をＭ画素幅のピッチで主
走査方向に相対的に移動させる駆動機構手段とを備えた
ことを特徴とする。 【００１１】 【作用】本発明は、上記構成により、走査密度を低下さ
せずに、走査子の移動にピッチだけを複数画素幅に拡大
することが簡単に行えるようになる。これとともに、移
動ピッチが大きくなることによって、走査速度も高めら
れるようになる。 【００１２】また、上記構成によれば、副走査方向に配
列される変換素子の数を増やさなくても解像度と走査速
度を高めることができるので、画素信号の入出力順と画
素の走査順を入替えるためのバッファメモリの容量を増
設しなくても済む。 【００１３】さらに、上記構成により、少なくとも３列
以上の変換素子群が互いに隣接して並ぶことは避けられ
る。したがって、熱記録素子などにおいて、個々の素子
からそれぞれに引き出される配線のスペースも容易に確
保することができる。 【００１４】以上のようにして、機構の複雑化やバッフ
ァメモリの容量増などの困難をともなうことなく、ま
た、変換素子の種類を限定されることなく、解像度およ
び走査速度を高めることが可能になる。 【００１５】 【実施例】図１（ａ）（ｂ）はこの発明の一実施例によ
る走査装置の概要を示す。 【００１６】同図（ａ）はファクシミリ等の画像記録部
に使われる走査子Ａを示す。図中の実線で示す小円はそ
れぞれ変換素子Ｃを示し，破線で示す小円はそれぞれ１
画素分のスペースを示す。 【００１７】走査子Ａには，画素の記録を行う変換素子
Ｃが，次のように配設されている。すなわち，画素の記
録または読取りを行う変換素子Ｃが副走査方向ＹにＫ個
（Ｋは１以上の整数）配列されてなる変換素子群Ｂ１，
Ｂ２がＭ列（Ｍは２以上の整数）設けられる一方，主走
査方向ＸにＭ画素分の幅をもつ領域Ｒ１，Ｒ２が主走査
方向ＸにＮ面（ＮはＭ以上の整数）連続して形成されて
いる。このＮ面の中の任意のＭ面の領域Ｒ１，Ｒ２内に
上記変換素子群Ｂ１，Ｂ２が１列ずつ振り分けられて配
置されている。これとともに，各領域Ｒ１，Ｒ２内にお
ける変換素子群Ｂ１，Ｂ２の主走査方向Ｘへの配置位置
が領域Ｒ１，Ｒ２ごとに異ならせられている。なお，変
換素子Ｃとしては，たとえば熱記録素子が使用される。 【００１８】以上のような走査子ＡをＭ画素幅のピッチ
で主走査方向Ｘに相対移動させながら各ピッチごとに上
記Ｍ列の変換素子群Ｍ１，Ｂ２に画素の記録または読取
りを行わせる。 【００１９】ここで，この実施例ではＫが３，Ｍが２，
Ｎが２にそれぞれ設定されている。したがって，各変換
素子群Ｂ１，Ｂ２はそれぞれ３個ずつの変換素子Ｃが副
走査方向Ｙに配列されいている（Ｋ＝３）。この変換素
子群Ｂ１，Ｂ２は２列設けられている（Ｍ＝２）。領域
Ｒ１，Ｒ２は２面設けられている（Ｎ＝２）。各領域Ｂ
１，Ｂ２はそれぞれ２画素分の幅２ｐをもっている（Ｍ
＝２）。 【００２０】また，第１列目の変換素子群Ｂ１は第１の
領域Ｒ１内の第１列目に配置されている。第２の変換素
子群Ｂ２は，第１の領域Ｒ１内における変換素子Ｂ１の
配置位置とは異なる位置，すなわち第２の領域Ｒ２内の
第２列目に配置されている。 【００２１】同図（ｂ）は上記走査子Ａによる走査動作
を時刻Ｔ１，Ｔ２，Ｔ３，Ｔ４，…の順に分けて示す。
各時刻Ｔ１，Ｔ２，Ｔ３，Ｔ４，…の時間間隔はそれぞ
れ，上記走査子Ａの移動が１回行われるごとの時間間隔
に相当している。また，図中の実線で示す小円は各変換
素子Ｃの実位置を示し，破線で示す小円は各変換素子Ｃ
による記録の跡を示す。 【００２２】同図（ｂ）において，時刻Ｔ１のときに
は、第２領域Ｒ２内の変換素子群Ｂ２が２列目の記録位
置にて記録を行う。このとき，第１領域Ｒ１内の変換素
子群Ｂ１は列外に位置している。 【００２３】時刻がＴ１からＴ２に通過する間に走査子
Ａは１回移動させられる。この１回の移動によって，走
査子Ａは主走査方向Ｘに２画素幅２ｐだけ移動させられ
る 時刻Ｔ２になると、第１領域Ｒ１内の変換素子群Ｂ１が
第１列目の記録位置にて記録を行う。これと同時に，第
２領域Ｒ２内の変換素子群Ｂ２が，前回（Ｔ１）の記録
位置よりも２画素幅２ｐ先の４列目の記録位置にて記録
を行う。 【００２４】時刻Ｔ３になると，第１領域Ｒ１内の変換
素子群Ｂ１が前回（Ｔ２）の記録位置よりも２画素幅２
ｐ先の３列目の記録位置にて記録を行う。これと同時
に、第２領域Ｒ２内の変換素子群Ｂ２が、前回（Ｔ２）
の記録位置よりも２画素幅２ｐ先の６列目の記録位置に
て記録を行う。 【００２５】さらに、時刻Ｔ４になると、前回と同様
に、各領域Ｒ１，Ｒ２内の変換素子群Ｂ１，Ｂ２はそれ
ぞれ、前回よりも２画素幅２ｐ先の５列目と８列目の記
録位置にて記録を行う。 【００２６】このように、走査子Ａの方は１回に２画素
幅２ｐのピッチで移動させられるが、記録の方は結果的
に１画素幅ずつ詰めて行われる。つまり、記録密度を低
下させずに、走査子Ａの移動ピッチだけが１画素幅の間
隔から２画素分の幅に拡大されている。これによって、
機構の複雑化をともなうことなく、解像度を高めること
が簡単に行えるようになる。これとともに、移動ピッチ
が拡大されることによって、走査速度も高められるよう
になる。 【００２７】また、上述の構成によれば、副走査方向Ｙ
に配列される変換素子Ｃの数を増やさなくても解像度と
走査速度を高めることができるので、画素新郷の入出力
順と画素の記録順を入れ替えるためのバッファメモリの
容量を増設しなくても済む。 【００２８】さらに、上述の構成によれば、それぞれに
Ｍ画素分の幅をもつＭ面の領域Ｒ１，Ｒ２内に上記変換
素子郡Ｂ１，Ｂ２が１列ずつ振分けられて配置されるの
で、少なくとも３列以上の変換素子群が互いに隣接して
並ぶことは避けられる。したがって、たとえば熱記録素
子などにおいては、個々の素子からそれぞれに引き出さ
れる配線のスペースも容易に確保することができる。 【００２９】以上のようにして、機構の複雑化やバッフ
ァメモリの容量増などの困難をともなうことなく、ま
た、変換素子Ｃの種類を限定されることなく、解像度お
よび走査速度を高めることなく、解像度および走査速度
を高めることが可能になる。 【００３０】図２（ａ）（ｂ）はこの発明の第２の実施
例による走査装置の概要を示す。上述した実施例の場合
と同様、同図（ａ）は走査子Ａを示し、同図（ｂ）はそ
の走査子Ａによる走査動作を時刻Ｔ１，Ｔ２，Ｔ３，…
の順に分けて示す。 【００３１】上述した実施例との相違点を示すと、この
第２の実施例では、上記ＭとＮが３に設定されている。
したがって、領域Ｒ１，Ｒ２，Ｒ３は３面設けられてい
る。各領域Ｒ１，Ｒ２，Ｒ３内における変換素子群Ｂ
１，Ｂ２，Ｂ３の配置位置は、上述の実施例と同様、領
域ごとにそれぞれ異なっている。すなわち、最初の変換
素子群Ｂ１は領域Ｒ１の第１列目、次の変換素子群Ｂ２
は領域Ｒ２の第２列目、３番目の変換素子群Ｂ３は領域
Ｒ３の第３列目に配置されている。これにともない、走
査子Ａの移動は３画素幅３ｐのピッチで行われる。 【００３２】図３（ａ）（ｂ）はこの発明の第３の実施
例による走査装置の概要を示す。同図においても、
（ａ）は走査子Ａを示し、（ｂ）はその走査子Ａによる
走査動作を時刻Ｔ１，Ｔ２，Ｔ３，…の順に分けて示
す。 【００３３】この第３の実施例では、上記ＭとＮは第２
の実施例と同じ（Ｍ＝３，Ｎ＝３）であるが、各領域Ｒ
１，Ｒ２，Ｒ３内における変換素子群Ｂ１，Ｂ２，Ｂ３
の配置状態が異なっている。すなわち、この実施例で
は、最初の変換素子群Ｂ１は領域Ｒ１の第２列目、次の
変換素子群Ｂ２は領域Ｒ２の第１列目、３番目の変換素
子群Ｂ３は領域Ｒ３の第３列目に配置されている。この
ような配置状態でも、走査子Ａを３画素幅３ｐのピッチ
で移動させながら、１画素幅ずつの密度で記録を行うこ
とができる。 【００３４】図４（ａ）（ｂ）はこの発明の第４の実施
例による走査装置の概要を示す。同図においても、
（ａ）は走査子Ａを示し、（ｂ）はその走査子Ａによる
走査動作を時刻Ｔ１，Ｔ２，Ｔ３，…の順に分けて示
す。 【００３５】この第４の実施例では、最初の変換素子群
Ｂ１は領域Ｒ１の第３列目、次の変換素子群Ｂ２は領域
Ｒ２の第１列目、３番目の変換素子群Ｂ３は領域Ｒ３の
第２列目に配置されている。この場合も、走査子Ａを３
画素幅３ｐのピッチで移動させながら、１画素幅ずつの
密度で記録を行うことができる。 【００３６】図５（ａ）（ｂ）はこの発明の第５の実施
例による走査装置の概要を示す。同図においても、
（ａ）は走査子Ａを示し、（ｂ）はその走査子Ａによる
走査動作を時刻Ｔ１，Ｔ２，Ｔ３，Ｔ４，…の順に分け
て示す。 【００３７】この第５の実施例では、上記Ｍは３に設定
されているが、上記Ｎはそれよりも多い４に設定されて
いる。したがって、領域Ｒ１，Ｒ２，Ｒ３，Ｒ４は４面
設けられている。この４面の中から任意に選ばれた３面
の領域Ｒ１，Ｒ２，Ｒ４に変換素子群Ｂ１，Ｂ２，Ｂ３
が１列ずつ振り分けられて配置されている。すなわち、
第１番目の領域Ｒ１の第１列目、第２番目の領域Ｒ２の
第２列目、第４番目の領域Ｒ４の第３列目にそれぞれ変
換素子群Ｂ１，Ｂ２，Ｂ３が振り分けられて配置されて
いるが、第３の領域Ｒ３は空席のままとなっている。 【００３８】一方、走査子Ａの移動は３画素３ｐのピッ
チで行われている。このような配置状態でも、走査子Ａ
を３画素幅３ｐのピッチで移動させながら、１画素幅ず
つの密度で記録を行うことができる。 【００３９】なお、上述した実施例では、変換素子Ｃが
感熱素子などの記録素子であったが、たとえばフォトダ
イオードあるいはＣＣＤ（電荷結合素子）などの読取素
子とした場合にも同様の効果が得られる。 【００４０】 【発明の効果】以上の説明から明らかなように、この発
明は、走査子として副走査方向にＫ個（Ｋは２以上）配
列してなる変換素子群をＭ列（Ｍは２以上の整数）設
け、且つ主走査方向にＭ画素分の幅を持つ領域が主走査
方向にＮ面（ＮはＭ以上の整数）連続して配列し、この
Ｎ面の中にＭ面の領域内に前期変換素子群が１列ずつ振
り分けられて配置されているとともに、各領域内におけ
る変換素子群の主走査方向への配置位置を領域毎になら
せ、Ｍ画素幅のピッチで主走査方向に相対的に移動させ
るようにしたので、走査密度を低下させずに、走査子の
移動ピッチだけを複数画素幅に拡大することができ、こ
れによって、機構の複雑化やバッファメモリの容量増な
どの困難をともなうことなく、また、変換素子の種類を
限定されることなく、解像度および走査速度を高めるこ
とが可能になるという優れた効果を有するものである。
【図面の簡単な説明】
【図１】（ａ）この発明の一実施例による走査装置の概
要を示す平面図 （ｂ）この発明の一実施例による走査装置の概要を示す
平面図 【図２】（ａ）この発明の第２の実施例による走査装置
の概要を示す平面図 （ｂ）この発明の第２の実施例による走査装置の概要を
示す平面図 【図３】（ａ）この発明の第３実施例による走査装置の
概要を示す平面図 （ｂ）この発明の第３実施例による走査装置の概要を示
す平面図 【図４】（ａ）この発明の第４実施例による走査装置の
概要を示す平面図 （ｂ）この発明の第４実施例による走査装置の概要を示
す平面図 【図５】 （ａ）この発明の第４実施例による走査装置の概要を示
す平面図 （ｂ）この発明の第５実施例による走査装置の概要を示
す平面図 【図６】従来の走査方法の概要を示す平面図 【符号の説明】 Ａ 走査子 Ｂ１ 変換素子群 Ｂ２ 変換素子群 Ｂ３ 変換素子群 Ｃ 記録または読出しを行う変換素子 Ｘ 主走査方向 Ｙ 副走査方向 ｐ １画素幅 Ｒ１ 領域 Ｒ２ 領域 Ｒ３ 領域 Ｒ４ 領域 Ｔ１ 時刻 Ｔ２ 時刻 Ｔ３ 時刻 Ｔ４ 時刻
要を示す平面図 （ｂ）この発明の一実施例による走査装置の概要を示す
平面図 【図２】（ａ）この発明の第２の実施例による走査装置
の概要を示す平面図 （ｂ）この発明の第２の実施例による走査装置の概要を
示す平面図 【図３】（ａ）この発明の第３実施例による走査装置の
概要を示す平面図 （ｂ）この発明の第３実施例による走査装置の概要を示
す平面図 【図４】（ａ）この発明の第４実施例による走査装置の
概要を示す平面図 （ｂ）この発明の第４実施例による走査装置の概要を示
す平面図 【図５】 （ａ）この発明の第４実施例による走査装置の概要を示
す平面図 （ｂ）この発明の第５実施例による走査装置の概要を示
す平面図 【図６】従来の走査方法の概要を示す平面図 【符号の説明】 Ａ 走査子 Ｂ１ 変換素子群 Ｂ２ 変換素子群 Ｂ３ 変換素子群 Ｃ 記録または読出しを行う変換素子 Ｘ 主走査方向 Ｙ 副走査方向 ｐ １画素幅 Ｒ１ 領域 Ｒ２ 領域 Ｒ３ 領域 Ｒ４ 領域 Ｔ１ 時刻 Ｔ２ 時刻 Ｔ３ 時刻 Ｔ４ 時刻
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.6，ＤＢ名)
H04N 1/04
Claims (1)
- (57)【特許請求の範囲】 １．画素の走査を行う変換素子を副走査方向にＫ個（Ｋ
は２以上）配列してなる変換素子群列がＭ列（Ｍは２以
上の整数）設けられ、且つ主走査方向にＭ画素分の幅を
もつ領域が主走査方向にＮ面（ＮはＭ以上の整数）連続
して配列した長さを有し、前記Ｎ面の中の任意のＭ面の
領域内に前記変換素子群列が１列ずつ振り分けられて配
置されているとともに、各変換素子群列が互いに隣接せ
ず、かつ各領域内における前記変換素子群列の主走査方
向への配置位置が、領域毎に異ならせて配置された走査
子と、この走査子をＭ画素幅のピッチで主走査方向に相
対的に移動させる駆動機構手段とを備えた走査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7141511A JP2863461B2 (ja) | 1995-06-08 | 1995-06-08 | 走査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7141511A JP2863461B2 (ja) | 1995-06-08 | 1995-06-08 | 走査装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62060640A Division JPH0648840B2 (ja) | 1987-03-16 | 1987-03-16 | 走査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07312682A JPH07312682A (ja) | 1995-11-28 |
| JP2863461B2 true JP2863461B2 (ja) | 1999-03-03 |
Family
ID=15293668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7141511A Expired - Fee Related JP2863461B2 (ja) | 1995-06-08 | 1995-06-08 | 走査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2863461B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61273071A (ja) * | 1985-05-28 | 1986-12-03 | Nec Corp | サ−マルプリンタの印字制御回路 |
-
1995
- 1995-06-08 JP JP7141511A patent/JP2863461B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07312682A (ja) | 1995-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4270141A (en) | Method and machine for reproducing a color picture by storing signal streams, one entirely, and the rest partially | |
| US6181375B1 (en) | Image recording apparatus capable of selecting partial image areas for video readout | |
| US4251822A (en) | Recording head | |
| GB1489433A (en) | Method for dot matrix recording | |
| JPS5833355A (ja) | 平板走査器 | |
| JP2005518688A5 (ja) | ||
| JPS6230426B2 (ja) | ||
| JPH09163100A (ja) | 画像読取装置、これに用いるリニアセンサ及びその駆動方法 | |
| JP2863461B2 (ja) | 走査装置 | |
| JPH0648840B2 (ja) | 走査装置 | |
| JP2001218167A (ja) | サーチモードにおけるビデオレコーダ性能を改善する装置系、その方法及び記録媒体 | |
| JPH0652921B2 (ja) | 走査装置 | |
| JPH01238384A (ja) | 固体撮像装置 | |
| JPH0137910B2 (ja) | ||
| JPH06164849A (ja) | 画像読み取り方法 | |
| KR940017867A (ko) | 고선명도의 촬상장치와 고선명도의 화상정보의 기록장치 및 재생장치 | |
| JPH0496585A (ja) | 画像入力装置 | |
| JPH045308B2 (ja) | ||
| JPS6217431B2 (ja) | ||
| JPS596666A (ja) | 読取方式 | |
| JPS59191967A (ja) | 中間調画像記録方法 | |
| JP3655655B2 (ja) | 画像入力装置 | |
| WO2022231465A1 (ru) | Способ формирования цифрового изображения | |
| JPH05260435A (ja) | 光ディスク用画像記録装置 | |
| JPS6234196B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |