JP2844239B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2844239B2
JP2844239B2 JP2058525A JP5852590A JP2844239B2 JP 2844239 B2 JP2844239 B2 JP 2844239B2 JP 2058525 A JP2058525 A JP 2058525A JP 5852590 A JP5852590 A JP 5852590A JP 2844239 B2 JP2844239 B2 JP 2844239B2
Authority
JP
Japan
Prior art keywords
lead frame
lead
row
frame
frames
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2058525A
Other languages
English (en)
Other versions
JPH03259556A (ja
Inventor
忠司 大久保
芳雄 大橋
友男 坂本
隆 中川
宇佑 榎本
英 小副川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2058525A priority Critical patent/JP2844239B2/ja
Publication of JPH03259556A publication Critical patent/JPH03259556A/ja
Application granted granted Critical
Publication of JP2844239B2 publication Critical patent/JP2844239B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造技術、特に、多連多列リ
ードフレームが使用される半導体装置の製造方法に関
し、例えば、樹脂封止パッケージを備えているトランジ
スタや半導体集積回路装置を製造するのに利用して有効
な技術に関する。
〔従来の技術〕
一般に、トランジスタ等のような個別半導体装置や、
半導体集積回路装置(以下、ICという。)等のような半
導体装置の製造分野においては、特開昭63−273343号公
報に示されているように、多連リードフレームが多く使
用されている。すなわち、この多連リードフレームは、
リード群、およびこのリード群を一体的に支持する外枠
を有する単位リードフレームを複数備えており、この単
位リードフレーム群が互いに一直線状になるように並べ
られて一連に連設されている。
また、特開昭56−150843号公報には、この多連リード
フレームが複数列、互いに平行になるように整列されて
一体化されている多連多列リードフレームが、提案され
ている。
〔発明が解決しようとする課題〕
しかし、このような多連多列リードフレームにおいて
は、完成品で必要となる部分以外に、組立工程(所謂、
半導体装置の製造工程における後工程)での搬送効率を
高めるための外枠部分に材料が多く使用されるため、リ
ードフレーム材料の使用効率が低下するという問題点が
ある。
そして、高集積化、小型化および生産性の高能率化が
進んだ最近、半導体装置の製造原価に占める材料費用は
非常に大きくなって来ており、リードフレーム材料の使
用効率の向上が要求されている。
本発明の目的は、リードフレーム材料の利用効率を充
分に向上させることができる半導体装置の製造方法およ
びそれに使用されるリードフレームを提供することにあ
る。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
〔課題が解決するための課題〕
本願において開示される発明のうち代表的なものの概
要を説明すれば、次の通りである。
電子回路が作り込まれているペレットと、このペレッ
トの電子回路に電気的に接続されている複数本のリード
と、前記ペレットおよび各リードの一部を樹脂封止する
樹脂封止パッケージとを備えている半導体装置の製造方
法において、次の(1)、(2)、(3)、(4)、
(5)の各工程を備えていることを特徴とする半導体装
置の製造方法、 (1) 前記リード群、およびこのリード群を一体的に
支持する一対の外枠を有する単位リードフレームが複
数、互いに一直線状になるように並べられて一連に連設
されている多連リードフレームを偶数列備えており、こ
れら多連リードフレームが互いに平行になるように、か
つ、隣合う多連リードフレームにおける前記一対の外枠
のうち互いに隣接する側の外枠同士が複数の連結部によ
って一体化されて列間枠を構成するように製造されてい
る多連多列リードフレームが準備される工程、 (2) 前記(1)工程による多連多列リードフレーム
の各単位リードフレームに前記ペレットがそれぞれボン
ディングされる工程、 (3) 前記(2)工程による多連多列リードフレーム
における各ペレットの電子回路と、各リードとが電気的
に接続される工程、 (4) 前記(1)工程による多連多列リードフレーム
の各単位リードフレームにそれぞれ対応するように配さ
れて、成形型の合わせ面に形成されているキャビティー
群と、多連多列リードフレームにおける各多連リードフ
レームの隣合う単位リードフレームに対応する各キャビ
ティー間を連通させるように成形型の合わせ面にそれぞ
れ形成されている連絡路群と、各多連リードフレーム列
の先頭における単位リードフレームに対応するキャビテ
ィーにそれぞれ連通するように成形型の合わせ面に形成
されているランナとを備えている成形装置が使用され、
前記(3)工程による多連多列リードフレームが成形型
にセットされた状態で、各キャビティーに成形材料がラ
ンナ、上流側のキャビティー、連絡路および下流側のキ
ャビティーを通じて順次注入充填されることにより、前
記樹脂封止パッケージが成形される工程、 (5) 前記多連多列リードフレームの前記列間枠が、
前記(4)工程による樹脂封止パッケージから突出して
前記列間枠に接続したリードのアウタ部の延長部となる
ように切断されるリード切断工程。
〔作用〕
前記した手段によれば、多連多列リードフレームにお
いて、隣合う列の両多連リードフレームが片側の外枠の
少なくとも一部が列間枠として重合するように整列され
て一体化されているため、リードフレーム材料が、本来
廃棄される外枠が重合された分だけ節約されることにな
る。
しかも、この重合された列間枠の一部がリードのアウ
タ部の延長部を形成するように構成されているため、本
来廃棄される外枠部分を有効に利用することができ、リ
ードフレーム材料の利用効率をより一層高めることがで
きる。
〔実施例〕
第1図は本発明の一実施例であるトランジスタの製造
方法に使用される多連多列リードフレームを示す一部省
略平面図、第2図以降はそれを使用した本発明の一実施
例であるトランジスタの製造方法を示す各説明図であ
り、第16図はその製造方法により製造されたトランジス
タを示す斜視図である。
本実施例において、本発明に係る半導体装置の製造方
法は、表面実装形の樹脂封止パッケージを備えているト
ランジスタの1例であるミニ・パック・パッケージを備
えているトランジスタ(以下、単にトランジスタとい
う。)を製造するものとして使用されている。
そして、第16図に示されているように、この製造方法
で製造されたトランジスタ1の樹脂封止パッケージ2
は、略直方体形状に樹脂を用いられて一体成形されてお
り、このパッケージ2にはガル・ウイング形状に成形さ
れたアウタリード3が4本、一対の側面に2本宛整列さ
れて突設されているとともに、そのアウタリードの裏面
がパッケージ2の裏面よりも極僅かに突出するように揃
えられて整列されている。
以下、本発明の一実施例であるトランジスタの製造方
法を説明する。
本実施例に係るトランジスタの製造方法において、ま
ず、第1図に示されているような多連多列リードフレー
ムが準備される。この多連多列リードフレーム10は燐青
銅や無酸素銅等のような銅系(銅またはその合金)材
料、または42アロイやコバール等のような鉄系(鉄また
はその合金)材料を用いられて、打ち抜きプレス加工ま
たはエッチング功等のような適当な手段により一体成形
されている。多連多列リードフレーム10には第1多連リ
ードフレーム11Aおよび第2多連リードフレーム11Bが設
けられており、両多連リードフレームは単位リードフレ
ーム12を一方向に1列に並設されることにより多連リー
ドフレーム11が構成されている。両多連リードフレーム
11Aと11Bとは2列横隊に、つまり、互いに隣接して平行
に、かつ、その一部が重合されて並べられた状態で一体
化されている。
単位リードフレーム12は外枠13を一対備えており、多
連リードフレーム11Aおよび11Bにおいて、両外枠は所定
の間隔で平行一連にそれぞれ延設されている。外枠13、
13により形成される長方形の枠体内において、単位リー
ドフレーム12は複数個が、等間隔に配されて一列に連設
されており、各単位リードフレーム12は次のように構成
されている。
各単位リードフレーム12において、両方の外枠13、13
間にはセクションバー14、14が両端にそれぞれ配され
て、直角方向に一体的に突設されており、両外枠13、13
および両セクションバー14、14によって囲まれた空間内
に単位リードフレーム12が構成されている。両外枠13、
13には4本のリード15、16、17および18が、両セクショ
ンバー14、14に近寄った位置において互いに平行で外枠
と直角になるようにそれぞれ配されて、一体的に吊持さ
れている。多連多列リードフレーム10の外側に位置する
外枠13に突設されているリード18の先端には、略正方形
の平板形状に形成されたタブ19が単位リードフレーム12
の略中央に配されて一体的に吊持されており、このリー
ド(以下、タブ吊りリードということがある。)18は、
その幅が他の3本のリード15、16および17の幅よりも広
くなるように形成されている。そして、他の3本のリー
ド15、16および17の先端部はタブ19の一対の端辺近傍に
それぞれ配設されることにより、インナ部15a、16aおよ
び17aをそれぞれ構成している。他方、各リード15、1
6、17および18の反タブ側延長部分は、その先端が外枠1
3、13に接続され、アウタ部15b、16b、17bおよび18bを
それぞれ構成している。
このように構成されている単位リードフレーム12が一
方向に整列されて一体的に連接されることにより、一列
の多連リードフレームが構成されており、第1図に示さ
れている多連多列リードフレーム10においては、第1多
連リードフレーム11Aと第2多連リードフレーム11Bとが
2列横隊に設けられている。すなわち、第1多連リード
フレーム11Aと、第2多連リードフレーム11Bとは、各単
位リードフレーム12における外枠13が互いに平行になる
ように、かつ、列間側の外枠13a、13b同士が仮装的に互
いに重合するように並べられて一体的に連設されている
とともに、各単位リードフレーム12同士のピッチが揃っ
た状態で、対称形(第1図において回転対称形)になる
ように配されて並べられている。
この多連多列リードフレーム10において、第1多連リ
ードフレーム11Aと第2多連リードフレーム11Bとの互い
に重合された外枠13a、13bは多連多列リードフレーム10
の列間に位置して単一の列間枠20を実質的に構成してい
る。この列間枠20には、第1多連リードフレーム11Aと
第2多連リードフレーム11Bとの切り分けを簡単化する
ためのスリット21が、各単位リードフレーム12間に対応
するようにそれぞれ配されて、矩形形状に開設されてい
る。したがって、第1多連リードフレーム11Aと第2多
連リードフレーム11Bとは実質的には、列間枠20に切り
残された連結部22によって一体的に連結されていること
になる。そして、この連結部22は各単位リードフレーム
12におけるセクションバー14の延長部を実質的に構成す
るように形成されている。
また、このスリット21は、この列間枠20においてリー
ド15および16がそれぞれ連結されている両側端辺部分2
3、23を各リード15、16のアウタ部の一部としてそれぞ
れ使用し得るように設定されている。すなわち、列間枠
20における両側端辺部分(以下、アウタ部延長部という
ことがある。)23、23の幅Dが、各リード15、16の長さ
Lにそれぞれ加算することにより、リード15、16のアウ
タ部15b、16bにおける長さがそれぞれ延長されるように
なっている。
前記構成にかかる多連多列リードフレーム10には各単
位リードフレーム12毎にペレット・ボンディング作業、
続いて、ワイヤ・ボンディング作業がそれぞれ実施され
る。ちなみに、これらボンディング作業は多連多列リー
ドフレーム10が多連方向に1ピッチ宛移送されることに
より、両方の多連リードフレーム11Aおよび11Bの各単位
リードフレーム12毎に順次実施される。
まず、ペレット・ボンディング工程において、第2図
および第3図に示されているように、多連多列リードフ
レーム10における各単位リードフレーム12には、半導体
装置の製造工程における所謂前工程において高周波電界
効果トランジスタ等(図示せず)を作り込まれたペレッ
ト25が、各単位リードフレーム12におけるタブ19上の略
中央部に配されて、銀ペーストや金−シリコン共晶層等
のような接合材が用いられる適当なペレットボンディン
グ装置(図示せず)により形成されるボンディング層24
を介してそれぞれ固着される。
このとき、第1多連リードフレーム11Aと第2多連リ
ードフレーム11Bとの間で、互いに異なる機種のペレッ
ト25、25が各タブ19にそれぞれ搭載される。これによ
り、相異なる機種のトランジスタについての混流生産が
きわめて容易に実現されることになる。
次いで、ワイヤ・ボンディング工程において、タブ19
に固定的に搭載されたペレット25のボンディングパッド
25aと、各単位リードフレーム12におけるリード15、1
6、17および18の各インナ部15a、16a、17a、18aとの間
には、銅系材料や金系材料等からなるワイヤ26がネイル
ヘッドボール方式のようなワイヤボンディング装置(図
示せず)が使用されることにより、その両端部をそれぞ
れボンディングされて橋絡される。これにより、ペレッ
ト25に作り込まれているトランジスタ回路は、ボンディ
ングパッド25a、ワイヤ26、各リード15〜18のインナ部
およびアウタ部を介して電気的に外部の引き出されるこ
とになる。
このようにしてペレット・ボンディングおよびワイヤ
・ボンディングされた多連多列リードフレームには、各
単位リードフレーム毎に樹脂封止パッケージ群が、第4
図および第5図に示されているようなトランスファ成形
装置が使用されることにより、第6図、第7図および第
8図に示されているように、単位リードフレーム12群に
ついて同時に成形される。
第4図および第5図に示されているトランスファ成形
装置30は一対の上型31と下型32とを備えており、上型31
および下型32はシリンダ装置等(図示せず)によって互
いに型締めされる上取付ユニットおよび下取付ユニット
にそれぞれ取り付けられている。第4図および第5図に
示されているように、上型31と下型32との合わせ面には
上型キャビティー凹部33aと下型キャビティー凹部33bと
が、互いに協働してキャビティー33を形成するようにそ
れぞれ複数組没設されている。前記構成にかかる多連多
列リードフレーム10を用いられて樹脂封止パッケージが
トランスファ成形される場合、上型31および下型32にお
ける各キャビティー33は各単位リードフレーム12にそれ
ぞれ対応するように2列横隊に整列されて配設されてい
る。
下型32の合わせ面にはポット34が、列の先頭に配置さ
れているキャビティー33(以下、1段目とする。)の手
前に配されて開設されており、ポット34にはシリンダ装
置(図示せず)により進退されるプランジャ35が、成形
材料としての樹脂(以下、レジンという。)を送給し得
るように挿入されている。上型31の合わせ面にはカル36
がポット34との対向位置に配されて没設されている。下
型32の合わせ面には逃げ凹所37が多連多列リードフレー
ム10の厚みを逃げ得るように、多連多列リードフレーム
10の外形よりも若干大きめで、その厚さと略等しい寸法
の一定深さに没設されている。そして、下型32の逃げ凹
所37内底面にはダム部44が、各キャビティー凹所33bの
エッジにおいて各リード15〜18に対応するように配され
て、一定高さ一定幅にそれぞれ突設されている。
上型31の合わせ面にはランナ38が2条、一端をカル36
に接続されて開設されており、各ランナ38の他端は、両
方の列の1段目に配設されている両キャビティー凹部33
a、33aにそれぞれ接続されている。両方の列のそれぞれ
において、1段目のキャビティー凹部33aにおけるラン
ナ38の接続部にはゲート39がキャビティーにレジンを効
果的に注入し得るように形成されている。この1段目の
キャビティー凹部33aにおけるゲート39との対辺には連
絡路40が、キャビティーからレジンを効果的に導出し得
るように開設されており、この連絡路40は2段目のキャ
ビティー凹部33aにおける対向位置に接続されている。
両方の列のそれぞれにおいて、2段目のキャビティー
凹部33aに接続された連絡路40における凹部33aとの接続
部には、スルーゲート41が連絡路40を送られて来たレジ
ンをキャビティーに効果的に注入し得るように形成され
ている。この2段目のキャビティー凹部33aにおけるス
ルーゲート41との対辺には、連絡路40がキャビティーか
らレジンを効果的に導出し得るように開設されており、
連絡路40は3段目の各キャビティー凹部33aにおける対
向位置に接続されている。この連絡路40における3段目
の凹部33aとの接続部にもスルーゲート41が同様に形成
されている。
3段目以降も同様に、上流側のキャビティー凹部33a
と下流側のキャビティー凹部33aとが連絡路40により連
通され、下流側キャビティー凹部33aの連絡路40との接
続部にはスルーゲート41がそれぞれ形成されている。
そして、各連絡路40のレジン流れ方向に沿う断面形状
は、チョコレートブレーキングし易いように略台形形状
になるように形成されている。すなわち、第5図および
第6図に示されているように、各連絡路40はその両端部
が狭くなり、この連絡路40により形成された残痕部材40
Aがその両端辺において、簡単に折れ欠かれるようにな
っている。
本実施例において、上型31の合わせ面にはエアベント
42が複数条、隣合うキャビティー凹部33aと33aとの間に
おいて連絡路40と直角に延在するように配されて、各連
絡路40を互いに連通させるようにそれぞれ開設されてお
り、各エアベント42は成形時に多連多列リードフレーム
10の各連結部22とそれぞれ接し得るように形成されてい
る。また、上型31の合わせ面にはエアベント連通路43が
複数条、キャビティー凹部33a群と平行方向に延在する
ように配されて、各エアベント42と互いに連通するよう
に開設されている。
次に、前記構成にかかるトランスファ成形装置を使用
した場合における本発明の一実施例であるトランジスタ
の樹脂封止パッケージについての成形方法を説明する。
トランスファ成形時において、第4図および第5図に
示されているように、前記構成にかかる多連多列リード
フレーム10が、各単位リードフレーム12上のペレットお
よびボンディングワイヤが各キャビティー凹所33b内に
それぞれ収容されるように位置決めされると、型開閉シ
リンダ装置により上型31と下型32とが合わせられて型締
めされ、各キャビティー33がそれぞれ形成される。この
とき、多連多列リードフレーム10における各リード15〜
18間の隙間はダム部44に目張りされた状態になる。
続いて、成形材料としてのレジンを予備形成されてポ
ット34内に投入されたタブレットが、移送シリンダ装置
(図示せず)により前進されるプランジャによってラン
ナ38に押し出される。タブレットはヒータ(図示せず)
によって加熱溶融されるため、レジンは溶融した状態で
ランナ38を移送され、最前列の各キャビティー33にゲー
ト39からそれぞれ注入される。
1段目のキャビティー33に注入されたレジンは、キャ
ビティー33の内部を中心線に沿って充填されて行き、ゲ
ート39の対向位置に開設された連絡路40から導出されて
行く。連絡路40に至ったレジンは2段目のキャビティー
33にそのスルーゲート41から注入される。
2段目のキャビティー33に注入されたレジンは、キャ
ビティー33の内部を中心線に沿って充填されて行き、ス
ルーゲート41の対向位置に開設された連絡路40から導出
されて行く。連絡路40に至ったレジンは3段目のキャビ
ティー33にそのスルーゲート41から注入され、同様に、
中心線に沿って充填されて行く。そして、レジンが各キ
ャビティー33に注入充填されて行くとき、キャビティー
33および連絡路40内のエアは、エアベント42および連通
路43により効果的に排気される。
このようにして、レジンは各キャビティー33に中心線
に沿って一直線状に順次充填されて行くため、レジン注
入圧力の伝播効率がきわめて良好になる。また、内部の
エアがエアベント42および連通路43により効果的に排気
されるため、レジン充填過程におけるエアの巻込みが抑
制されることにより、パッケージの内部におけるボイド
の発生が防止される。また、各リード15〜18間の隙間は
ダム部44により目張りされているため、レジンは各キャ
ビティー33に効果的に封じ込められる。
注入後、レジンが熱硬化されて、樹脂封止パッケージ
2が成形される。このときパッケージ2が収縮するが、
多連リードフレーム11A、11B間の列間枠20にスリット21
が介設されているため、この収縮はスリット21により吸
収されることになる。
パッケージ2が硬化されると、上型31および下型32は
型開きされるとともに、エジェクタピンによりパケージ
2群が離型される。このようにして、第6図に示されて
いるように、パッケージ2群を成形された多連多列リー
ドフレーム10はトランスファ成形装置から脱装される。
そして、このように樹脂成形されたパッケージ2の内部
には、タブ19、ペレット25、各リード15、16、17、18の
インナ部およびワイヤ26が樹脂封止されることになる。
その後、多連多列リードフレーム10は第7図および第8
図に示されているランナ残痕部材38Aおよび連絡路残痕
部材40Aを適宜除去される。
前述のようにして、樹脂封止パッケージを成形された
多連多列リードフレームは、はんだ装被着処理工程やマ
ーキング工程等を経た後、または、経る前に、リード切
断成形工程において、リード切断装置により各トランジ
スタ1の中間製品4に分離されるとともに、リード成形
装置により、各リード15、16、17、18のアウタ部をガル
・ウイング形状に屈曲されてアウタリード3を成形され
る。このとき、列間枠20における両端辺部分のアウタ部
延長部23、23を、これに接続されたリード15、16におけ
るアウタ部15b、16bの延長部として有効利用するよう
に、列間枠20についての切断が実施される。
すなわち、まず、第9図に示されているように、多連
多列リードフレーム10における各セクションバー14がそ
れぞれ切り落とされる。
続いて、シャー等のような適当な切断手段が用いられ
て、第10図に示されているように、多連多列リードフレ
ーム10における列間枠20が各スリット21に沿って切断さ
れることにより、第1多連リードフレーム11Aと第2多
連リードフレーム11Bとに2分割される。このとき、列
間枠20にはスリット21が予め開設されているため、第1
多連リードフレーム11Aと第2多連リードフレーム11Bと
の切り分け作業はきわめて簡単、かつ、正確に実施され
る。
この分離工程以降、第1多連リードフレーム11Aと第
2多連リードフレーム11Bとは互いに混合しない状態に
それぞれ置かれることにより、第1多連リードフレーム
11Aの各単位リードフレーム12に搭載されたペレット25
に基づく機種の製品と、第2多連リードフレーム11Bの
各単位リードフレーム12に搭載されたペレット25に基づ
く機種の製品とが、互いに混合することのないように取
り扱われる。
そして、第2多連リードフレーム11Bから分離独立さ
れた第1多連リードフレーム11Aについて説明すると、
第1多連リードフレーム11Aは、第11図および第12図に
示されているように、各リード15〜18のアウタ部15b〜1
8bにおいて外枠13および列間枠20であった外枠13aを切
り落とされる。このとき、列間枠20であった外枠13a
は、これに接続されているリード15および16におけるア
ウタ部15b、16bの延長部を形成するように、その幅方向
にそれぞれ切断される。したがって、リード15および16
のアウタ部15b、16bの長さL1は、反対側側面から突出し
ているリード17および18のアウタ部17b、18bの長さL2
りも、前記列間枠20におけるアウタ部延長部23の幅Dの
分だけ長くなる。
このようにして各リード15〜18のアウタ部が切断され
たトランジスタ1の中間製品4は、良品不良品選別工程
に供給され、電気的特性試験等のような所定の選別検査
を実施される。この選別工程においては、トランジスタ
中間製品4は既に単体になっているため、パーツフィー
ダに投入される初期に、その方向を揃えられることが必
要になる。
このとき、このトランジスタ中間製品4の両側面から
それぞれ突出しているリード15、16のアウタ部15b、16b
の長さL1と、リード17、18のアウタ部17b、18bの長さL2
とが相違されているため、パーツフィーダによる方向の
揃え作用は簡単、かつ、確実に実施される。
すなわち、第13図に示されているように、パーツフィ
ーダにおけるガイド5にこのトランジスタ中間製品4が
適正に乗った場合には、ガイド5の幅に対してリード1
7、18のアウタ部17b、18bの長さL2が適合するため、こ
の中間製品4はガイド5に沿って適正に送られて行く。
しかし、第14図に示されているように、パーツフィー
ダにおけるガイド5にこのトランジスタ中間製品4が不
適性に乗った場合には、ガイド5に対してリード15、16
のアウタ部15b、16bの長さL1が不適合になるため、中間
製品4はガイド5から脱落することにより、排除され
る。
その後、良品のトランジスタ中間製品4はリード屈曲
成形工程に送られ、各リード15〜18のアウタ部15b〜18b
をガル・ウイング形状にそれぞれ屈曲成形される。この
とき、第15図に示されているように、各リード15〜18の
アウタ部15b〜18bにおける長さL1およびL2は、所定の長
さL3に切り揃えられる。
このようにして、第16図に示されているトランジスタ
1が製造される。
なお、第1多連リードフレーム11Aから分離された第
2多連リードフレーム11Bも、第1多連リードフレーム1
1Aと同様に取り扱われる。但し、本実施例の場合、第1
多連リードフレーム11Aから得られる中間製品と、第2
多連リードフレーム11Bから得られる中間製品とは混合
しないように取り扱われる。
前記実施例によれば次の効果が得られる。
(1) 多連多列リードフレームにおいて、隣合う多連
リードフレームに隣接する外枠同士(列間枠)の少なく
とも一部を重合させることにより、重合された部分を隣
合う多連リードフレーム相互間で実質的に共用すること
ができるため、リードフレーム材料を当該重合した分だ
け節約することができ、材料費用を低減させることがで
きる。
(2) 前記(1)の重合された列間枠の一部をリード
のアウタ部の延長部を形成するように構成することによ
り、本来廃棄される外枠部分を有効に利用することがで
きるため、リードフレーム材料の利用効率をより一層高
めることができる。
(3) 列間枠にスリットを開設することにより、隣合
う多連リードフレームを互いに分割する場合に簡単かつ
正確に切り離すことができ、また、樹脂封止パッケージ
成形時におけるパッケージの収縮による応力をスリット
により吸収することができる。
(4) 多連多列リードフレームの各多連リードフレー
ム相互に相異なる機種のペレットを搭載することによ
り、混流生産を簡単に実現させることができるととも
に、多連多列リードフレームを各多連リードフレーム毎
に分離した後に、各多連リードフレームを各別に取り扱
うことにより、相異なる機種製品の混合を簡単かつ確実
に防止することができる。
(5) 複数個のキャビティーを直列的に配設し、隣合
うキャビティーを連絡路によりそれぞれ連絡することに
より、各キャビティーにレジンを上流側のキャビティ
ー、連絡路および下流側のキャビティーを通じて注入充
填させることができるため、レジンの利用効率を大幅に
高めることができる。
(6) 複数の単位リードフレームを縦横に配列した多
連多列リードフレームを使用するとともに、列の先頭に
おける各単位リードフレームに対応するキャビティーに
レジンを列の後方に向けて連絡路を通じて直列的に注入
して行くことにより、隣合う各単位リードフレームおよ
びキャビティー間の距離を縮小することができるため、
レジンの利用効率をより一層高めることができる。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、多連多列リードフレームは多連リードフレー
ムを2列連設するに限らず、4列以上の偶数列に連設し
てもよい。
また、多連多列リードフレームの各多連リードフレー
ム相互に相異なる機種のペレットを搭載するに限らず、
各多連リードフレームに同種のペレットを搭載してもよ
い。
以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野である樹脂封止パッケー
ジを備えているトランジスタに適用した場合について説
明したが、それに限定されるものではなく、そ他の半導
体装置の製造技術全般に適用することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、次の通りであ
る。
多連多列リードフレームにおいて、隣合う多連リード
フレームに隣接する外枠同士(列間枠)の少なくとも一
部を重合させることにより、重合された部分を隣合う多
連リードフレーム相互間で実質的に共用することができ
るため、リードフレーム材料を当該重合した分だけ節約
することができ、材料費用を低減させることができる。
さらに、重合された列間枠の一部をリードのアウタ部の
延長部を形成するように構成使用することにより、本来
廃棄される外枠部分を有効に利用することができるた
め、さらに、リードフレーム材料の利用効率を高めるこ
とができる。
【図面の簡単な説明】
第1図は本発明の一実施例であるトランジスタの製造方
法に使用される多連多列リードフレームを示す一部省略
平面図、 第2図〜第15図はそれを使用した場合における本発明の
一実施例であるトランジスタの製造方法を説明するため
の各説明図であり、 第2図はペレットおよびワイヤ・ボンディング後を示す
一部省略拡大平面図、 第3図は第2図のIII−III線に沿う縦断面図、 第4図は樹脂封止パッケージ成形工程を示す分解斜視
図、 第5図はその縦断面図、 第6図はパッケージング成形後を示す縦断面図、 第7図はその一部省略拡大平面断面図、 第8図は第7図のVIII−VIII線に沿う縦断面図、 第9図はセクションバー切断後を示す一部省略一部切断
平面図、 第10図は多連多列リードフレームの分割後を示す一部省
略平面図、 第11図は外枠切断工程を示す一部省略平面図、 第12図は第11図のXII−XII線に沿う縦断面図、 第13図および第14図はパーツフィーダにおける方向揃え
作用を説明するための各拡大部分断面図、 第15図はリードの切り揃え後を示す拡大平面図である。 第16図はその製造方法により製造されたトランジスタを
示す斜視図である。 1……樹脂封止パッケージを備えているトランジスタ
(半導体装置)、2……樹脂封止パッケージ、3……ア
ウタリード、4……トランジスタ中間製品、5……パー
ツフィーダのガイド、10……多連多列リードフレーム、
11A、11B……多連リードフレーム、12……単位リードフ
レーム、13……外枠、14……セクションバー、15……リ
ード、16……リード、17……リード、18……タブ吊りリ
ード、19……タブ、20……列間枠、21……スリット、22
……連結部、23……アウタ部延長部、24……ボンディン
グ層、25……ペレット、26……ワイヤ、30……トランス
ファ成形装置、31……上型、32……下型、33……キャビ
ティー、33a……上型キャビティー凹部、33b……下型キ
ャビティー凹部、34……ポット、35……プランジャ、36
……カル、37……逃げ凹所、38……ランナ、39……ゲー
ト、40……連絡路、41……スルーゲート、42……エアベ
ント、43……連通路、44……ダム部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中川 隆 群馬県高崎市西横手町111番地 株式会 社日立製作所高崎工場内 (72)発明者 榎本 宇佑 群馬県高崎市西横手町111番地 株式会 社日立製作所高崎工場内 (72)発明者 小副川 英 群馬県高崎市西横手町111番地 株式会 社日立製作所高崎工場内 (56)参考文献 特開 平1−205432(JP,A) 実開 昭62−163963(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 23/48,23/50 H01L 21/56

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】電子回路が作り込まれているペレットと、
    このペレットの電子回路に電気的に接続されている複数
    本のリードと、前記ペレットおよび各リードの一部を樹
    脂封止する樹脂封止パッケージとを備えている半導体装
    置の製造方法において、次の(1)、(2)、(3)、
    (4)、(5)の各工程を備えていることを特徴とする
    半導体装置の製造方法、 (1) 前記リード群、およびこのリード群を一体的に
    支持する一対の外枠を有する単位リードフレームが複
    数、互いに一直線状になるように並べられて一連に連設
    されている多連リードフレームを偶数列備えており、こ
    れら多連リードフレームが互いに平行になるように、か
    つ、隣合う多連リードフレームにおける前記一対の外枠
    のうち互いに隣接する側の外枠同士が複数の連結部によ
    って一体化されて列間枠を構成するように製造されてい
    る多連多列リードフレームが準備される工程、 (2) 前記(1)工程による多連多列リードフレーム
    の各単位リードフレームに前記ペレットがそれぞれボン
    ディングされる工程、 (3) 前記(2)工程による多連多列リードフレーム
    における各ペレットの電子回路と、各リードとが電気的
    に接続される工程、 (4) 前記(1)工程による多連多列リードフレーム
    の各単位リードフレームにそれぞれ対応するように配さ
    れて、成形型の合わせ面に形成されているキャビティー
    群と、多連多列リードフレームにおける各多連リードフ
    レームの隣合う単位リードフレームに対応する各キャビ
    ティー間を連通させるように成形型の合わせ面にそれぞ
    れ形成されている連絡路群と、各多連リードフレーム列
    の先頭における単位リードフレームに対応するキャビテ
    ィーにそれぞれ連通するように成形型の合わせ面に形成
    されているランナとを備えている成形装置が使用され、
    前記(3)工程による多連多列リードフレームが成形型
    にセットされた状態で、各キャビティーに成形材料がラ
    ンナ、上流側のキャビティー、連絡路および下流側のキ
    ャビティーを通じて順次注入充填されることにより、前
    記樹脂封止パッケージが成形される工程、 (5) 前記多連多列リードフレームの前記列間枠が、
    前記(4)工程による樹脂封止パッケージから突出して
    前記列間枠に接続したリードのアウタ部の延長部となる
    ように切断される工程。
  2. 【請求項2】前記(5)工程において、前記多連多列リ
    ードフレームにおける前記列間枠と反対側の外枠に連結
    したリードのアウタ部が、その外枠との連続部位にて切
    断され、このアウタ部の長さが前記列間枠から切断され
    たアウタ部の長さよりも短く設定されていることを特徴
    とする特許請求の範囲第1項記載の半導体装置の製造方
    法。
  3. 【請求項3】前記(2)工程において、前記多連リード
    フレームには各列毎に相異なる機種のペレットがボンデ
    ィングされることを特徴とする特許請求の範囲第1項ま
    たは第2項記載の半導体装置の製造方法。
JP2058525A 1990-03-09 1990-03-09 半導体装置の製造方法 Expired - Fee Related JP2844239B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2058525A JP2844239B2 (ja) 1990-03-09 1990-03-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2058525A JP2844239B2 (ja) 1990-03-09 1990-03-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03259556A JPH03259556A (ja) 1991-11-19
JP2844239B2 true JP2844239B2 (ja) 1999-01-06

Family

ID=13086845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2058525A Expired - Fee Related JP2844239B2 (ja) 1990-03-09 1990-03-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2844239B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849802B2 (ja) * 2005-01-21 2012-01-11 パナソニック株式会社 半導体装置
JP2009194154A (ja) * 2008-02-14 2009-08-27 Toshiba Corp 超音波接合装置及び半導体装置の製造方法
JP6261309B2 (ja) 2013-12-02 2018-01-17 三菱電機株式会社 パワーモジュール
JP6373332B2 (ja) * 2016-11-24 2018-08-15 三菱電機株式会社 パワーモジュールの製造方法

Also Published As

Publication number Publication date
JPH03259556A (ja) 1991-11-19

Similar Documents

Publication Publication Date Title
JP3871486B2 (ja) 半導体装置
JP5078930B2 (ja) 半導体装置
JP3209696B2 (ja) 電子部品の製造方法
US7214562B2 (en) Method for encapsulating lead frame packages
JPH10284525A (ja) 半導体装置の製造方法
JP2844239B2 (ja) 半導体装置の製造方法
US6703694B2 (en) Frame for semiconductor package including plural lead frames having thin parts or hollows adjacent the terminal roots
US10896826B2 (en) Method for fabricating semiconductor device and lead frame
KR20040087924A (ko) 반도체 장치를 수지 밀봉하는 방법, 수지-밀봉형 반도체장치 및 반도체 장치를 수지 밀봉하기 위한 성형 다이
JP3493113B2 (ja) 半導体装置の製造方法およびリードフレーム
JP2724491B2 (ja) 成形装置
US20030183910A1 (en) Encapsulation method and leadframe for leadless semiconductor packages
JP2631520B2 (ja) 樹脂封止パッケージの成形方法
CN221632564U (zh) 引线框架
JPH08222593A (ja) 半導体装置の製造方法およびそれに使用する半導体装置用リードフレーム
JPH03259554A (ja) 半導体装置の製造方法およびそれに使用されるリードフレーム
JP2006157061A (ja) 半導体装置の製造方法
JPS6029227B2 (ja) リ−ドフレ−ム
JPH09129661A (ja) 成形装置および成形方法
JPH05293846A (ja) 成形装置
JPH11340400A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH05114688A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH1027870A (ja) 半導体装置およびその製造方法
JPH11340401A (ja) 半導体装置およびその製造方法
JPH07254624A (ja) 半導体装置の製造方法並びにそれに使用されるリードフレームおよび成形装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071030

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081030

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081030

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091030

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees