JP2839938B2 - 回路模擬試験装置及び該装置における半導体集積回路の試験方法 - Google Patents

Description

【発明の詳細な説明】 概要 産業上の利用分野 従来の技術（第11図） 発明が解決しようとする課題（第12図） 課題を解決するための手段（第1,第２図） 作用 実施例（第３図〜第10図） 発明の効果 〔概 要〕 回路模擬試験装置、特にアナログ／デジタル回路が混
在する被試験半導体装置の試験評価をする装置に関し、 該被試験半導体装置のデジタル部に対する論理シミュ
レーションと、アナログ部に対する回路シミュレーショ
ンとを個別に行うことなく、該アナログ部とデジタル部
の結合部分やIC外付け回路とIC内部回路との結合部分を
含めて動作確認をし、これによる回路シミュレーション
精度とテストパターンの信頼度の向上を図ること、及び
試験プログラム開発の短縮化を図ることを目的とし、 アナログ・デジタル回路が混在する被試験半導体装置
を試験評価する装置であって、テストパターンデータを
供給するデータ供給手段と、前記データ供給手段のテス
トパターンデータから前記被試験半導体装置のデジタル
回路用のテスト信号とアナログ回路用のテスト信号とを
作成し、前記デジタル回路用のテスト信号を前記被試験
半導体装置のデジタル回路に供給するとともに、前記被
試験半導体装置のアナログ試験を補助するデジタル・ア
ナログ回路に前記アナログ回路用のテスト信号を供給
し、前記被試験半導体装置のデジタル回路からのデジタ
ル試験結果信号及び前記被試験半導体装置のアナログ試
験を補助するアナログ・デジタル回路からのデジタル試
験結果信号と前記被試験半導体装置のデジタル期待値信
号とを比較する第１のデータ処理手段と、 前記アナログ回路用のテスト信号をデジタル・アナログ
変換したアナログ試験信号を前記被試験半導体装置のア
ナログ回路に供給し、前記アナログ回路からのアナログ
出力信号をアナログ・デジタル変換したデジタル試験結
果信号を出力する第２のデータ処理手段と、 前記アナログ回路用のテスト信号から前記被試験半導
体装置のアナログ回路の動作条件を設定する制御信号を
作成し、前記制御信号に基づいて前記被試験半導体装
置、デジタル・アナログ回路及びアナログ・デジタル回
路を含めた回路シミュレーションをする第３のデータ処
理手段とを備えていることを含み構成する。

〔産業上の利用分野〕

本発明は、回路模擬試験装置及び該装置における半導
体集積回路の試験方法に関するものであり、更に詳しく
言えば、アナログ／デジタル回路が混在する被試験半導
体装置の試験評価をする装置及びその試験方法に関する
ものである。

近年、ユーザの使用態様による電子機器の縮小化やそ
の機能の向上要求からアナログ／デジタル回路が混在す
る半導体集積回路装置（以下LSIという）の開発が進め
られている。

ところで、デジタル回路のみ搭載した被試験半導体装
置の場合には、開発時に論理シミュレーションを行うこ
とにより、その試験プログラムの確認をすることができ
る。しかし、アナログ／デジタル回路が混在する被試験
半導体装置の場合には、デジタル回路に対する論理シミ
ュレーションとアナログ回路に対する回路シミュレーシ
ョンを行う必要がある。

このため、従来ではそのデジタル部に対する論理シミ
ュレーションと、アナログ部に対する回路シミュレーシ
ョンとをそれぞれ個別に行い、その試験プログラムの確
認をしていた。しかし、アナログ部とデジタル部の結合
部分やIC外付け回路とIC内部回路との結合部分の動作確
認をすることができない。これによる回路シミュレーシ
ョン精度の低下により、テストパターンの信頼度の低下
を招いたり、その校正処理に多くの時間が要することか
らアナログ／デジタル回路が混在するLSIの開発の妨げ
となるという問題がある。

そこで、被試験半導体装置のデジタル部に対する論理
シミュレーションと、アナログ部に対する回路シミュレ
ーションとを個別に行うことなく、該アナログ部とデジ
タル部の結合部分やIC外付け回路とIC内部回路との結合
部分を含めて動作確認をし、これによる回路シミュレー
ション精度とテストパターンの信頼度の向上を図るこ
と、及び試験プログラム開発の短縮化を図ることができ
る装置とその試験方法が望まれている。

〔従来の技術〕

第11,第12図は、従来例に係る説明図である。

第11図は、従来例に係るアナログ／デジタル回路混在
LSIの回路模擬試験の説明図を示している。

図において、アナログ／デジタル回路が混在した被試
験半導体装置５の回路模擬試験をする場合、例えば、該
LSI5のデジタル部5Aに対しては、デジタルテストパター
ン１を入力した論理シミュレーション部２が論理テスト
データを該デジタル部5Aに入力する。さらに、論理シミ
ュレーション部２がデジタル部5Aからの試験結果データ
とデジタルテストパターン１に係る期待値データとを比
較する。これにより、該デジタル部5Aが判定処理され
る。

また、該LSI5のアナログ部5Bに対しては、アナログテ
ストパターン３を入力した回路シミュレーション部４が
アナログ試験データを該アナログ部5Bに入力する。さら
に、回路シミュレーション部４がアナログ部5Bからの試
験結果データとアナログテストパターン３に係る期待値
データとを比較する。これにより、該アナログ部5Bが判
定処理される。

このようにして、アナログ／デジタル回路が混在した
被試験半導体装置５のデジタル部5Aに対する論理シミュ
レーションと、アナログ部5Bに対する回路シミュレーシ
ョンとをそれぞれ個別に行ってテストパターンを作成
し、その試験プログラムの確認をしていた。

〔発明が解決しようとする課題〕

従って、被試験半導体装置５のデジタル部5Aに対する
論理シミュレーションと、アナログ部5Bに対する回路シ
ミュレーションとを個別に行うと第12図に示すような問
題を招くことがある。

すなわち、第12図において、開発設計に係る被試験半
導体装置５を試作製造した被試験LSI6を先に得られた試
験プログラムにより、その試験をした場合、そのアナロ
グ部とデジタル部の結合部分やIC外付け回路とIC内部回
路との結合部分の動作確認をすることができない。ま
た、LSIテスタ７のアナログ／デジタル回路要素が試験
結果データに反映し、該試験結果データと期待値データ
とを比較処理した際に、オフセットが介入した結果とな
る。これにより、試験精度が低下することがある。

例えば、LSIテスタ７のピンエレクトニクスに被試験L
SI6を接続し、該LSIテスタ７に先の論理，回路シミュレ
ーションにより作成したテストパターン８を供給する。
また、被試験LSI16にアナログ試験条件を設定し、LSIテ
スタ７により、その動作・機能等の試験をした場合に、
前者については、元々被試験半導体装置５のデジタル部
5Aに対する論理シミュレーションと、アナログ部5Bに対
する回路シミュレーションとを個別に行ったために、テ
ストパターン８のデータ内容そのものが不足しているも
のである。

また、後者については、先の論理，回路シミュレーシ
ョン部2,4にLSIテスタ７のアナログ／デジタル回路要素
を含んでいないためである。

これによる回路シミュレーション精度の低下により、
テストパターンの信頼度の低下を招いたり、その校正処
理に多くの時間が要することからアナログ／デジタル回
路が混在するLSIの開発の妨げとなるという問題があ
る。

本発明は、かかる従来例の問題点に鑑み創作されたも
のであり、被試験半導体装置のデジタル部に対する論理
シミュレーションと、アナログ部に対する回路シミュレ
ーションとを個別に行うことなく、該アナログ部とデジ
タル部の結合部分やIC外付け回路とIC内部回路との結合
部分を含めて動作確認をし、これによる回路シミュレー
ション精度とテストパターンの信頼度の向上を図るこ
と、及び試験プログラム開発の短縮化を図ることが可能
となる回路模擬試験装置及び該装置によるLSI試験方法
の提供を目的とする。

〔課題を解決するための手段〕

第１図は、本発明に係る回路模擬試験装置の原理図、
第２図は、本発明に係る回路模擬試験装置による半導体
集積回路の試験方法の原理図をそれぞれ示している。

本発明に係るアナログ回路とデジタル回路が混在する
被試験半導体装置を試験評価する回路模擬試験装置は、
例えば第１図に示すように、 テストパターンデータD1及び期待値データD7を供給す
るデータ供給手段１と、 前記テストパターンデータD1から前記被試験半導体装
置16のデジタル回路用テストデータD2とアナログ回路用
テストデータD2とを作成し、該デジタル回路用テストデ
ータD2を前記被試験半導体装置16のデジタル回路に供給
する第１のデータ処理手段12と、 前記第１のデータ処理手段12からの前記アナログ回路
用テストデータD2をデジタル・アナログ変換してアナロ
グ試験信号D3とし、該アナログ試験信号D3を前記被試験
半導体装置16のアナログ回路に供給する第２のデータ処
理手段13と、 前記被試験半導体装置16のアナログ回路に対して、該
アナログ回路の状態を設定するアナログ試験条件データ
D6を供給する第３のデータ処理手段14とを備え、 前記第３のデータ処理手段14は、前記被試験半導体装
置16及び前記第２のデータ処理手段13を含めて回路シミ
ュレーションを行い、 前記第２のデータ処理手段13は、前記被試験半導体装
置16のアナログ回路からのアナログ出力信号D4をアナロ
グ・デジタル変換して試験結果データD51を生成し、 前記第１のデータ処理手段12は、前記被試験半導体装
置16のデジタル回路からの試験結果データD52及び前記
第２のデータ処理手段13でアナログ・デジタル変換され
た試験結果データD51を受け取り、前記データ供給手段1
1からの期待値データD7と比較することを特徴とする。

更に本発明に係るアナログ回路とデジタル回路が混在
する被試験半導体装置を試験評価する方法は、 テストパターンデータD1から前記被試験半導体装置16
のデジタル回路用テストデータD2とアナログ回路用テス
トデータD2とを作成し、 前記デジタル回路用テストデータD2を前記被試験半導
体装置16のデジタル回路に供給して試験結果データD52
を得る論理シミュレーションを行うと共に、アナログ回
路用テストデータD2をデジタル・アナログ変換したアナ
ログ試験信号D3を前記被試験半導体装置16のアナログ回
路に供給し、得られたアナログ出力信号D4をアナログ・
デジタル変換して試験結果データD51を得る回路シミュ
レーションを行うステップと、 前記論理シミュレーションによる前記被試験半導体装
置のデジタル回路からの試験結果データD52及び前記回
路シミュレーションによる前記アナログ回路からの試験
結果データD51と、前記被試験半導体装置の期待値デー
タD7とを比較するステップとを含んでいる。

更に本発明に係るアナログ回路とデジタル回路が混在
する被試験半導体装置を試験評価する方法は、上記試験
評価する方法において、更に、 前記被試験半導体装置16のアナログ回路に対して、予
め、該アナログ回路の状態を設定するアナログ試験条件
データD6を供給するステップを含むことが出来る。

〔作 用〕

本発明の装置によれば、被試験半導体装置16にアナロ
グ試験データD3を供給する第２のデータ処理手段13及
び、該処理手段13からの模擬試験結果データD51と被試
験半導体装置15のテストパターンデータD1に係る期待値
データD7とを比較処理する第１のデータ処理手段12が設
けられている。

このため、被試験半導体装置16のテストパターンデー
タD1がデータ供給手段11から第１のデータ処理手段12に
供給されると、該処理手段12により、テストパターンデ
ータD1に基づく論理テストデータD2が作成処理され、該
データD2が第２のデータ処理手段13と被試験半導体装置
16のデジタル部に供給される。また、第２のデータ処理
手段13では、論理テストデータD2がデジタル／アナログ
変換処理され、該作成処理されたアナログ試験データD3
が被試験半導体装置16のアナログ部に供給される。

一方、第３のデータ処理手段14により、論理テストデ
ータD2に基づいてアナログ試験条件データD6が作成処理
され、該データD6が被試験半導体装置16のアナログ部に
供給される。

さらに、被試験半導体装置16からのアナログ出力デー
タD4は第２のデータ処理手段13によりアナログ／デジタ
ル変換処理され、該変換処理された試験結果データD51
が該被試験半導体装置16からの試験結果データD52と共
に第１のデータ処理手段12に供給される。このことで、
被試験半導体装置16の試験結果データD51,D52とそのテ
ストパターンデータD1に係る期待値データD7とを比較処
理することができる。

これにより、被試験半導体装置16を試作製造した被試
験LSIを先に得られた試験プログラムにより、その試験
をした場合、そのアナログ部とデジタル部の結合部分や
IC外付け回路とIC内部回路との結合部分を含めた動作確
認をすることが可能となる。

また、本発明の試験方法では、ステップP1で、まず、
テストパターンデータD1から被試験半導体装置16のデジ
タル回路用のテスト信号とアナログ回路用のテスト信号
と、被試験半導体装置16のアナログ回路の動作条件を設
定する制御信号とが作成されている。そして、ステップ
P2では、デジタル回路用のテスト信号を被試験半導体装
置16のデジタル回路に供給すると共に、論理シミュレー
ションが実行されている。これに併せて、ステップP3で
被試験半導体装置16のアナログ試験を補助するデジタル
・アナログ回路にアナログ回路用のテスト信号が供給さ
れると、アナログ回路用のテスト信号はデジタル・アナ
ログ回路でアナログ信号に変換される。

更に、アナログ信号に変換されたアナログ試験信号を
被試験半導体装置16のアナログ回路に供給する。する
と、ステップP4で制御信号に基づいてアナログ試験条件
が設定され、被試験半導体装置16のアナログ回路、デジ
タル・アナログ回路及びアナログ・デジタル回路を含め
た回路シミュレーションが実行される。このとき、アナ
ログ回路のアナログ出力信号はアナログ・デジタル回路
でデジタル信号に変換される。

回路シミュレーションによるアナログ・デジタル回路
からのデジタル試験結果信号や論理シミュレーションに
よるデジタル回路からのデジタル試験結果信号は、ステ
ップP5で被試験半導体装置16のデジタル期待値信号と比
較される。この比較により、デジタル・アナログ回路及
びアナログ・デジタル回路のオフセットを含めた形でテ
ストパターンデータの妥当性をチエックすることができ
る。

このため、被試験半導体装置16のデジタル部に対する
論理シミュレーションとアナログ部に対する回路シミュ
レーションとを総合して行うことが可能となる。このこ
とで、例えば、ステップP3で被試験LSI16の論理テスト
データD2に基づいてアナログ試験データD3を作成処理す
る際に、予めLSIテスタ等のアナログ／デジタル要素を
含めることにより、その影響を取り除くことができる。
すなわち、該被試験半導体装置16を試作製造した被試験
LSIを先に得られた試験プログラムにより、その試験を
した際に、その試験結果データからLSIテスタ等のアナ
ログ／デジタル要素を取り除くことができる。従って、
該試験結果データと期待値データとを比較処理した際
に、オフセットが介入しない高信頼度の結果を得ること
が可能となる。

このように本発明に係る試験方法では、デジタル・ア
ナログ回路やアナログ・デジタル回路のオフセットを含
めたテストパターンデータを作成することができる。こ
のテストパターンデータを使用すると、LSIテスタのデ
ジタル・アナログ回路及びアナログ・デジタル回路のオ
フセットを取り除いた試験ができる。

これにより、アナログ信号の波形解析を行う高精度な
アナログ試験機能を備えたテスタを用いずとも、通常の
デジタル試験装置のみでアナログ・デジタル回路混在IC
を試験することができる。また、試験精度の向上が図ら
れ、これによる回路シミュレーション精度とテストパタ
ーンの信頼度の向上を図ること、及び、試験プログラム
開発の短縮化を図ることが可能となる。

〔実施例〕

次に図を参照しながら本発明の実施例について説明を
する。

第３〜10図は、本発明の実施例に係る回路模擬試験装
置及び該装置における半導体集積回路の試験方法を説明
する図であり、第２図は、本発明の実施例に係る回路シ
ミュレーションシステムの構成図を示している。

図において、アナログ／デジタル回路が混在する被試
験半導体装置26（第４図参照）の試験評価をする回路シ
ミュレーションシステムは、テストデータファイルメモ
リ21,論理シミュレーションエディタ22,LSIテスタ回路
シミュレーションエディタ23,回路シミュレーションエ
ディタ24,制御装置（以下MPUという）25,一時データフ
ァイルメモリ27,キーボード28ディスプレイ29及びシス
テムバス30等から成る。

すなわち、21はデータ供給手段11の一実施例となるテ
ストデータファイルメモリであり、被試験半導体装置26
のテストパターンデータD1を格納するものである。

22は第１のデータ処理手段12の一実施例となる論理シ
ミュレーションエディタであり、論理テストデータD2に
基づいて被試験LSI16のデジタル回路（論理回路）の動
作やLSIテスタを含めた被試験LSI16のアナログ回路を論
理シミュレーションするものである。論理テストデータ
D2は、テストパターンデータD1の「０」，「１」を組み
合わせて作成する。組み合わせ方は、被試験LSI16のデ
ジタル回路によって異なる。

論理テストデータD2は、被試験LSI16のアナログ回路
とLSIテスタとを含めた回路を試験するためのアナログ
回路用のテスト信号と、その論理回路を試験するデジタ
ル回路用のテスト信号に分かれる。

ここで、LSIテスタは、デジタル・アナログ変換回路
やアナログ・デジタル変換回路を含んでいる。デジタル
・アナログ変換回路は、アナログ回路用のテスト信号
（デジタル信号）をアナログ信号に変換する。アナログ
・デジタル変換回路は、アナログ回路からの出力信号を
デジタル信号に変換する。この判定処理は、例えば、LS
Iテスタ回路シミュレーションエディタ23からの模擬試
験結果データD51やD52と被試験半導体装置26のテストパ
ターンデータD1に係る期待値データD7とを比較処理する
ものである。

23は第２のデータ処理手段13の一実施例となるLSIテ
スタ回路シミュレーションエディタであり、アナログ回
路用のテスト信号に基づいてLSIテスタのデジタル・ア
ナログ回路やアナログ・デジタル回路の動作をシミュレ
ーションするものである。LSIテスタ回路シミュレーシ
ョンエディタ23は、アナログ回路用のテスト信号をアナ
ログ信号に変換して、被試験LSI16のアナログ回路にア
ナログ試験データD3を供給する。エディタ23は、被試験
LSI16のアナログ回路の出力信号をデジタル信号に変換
して試験結果データD51をエディタ22に出力する。ま
た、被試験半導体装置26からのアナログ出力データD4の
アナログ／デジタル変換処理をして模擬試験結果データ
D51を出力するものである。

24は第３のデータ処理手段14の一実施例となる回路シ
ミュレーションエディタであり、アナログ回路用のテス
ト信号に基づいてLSIテスタを含めた被試験LSI16のアナ
ログ回路の動作をシミュレーションするものである。回
路シミュレーションエディタ24は、アナログ回路用のテ
スト信号から被試験LSI16のアナログ回路の試験に必要
なアナログ試験条件データD6を作成する。

25は制御手段15の一実施例となるMPUであり、テスト
データファイルメモリ21,論理シミュレーションエディ
タ22,LSIテスタ回路シミュレーションエディタ23,回路
シミュレーションエディタ24及びその他の入出力を制御
するものである。

なお、一時データファイルメモリ27はテストパターン
データD1,論理テストデータD2,模擬試験結果データD51
やD52,期待値データD7及びその他のデータD8〜D10を一
時格納するものである。キーボード28はオペレータが入
力データD9を入力するものであり、ディスプレイ29は表
示データD10に基づいて画像表示するものである。ま
た、各機能機器はシステムバス30により接続されてい
る。

これにより、本発明の実施例に係る回路シミュレーシ
ョンシステムの構成する。

次に、当該シミュレーションシステムの動作機能につ
いて説明をする。

第４図は、本発明の実施例に係る回路シミュレーショ
ンシステムの動作を説明するデータ内容図を示してい
る。

図において、D1はテストパターンデータであり、設計
データに基づいて開発された被試験半導体装置26のテス
トデータである。このテストパターンデータD1は、テス
トパターン供給部31から論理シミュレーション部32に供
給される。また、D2は論理テストデータであり、アナロ
グ回路とLSIテスタとを含めた回路と論理回路（デジタ
ル回路）とを試験するためのデータ（「０」，「１」の
組み合わせ信号）である。論理テストデータD2はデジタ
ル回路用のテスト信号とアナログ回路用のテスト信号か
ら成る。論理テストデータD2は論理シミュレーション部
32から被試験半導体装置26のデジタル部とLSIテスタ回
路シミュレーション部33とに供給される。

D3はアナログ試験データであり、LSIテスタ回路シミ
ュレーション部33から被試験半導体装置26のアナログ部
に供給される。この際のアナログ試験データD3は、論理
シミュレーション部32からの論理テストデータD2がデジ
タル／アナログ変換回路33A,33Bによりデジタル／アナ
ログ変換処理されて生成されるものである。なお、LSI
テスタ回路シミュレーション部については、第５図〜第
７図において説明をする。

D4はアナログ出力データであり、被試験半導体装置26
からLSIテスタ回路シミュレーション部33に供給され
る。D51,D52は試験結果データであり、被試験半導体装
置26のアナログ部からの模擬試験結果データD51と、そ
のデジタル部からの模擬試験結果データD52に区別され
る。

また、D6はアナログ試験条件データであり、回路シミ
ュレーション部34から被試験半導体装置26のアナログ部
に供給される。D7は期待値データであり、テストパター
ン供給部31から論理シミュレーション部32に供給され
る。

第５図は、本発明の実施例に係るLSIテスタ回路シミ
ュレーション部の説明図を示している。

図において、33はLSIテスタ回路シミュレーション部
であり、アナログ試験データD3の発生に要するアナログ
素子から成る。例えば、e1〜e3は電圧源であり、e1は
「Ｈ」レベルの電圧ＶIHを供給するものであり、e2は
「Ｌ」レベルの電圧ＶILを供給するものである。ＲSW1,
RSW2…はリレースイッチであり、論理テストデータD2に
基づいて、電圧ＶIH/VILを被試験半導体装置26のアナロ
グ入力端子ＴI1〜ＴInに供給するものである。

また、e3は基準電圧ＶREFを供給する電圧源である。
ＯP1,OP2…はコンパレータであり、被試験半導体装置26
のアナログ出力端子ＴO1〜ＴOnからのアナログ出力デー
タD4を基準電圧ＶREFに基づいて比較し、それを模擬試
験結果データD51として論理シミュレーション部32に出
力するものである。

なお、アナログ素子には他に、コンデンサ素子，抵抗
素子及び電流源が使用される。

これにより、被試験半導体装置26の試験結果データD5
1,D52とそのテストパターンデータD1に係る期待値デー
タD7とを比較処理することができる。

第６図（ａ），（ｂ）は、本発明の実施例に係るD/A
変換回路の構成図を示している。

同図（ａ）は、先の実施例に使用されるD/A変換回路
であり、リレースイッチＲSW，電圧源e1,e2から成る。
リレースイッチＲSWの制御方法は、論理テストデータD2
が「Ｈ」レベルのときに、電圧ＶIHが選択される。ま
た、該データD2が「Ｌ」レベルのときに、電圧ＶILが選
択されるものである。

これにより、論理テストデータD2に基づいてアナログ
試験データD3を生成することができる。

同図（ｂ）は、他の実施例に使用されるD/A変換回路
であり、１ビットD/A変換器，電圧源e1,e2から成る。１
ビットD/A変換器の機能は、論理テストデータD2の
「Ｈ」，「Ｌ」レベルに応じて、電圧ＶIH/VILを選択出
力するものである。

これにより、論理テストデータD2に基づいてアナログ
試験データD3を生成することができる。

第７図（ａ），（ｂ）は、本発明の実施例に係るA/D
変換回路の構成図を示している。

同図（ａ）は、先の実施例に使用されるA/D変換回路
の構成図を示している。A/D変換回路は、コンパレータO
P及び閾値電圧ＶTHを出力する電圧源e0から成る。コン
パレータOPの比較処理は、被試験半導体装置26からのア
ナログ出力データD4に係る電圧ＶINが閾値電圧ＶTHより
も小さいときは、模擬試験結果データD51＝「Ｌ」レベ
ルを出力する。また、アナログ出力データD4に係る電圧
ＶINが閾値電圧ＶTHよりも大きいときは、模擬試験結果
データD51＝「Ｈ」レベルを出力するものである。

これにより、被試験半導体装置26からのアナログ出力
データD4を模擬試験結果データD51にA/D変換処理するこ
とができる。

同図（ｂ）は、他の実施例に使用されるA/D変換回路
であり、二つのコンパレータＯPa,OPb，インバータＩN
1,IN2,AND論理回路ＡND及びOR論理回路ORから成る。当
該回路の機能は、被試験半導体装置26からのアナログ出
力データD4に係る電圧ＶINに基づいて、模擬試験結果デ
ータD51＝「Ｈ」，「不定」，「Ｌ」レベルの三状態を
出力するものである。すなわち、被試験半導体装置26か
らの電圧ＶINが基準電圧ＶOL（ＶOL＜ＶOH）よりも小さ
い場合には、コンパレータＯPa,OPbの出力が共に「Ｌ」
レベルとなることから模擬試験結果データD51が「Ｌ」
レベルとなる。

また、被試験半導体装置26からの電圧ＶINが基準電圧
ＶOLよりも大きく、電圧ＶINが基準電圧ＶOHよりも小さ
い場合には、コンパレータＯPaの出力が「Ｌ」レベル,O
Pbの出力が「Ｈ」レベルとなることから模擬試験結果デ
ータD51が「不定」状態となる。

さらに、被試験半導体装置26からの電圧ＶINが基準電
圧ＶOHよりも大きい場合には、コンパレータＯPa,OPbの
出力が共に「Ｈ」レベルとなることから模擬試験結果デ
ータD51が「Ｈ」レベルとなる。

これにより、被試験半導体装置26からのアナログ出力
データD4を「Ｈ」，「不定」，「Ｌ」レベルの三値の模
擬試験結果データD51にA/D変換処理することができる。

このようにして、本発明の実施例に係る回路シミュレ
ーションシステムによれば、被試験半導体装置26にアナ
ログ試験データD3を供給するLSIテスタ回路シミュレー
ションエディタ23及び、該エディタ23からの模擬試験結
果データD51と被試験半導体装置15のテストパターンデ
ータD1に係る期待値データD7とを比較処理する論理シミ
ュレーションエディタ22が設けられている。

このため、被試験半導体装置26のテストパターンデー
タD1がテストデータファイルメモリ21から論理シミュレ
ーションエディタ22に供給されると、該エディタ22によ
り、テストパターンデータD1に基づく論理テストデータ
D2が作成処理され、該データD2がLSIテスタ回路シミュ
レーションエディタ23と被試験半導体装置26のデジタル
部に供給される。また、該エディタ23では、論理テスト
データD2がデジタル／アナログ変換処理され、該作成処
理されたアナログ試験データD3が被試験半導体装置26の
アナログ部に供給される。

一方、回路シミュレーションエディタ24により、論理
テストデータD2に基づいてアナログ試験条件データD6が
作成処理され、該データD6が被試験半導体装置26のアナ
ログ部に供給される。

さらに、被試験半導体装置26からのアナログ出力デー
タD4はLSIテスタ回路シミュレーションエディタ23によ
りアナログ／デジタル変換処理され、該変換処理された
試験結果データD51が該被試験半導体装置26からの試験
結果データD52と共に論理シミュレーションエディタ22
に供給される。このことで、被試験半導体装置26の試験
結果データD51,D52とそのテストパターンデータD1に係
る期待値データD7とを比較処理することができる。

これにより、被試験半導体装置26を試作製造した被試
験LSIを先に得られた試験プログラムにより、その試験
をした場合、そのアナログ部とデジタル部の結合部分や
IC外付け回路とIC内部回路との結合部分を含めた動作確
認をすることが可能となる。

次に、本発明の実施例に係る回路シミュレーションシ
ステムにより被試験半導体装置26を試験する方法につい
て説明をする。ここで、LSIテスタ回路シミュレーショ
ン部33のD/A変換回路には第６図（ａ）を用い、A/D変換
回路には第７図（ｂ）を用いる場合について説明をす
る。

第８図は、本発明の実施例に係る回路シミュレーショ
ンシステムにおける半導体集積回路の試験方法のフロー
チャートであり、第９図はその補足説明図を示してい
る。

第８図において、アナログ／デジタル回路が混在する
被試験半導体装置26（第４図参照）の試験をする場合、
まず、ステップP1で被試験半導体装置26のテストパター
ンデータD1を論理シミュレーション部32に供給する。

次に、ステップP2でテストパターンデータD1に基づい
て論理テストデータD2の作成処理をする。この際に、LS
Iテスタ回路シミュレーション部33と被試験半導体装置2
6のデジタル部とに論理テストデータD2が出力される。

次いで、ステップP3で論理テストデータD2に基づいて
被試験半導体装置26のデジタル回路の論理動作等の第１
の模擬試験処理をする。この際の模擬試験処理は、従来
例と同様な内容により行う。

併せて、ステップP4で被試験半導体装置26の論理テス
トデータD2をLSIテスタ回路シミュレーション部33のD/A
変換回路に供給する。ここで、第９図の動作タイムチャ
ートに示したような論理テストデータD2＝「１」，
「０」がリレースイッチＲSW1,RSW2…に供給される。

次に、ステップP5で論理テストデータD2に基づいてア
ナログ試験データD3を作成処理をする。この際に、論理
テストデータD2によりリレースイッチＲSW1,RSW2…が所
定周期に基づいて「ON」することから、アナログ試験デ
ータD3となる電圧ＶIL/VIHが被試験半導体装置26のアナ
ログ入力端子ＴI1,TI2…に供給される。

さらに、ステップP6でアナログ試験データD3に基づい
て被試験半導体装置26のアナログ回路に係る非線形動作
等の第２の模擬試験処理をする。この際の試験処理は、
例えば、回路シミュレーション部34からのアナログ試験
条件に基づいて、アナログ回路の非線形特性の動作確認
が行われる。ここで、第９図に示すようなアナログ出力
データD4が被試験半導体装置26からLSIテスタ回路シミ
ュレーション部33に出力される。

その後、ステップP7で第1,第２の模擬試験処理により
得られた試験結果データD51,D52に基づいて被試験半導
体装置26の判定処理をする。この判定処理は、第９図に
示すように、LSIテスタ回路シミュレーション部33から
の模擬試験結果データD51＝「０」，「不定」，「１」
と、その被試験半導体装置26のテストパターンデータD1
に係る期待値データD7とを比較処理するものである。こ
れにより、アナログ／デジタル回路が混在する被試験半
導体装置26の試験パターン等を確認することができる。

このようにして、本発明の実施例に係る試験方法によ
れば、ステップP7で第1,第２の模擬試験処理により得ら
れた試験結果データD51,D52に基づいて被試験半導体装
置26の判定処理をしている。

このため、被試験半導体装置26のデジタル部に対する
論理シミュレーションとアナログ部に対する回路シミュ
レーションとを総合して行うことが可能となる。このこ
とで、例えば、ステップP5で被試験半導体装置26の論理
テストデータD2に基づいてアナログ試験データD3を作成
処理する際に、予めLSIテスタ等のアナログ／デジタル
要素を含めることにより、その影響を取り除くことがで
きる。すなわち、該被試験半導体装置26を試作製造した
被試験LSIを先に得られた試験プログラムにより、その
試験をした際に、その試験結果データからLSIテスタ等
のアナログ／デジタル要素を取り除くことができる。従
って、該試験結果データと期待値データとを比較処理し
た際に、オフセットが介入しない高信頼度の結果を得る
ことが可能となる。

これにより、試験精度の向上が図られ、これによる回
路シミュレーション精度とテストパターンの信頼度の向
上を図ること、及び試験プログラム開発の短縮化を図る
ことが可能となる。

なお、第10図は、本発明の実施例に係るテストパター
ンを利用する試験システムの構成図である。

これによれば、本発明の実施例に係る回路シミュレー
ションにより作成したテストパターンは、アナログ試験
条件データも該テストパターンに含めることができる。
このことから、第10図のように試作製造した被試験LSI3
7を先に得られた試験プログラムにより、その試験をし
た場合、第12図のような外部からのアナログ試験条件の
設定が不要となる。

これにより、アナログ／デジタル回路が混在する被試
験LSI37の機能・動作試験の簡略化を図ることも可能と
なる。

〔発明の効果〕

以上説明したように、本発明の装置によれば、被試験
半導体装置にアナログ試験データを供給する第２のデー
タ処理手段及びその模擬試験結果データと被試験半導体
装置の期待値データとを比較処理する第１のデータ処理
手段が設けられている。

このため、被試験半導体装置を試作製造した被試験LS
Iを先に得られた試験プログラムにより、その試験をし
た場合、そのアナログ部とデジタル部の結合部分やIC外
付け回路とIC内部回路との結合部分を含めた動作確認を
することが可能となる。

また、本発明の試験方法によれば、回路シミュレーシ
ョンによるアナログ回路の試験結果信号と、被試験半導
体装置の期待値信号とを比較しているので、デジタル・
アナログ回路やアナログ・デジタル回路のオフセットを
含めた形でテストパターンデータの妥当性をチエックす
ることができる。

このため、被試験半導体装置のデジタル部に対する論
理シミュレーションとアナログ部に対する回路シミュレ
ーションとを総合して行なうことが可能となる。このこ
とで、デジタル・アナログ回路やアナログ・デジタル回
路のオフセットを含んだテストパターンデータが作成で
きるので、このテストパターンデータを使用して実際の
LSIを試験した際に、その試験結果データからLSIテスタ
のデジタル・アナログ回路やアナログ・デジタル回路の
オフセットを取り除くことができる。従って、該試験結
果データと期待値データとを比較処理した際に、オフセ
ットが介入しない高信頼度の結果を得ることが可能とな
る。

これにより、試験精度の向上が図られることから回路
シミュレーション精度とテストパターンの信頼度の向上
を図ること、及び試験プログラム開発の短縮化を図るこ
とが可能となる。

【図面の簡単な説明】

第１図は、本発明に係る回路模擬試験装置の原理図、 第２図は、本発明に係る回路模擬試験装置における半導
体集積回路の試験方法の原理図、 第３図は、本発明の実施例に係る回路シミュレーション
システムの構成図、 第４図は、本発明の実施例に係る回路シミュレーション
システムの動作機能の説明図、 第５図は、本発明の実施例に係るLSIテスタ回路シミュ
レーション部の説明図、 第６図は、本発明の実施例に係るD/A変換回路の構成
図、 第７図は、本発明の実施例に係るA/D変換回路の構成
図、 第８図は、本発明の実施例に係るLSI試験方法のフロー
チャート、 第９図は、本発明の実施例に係るLSI試験方法の補足説
明図、 第10図は、本発明の実施例に係るテストパターンを利用
する試験システムの構成図、 第11図は、従来例に係るアナログ／デジタル回路混在LS
Iの回路模擬試験の説明図、 第12図は、従来例に係る問題点を説明する試験システム
の構成図である。 （符号の説明） 11……データ供給手段、 12……第１のデータ処理手段、 13……第２のデータ処理手段、 14……第３のデータ処理手段、 15……制御手段、 D1……テストパターンデータ、 D2……論理テストデータ、 D3……アナログ試験データ、 D4……アナログ出力データ、 D51,D52……試験結果データ、 D6……アナログ試験条件データ、 D7……期待値データ。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−242872（ＪＰ，Ａ) 特開 昭61−234377（ＪＰ，Ａ) 特開 昭57−97466（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G01R 31/28

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】アナログ回路とデジタル回路が混在する被
   試験半導体装置を試験評価する回路模擬試験装置におい
   て、 テストパターンデータ及び期待値データを供給するデー
   タ供給手段と、 前記テストパターンデータから前記被試験半導体装置の
   デジタル回路用テストデータとアナログ回路用テストデ
   ータとを作成し、該デジタル回路用テストデータを前記
   被試験半導体装置のデジタル回路に供給する第１のデー
   タ処理手段と、 前記第１のデータ処理手段からの前記アナログ回路用テ
   ストデータをデジタル・アナログ変換してアナログ試験
   信号とし、該アナログ試験信号を前記被試験半導体装置
   のアナログ回路に供給する第２のデータ処理手段と、 前記被試験半導体装置のアナログ回路に対して、該アナ
   ログ回路の状態を設定するアナログ試験条件データを供
   給する第３のデータ処理手段とを備え、 前記第３のデータ処理手段は、前記被試験半導体装置及
   び前記第２のデータ処理手段を含めて回路シミュレーシ
   ョンを行い、 前記第２のデータ処理手段は、前記被試験半導体装置の
   アナログ回路からのアナログ出力信号をアナログ・デジ
   タル変換して試験結果データを生成し、 前記第１のデータ処理手段は、前記被試験半導体装置の
   デジタル回路からの試験結果データ及び前記第２のデー
   タ処理手段でアナログ・デジタル変換された試験結果デ
   ータを受け取り、前記データ供給手段からの期待値デー
   タと比較することを特徴とする、回路模擬試験装置。
2. 【請求項２】アナログ回路とデジタル回路が混在する被
   試験半導体装置を試験評価する方法において、該方法
   は、 テストパターンデータから前記被試験半導体装置のデジ
   タル回路用テストデータとアナログ回路用テストデータ
   とを作成し、 前記デジタル回路用テストデータを前記被試験半導体装
   置のデジタル回路に供給して試験結果データを得る論理
   シミュレーションを行うと共に、アナログ回路用テスト
   データをデジタル・アナログ変換したアナログ試験信号
   を前記被試験半導体装置のアナログ回路に供給し、得ら
   れたアナログ出力信号をアナログ・デジタル変換して試
   験結果データを得る回路シミュレーションを行うステッ
   プと、 前記論理シミュレーションによる前記被試験半導体装置
   のデジタル回路からの試験結果データ及び前記回路シミ
   ュレーションによる前記アナログ回路からの試験結果デ
   ータと、前記被試験半導体装置の期待値データとを比較
   するステップとを含む、被試験半導体回路模擬試験装置
   における半導体集積回路の試験方法。
3. 【請求項３】請求項２に記載の被試験半導体装置を試験
   評価する方法において、該方法は、更に、 前記被試験半導体装置のアナログ回路に対して、予め、
   該アナログ回路の状態を設定するアナログ試験条件デー
   タを供給するステップを含む、被試験半導体回路模擬試
   験装置における半導体集積回路の試験方法。