JP2833566B2 - 出力バッファ型ａｔｍ交換機とそのスイッチ制御方法 - Google Patents
出力バッファ型ａｔｍ交換機とそのスイッチ制御方法Info
- Publication number
- JP2833566B2 JP2833566B2 JP3100296A JP3100296A JP2833566B2 JP 2833566 B2 JP2833566 B2 JP 2833566B2 JP 3100296 A JP3100296 A JP 3100296A JP 3100296 A JP3100296 A JP 3100296A JP 2833566 B2 JP2833566 B2 JP 2833566B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- line
- vpi
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は広帯域ＩＳＤＮを実
現するための出力バッファ型ＡＴＭ交換機とそのスイッ
チ制御方法に関し、特に出力バッファ型ＡＴＭスイッチ
のバッファのオーバーフロー回避制御技術に関する。
現するための出力バッファ型ＡＴＭ交換機とそのスイッ
チ制御方法に関し、特に出力バッファ型ＡＴＭスイッチ
のバッファのオーバーフロー回避制御技術に関する。
【０００２】
【従来の技術】従来の出力バッファセルスイッチの制御
は出力バッファのデータ占有量を常時監視して予め定め
た閾値を越えた場合に前段にある入力バッファの読み出
しを停止し出力バッファにデータが入力しないように制
御して出力バッファがオーバーフローを起こしてセル廃
棄が起きないようにしていた。
は出力バッファのデータ占有量を常時監視して予め定め
た閾値を越えた場合に前段にある入力バッファの読み出
しを停止し出力バッファにデータが入力しないように制
御して出力バッファがオーバーフローを起こしてセル廃
棄が起きないようにしていた。
【０００３】
【発明が解決しようとする課題】従来の出力バッファセ
ルスイッチの出力バッファのオーバーフロー制御の場合
は、出力バッファのデータ占有量を常時監視して予め定
めた閾値を越えた場合に前段にある入力バッファの読み
出しを停止し出力バッファにデータが入力しないように
制御して出力バッファがオーバーフローを起こしてセル
廃棄が起きないようにしているため、前段に入力バッフ
ァが必要であり、また、その入力バッファの容量も閾値
を越えた出力バッファに入力される全ての入力バッファ
の読み出しを止める必要があるため、実際に必要な入力
バッファの容量の入力回線本数倍が必要であった。
ルスイッチの出力バッファのオーバーフロー制御の場合
は、出力バッファのデータ占有量を常時監視して予め定
めた閾値を越えた場合に前段にある入力バッファの読み
出しを停止し出力バッファにデータが入力しないように
制御して出力バッファがオーバーフローを起こしてセル
廃棄が起きないようにしているため、前段に入力バッフ
ァが必要であり、また、その入力バッファの容量も閾値
を越えた出力バッファに入力される全ての入力バッファ
の読み出しを止める必要があるため、実際に必要な入力
バッファの容量の入力回線本数倍が必要であった。
【０００４】また、出力バッファの容量は、全ての出力
回線毎に一定容量にしなければならないため、出力バッ
ファのオーバーフローによるセル廃棄を回避するため
に、全ての出力バッファの容量を大きくする必要があ
り、バッファ容量は出力回線本数倍の追加が必要とな
り、ハードウェア規模が大きくなるという問題があっ
た。
回線毎に一定容量にしなければならないため、出力バッ
ファのオーバーフローによるセル廃棄を回避するため
に、全ての出力バッファの容量を大きくする必要があ
り、バッファ容量は出力回線本数倍の追加が必要とな
り、ハードウェア規模が大きくなるという問題があっ
た。
【０００５】本発明の目的は、回線毎の出力バッファの
容量を過度に大きくせずに、出力バッファのオーバーフ
ローを回避できる出力バッファ型ＡＴＭ交換機とそのス
イッチ制御方法を提供することである。
容量を過度に大きくせずに、出力バッファのオーバーフ
ローを回避できる出力バッファ型ＡＴＭ交換機とそのス
イッチ制御方法を提供することである。
【０００６】
【課題を解決するための手段】本発明の出力バッファ型
ＡＴＭ交換機のスイッチ制御方法は、入力されたＡＴＭ
セルからＶＰＩを抽出するステップと、入力回線番号で
あるハイウエイ番号をＶＰＩに付加するステップと、Ｏ
ＡＭセルのドロップ／インサ−ト処理を行うステップ
と、前記ハイウエイ番号を付加された回線毎のセルを多
重化するステップと、前記ＡＴＭセルのＶＰＩを出力回
線のＶＰＩに変換するステップを有する出力バッファ型
ＡＴＭ交換機のスイッチ制御方法において、出力回線毎
にバッファを占有しているセル数をカウントするステッ
プと、前記セルの占有数を比較して、最大のセル占有数
を有する出力バッファを選出するステップと、最大のセ
ル占有数を有する出力バッファに補助バッファを接続す
るステップとを有している。
ＡＴＭ交換機のスイッチ制御方法は、入力されたＡＴＭ
セルからＶＰＩを抽出するステップと、入力回線番号で
あるハイウエイ番号をＶＰＩに付加するステップと、Ｏ
ＡＭセルのドロップ／インサ−ト処理を行うステップ
と、前記ハイウエイ番号を付加された回線毎のセルを多
重化するステップと、前記ＡＴＭセルのＶＰＩを出力回
線のＶＰＩに変換するステップを有する出力バッファ型
ＡＴＭ交換機のスイッチ制御方法において、出力回線毎
にバッファを占有しているセル数をカウントするステッ
プと、前記セルの占有数を比較して、最大のセル占有数
を有する出力バッファを選出するステップと、最大のセ
ル占有数を有する出力バッファに補助バッファを接続す
るステップとを有している。
【０００７】前記出力回線毎にバッファを占有している
セル数をカウントするステップが、入力されたＡＴＭセ
ルからＶＰＩを抽出するステップと、ハイウエイ番号を
前記ハイウエイ回線番号を付加されたＶＰＩを多重化す
るステップと、前記多重化されたハイウエイ番号が付加
されたＶＰＩを多重分離し、この入力により各ＶＰＩに
対応する出力回線毎に出力バッファにセルが入力したこ
とを示すセルパルスを出力するステップと、出力回線の
出力レートを出力するステップと、前記セルパルスと出
力レートとから出力回線毎にバッファを占有しているセ
ル数をカウントするステップとからなるスイッチ制御方
法が本発明の出力バッファ型ＡＴＭ交換機のスイッチ制
御方法である。
セル数をカウントするステップが、入力されたＡＴＭセ
ルからＶＰＩを抽出するステップと、ハイウエイ番号を
前記ハイウエイ回線番号を付加されたＶＰＩを多重化す
るステップと、前記多重化されたハイウエイ番号が付加
されたＶＰＩを多重分離し、この入力により各ＶＰＩに
対応する出力回線毎に出力バッファにセルが入力したこ
とを示すセルパルスを出力するステップと、出力回線の
出力レートを出力するステップと、前記セルパルスと出
力レートとから出力回線毎にバッファを占有しているセ
ル数をカウントするステップとからなるスイッチ制御方
法が本発明の出力バッファ型ＡＴＭ交換機のスイッチ制
御方法である。
【０００８】本発明の出力バッファ型ＡＴＭ交換機は、
複数の回線の回線毎に設けられた、ＡＴＭセルを終端す
るインタフェースからなるインタフェース部と、インタ
フェース部から出力されたＡＴＭセルを出力回線に選択
して出力するスイッチ部とから構成され、前記インタフ
ェース部には、ＡＴＭセルからＶＰＩを抽出するＶＰＩ
抽出回路と、前記インタフェース部のハイウエイ番号を
前記ＶＰＩ抽出回路から出力されるＶＰＩに付加するハ
イウエイ番号付加回路と、ＡＴＭセルにＯＡＭセルのド
ロップ／インサート処理を行うセル処理回路とを有し、
前記スイッチ部には、前記各インタフェースから出力さ
れるＡＴＭセルを多重化するセル多重回路と、前記各Ａ
ＴＭセルのＶＰＩを出力回線のＶＰＩに変換するＶＰＩ
変換回路と、出力回線毎に設けられた出力バッファとを
有する、出力バッファ型ＡＴＭ交換機であって、前記イ
ンタフェース部のハイウエイ番号付加回路から出力され
るハイウエイ番号が付加されたＶＰＩを多重化するＶＰ
Ｉ多重化回路と、前記ＶＰＩ多重化回路から多重分離
し、出力されるハイウエイ番号を付加されたＶＰＩか
ら、該入力により出力回線毎に出力バッファにセルが入
力したことを意味するセルパルスを出力する出力回線検
出回路と、出力回線出力レートのクロックを発生する出
力レート発生回路と、出力回線検出回路から出力された
出力回線毎のセルパルスにより出力回線毎にカウントア
ップし、前記出力レート発生回路から出力される出力レ
ートクロックにより出力回線毎にカウントダウンするア
ップダウンカウンタと、アップダウンカウンタの示す値
による出力バッファ毎のセル占有数を比較して最大値を
有する出力回線を選択する比較回路とを有し、最大値を
有する出力バッファに補助出力バッファを接続する回路
とを有する。
複数の回線の回線毎に設けられた、ＡＴＭセルを終端す
るインタフェースからなるインタフェース部と、インタ
フェース部から出力されたＡＴＭセルを出力回線に選択
して出力するスイッチ部とから構成され、前記インタフ
ェース部には、ＡＴＭセルからＶＰＩを抽出するＶＰＩ
抽出回路と、前記インタフェース部のハイウエイ番号を
前記ＶＰＩ抽出回路から出力されるＶＰＩに付加するハ
イウエイ番号付加回路と、ＡＴＭセルにＯＡＭセルのド
ロップ／インサート処理を行うセル処理回路とを有し、
前記スイッチ部には、前記各インタフェースから出力さ
れるＡＴＭセルを多重化するセル多重回路と、前記各Ａ
ＴＭセルのＶＰＩを出力回線のＶＰＩに変換するＶＰＩ
変換回路と、出力回線毎に設けられた出力バッファとを
有する、出力バッファ型ＡＴＭ交換機であって、前記イ
ンタフェース部のハイウエイ番号付加回路から出力され
るハイウエイ番号が付加されたＶＰＩを多重化するＶＰ
Ｉ多重化回路と、前記ＶＰＩ多重化回路から多重分離
し、出力されるハイウエイ番号を付加されたＶＰＩか
ら、該入力により出力回線毎に出力バッファにセルが入
力したことを意味するセルパルスを出力する出力回線検
出回路と、出力回線出力レートのクロックを発生する出
力レート発生回路と、出力回線検出回路から出力された
出力回線毎のセルパルスにより出力回線毎にカウントア
ップし、前記出力レート発生回路から出力される出力レ
ートクロックにより出力回線毎にカウントダウンするア
ップダウンカウンタと、アップダウンカウンタの示す値
による出力バッファ毎のセル占有数を比較して最大値を
有する出力回線を選択する比較回路とを有し、最大値を
有する出力バッファに補助出力バッファを接続する回路
とを有する。
【０００９】上記のように本発明の出力バッファ型ＡＴ
Ｍ交換機は、各出力回線のアップダウンカウンタにより
出力回線のバッファの占有量を予め測定できその占有量
の一番大きな出力バッファの容量を前もって臨時に補助
出力バッファを追加増させることにより出力バッファの
バッファオーバーフローを回避することができる。
Ｍ交換機は、各出力回線のアップダウンカウンタにより
出力回線のバッファの占有量を予め測定できその占有量
の一番大きな出力バッファの容量を前もって臨時に補助
出力バッファを追加増させることにより出力バッファの
バッファオーバーフローを回避することができる。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の出力バッフ
ァ型ＡＴＭ交換機のスイッチ制御方法の一実施例のフロ
ーチャートである。ＡＴＭセルが入力すると（ステップ
５１）、ＶＰＩを抽出し（ステップ２）、ハイウエー番
号（ＨＷ番号と略称する）として入力回線番号を抽出し
てＶＰＩに付加して送出する（ステップ５３）。各入力
回線のＨＷ番号付加ＶＰＩから該当する出力回線を判定
する（ステップ５４）。次に、各出力回線について出力
バッファ毎のセルの占有数を測定する（ステップ５
５）。続いて、最大のセル占有数を有する出力バッファ
を選出する（ステップ５６）。
て図面を参照して説明する。図１は本発明の出力バッフ
ァ型ＡＴＭ交換機のスイッチ制御方法の一実施例のフロ
ーチャートである。ＡＴＭセルが入力すると（ステップ
５１）、ＶＰＩを抽出し（ステップ２）、ハイウエー番
号（ＨＷ番号と略称する）として入力回線番号を抽出し
てＶＰＩに付加して送出する（ステップ５３）。各入力
回線のＨＷ番号付加ＶＰＩから該当する出力回線を判定
する（ステップ５４）。次に、各出力回線について出力
バッファ毎のセルの占有数を測定する（ステップ５
５）。続いて、最大のセル占有数を有する出力バッファ
を選出する（ステップ５６）。
【００１１】他方、入力したＡＴＭセルにＯＡＭセルの
ドロップ／インサート処理を行い（ステップ５９）、自
然遅延のままセル多重化をし（ステップ６０）、出力Ｖ
ＰＩ変換後（ステップ６１）、出力バッファに格納され
る（ステップ６２）。ここで、ステップ５６で選出され
た出力バッファに補助出力バッファが接続され（ステッ
プ５７）、該バッファの出力を該当する出力端子に接続
する（ステップ５８）。
ドロップ／インサート処理を行い（ステップ５９）、自
然遅延のままセル多重化をし（ステップ６０）、出力Ｖ
ＰＩ変換後（ステップ６１）、出力バッファに格納され
る（ステップ６２）。ここで、ステップ５６で選出され
た出力バッファに補助出力バッファが接続され（ステッ
プ５７）、該バッファの出力を該当する出力端子に接続
する（ステップ５８）。
【００１２】また、上記の方法の中でステップ５３に続
いて、各入力回線からのＨＷ番号付加ＶＰＩを多重化し
（ステップ６４）、その後多重分離してＨＷ番号とＶＰ
Ｉとから入力回線の対応する出力回線を判定し（ステッ
プ６５）、入力セルがある都度、すなわちＨＷ番号付加
ＶＰＩが入力される都度、セルパルスを該当する出力バ
ッファ毎に出力し（ステップ６６）、その後、出力バッ
ファ毎のセルパルス数と出力レートとから出力バッファ
のセル占有数を測定し（ステップ６７）、ステップ５６
へ続くのが一つのより具体的な実施例である。
いて、各入力回線からのＨＷ番号付加ＶＰＩを多重化し
（ステップ６４）、その後多重分離してＨＷ番号とＶＰ
Ｉとから入力回線の対応する出力回線を判定し（ステッ
プ６５）、入力セルがある都度、すなわちＨＷ番号付加
ＶＰＩが入力される都度、セルパルスを該当する出力バ
ッファ毎に出力し（ステップ６６）、その後、出力バッ
ファ毎のセルパルス数と出力レートとから出力バッファ
のセル占有数を測定し（ステップ６７）、ステップ５６
へ続くのが一つのより具体的な実施例である。
【００１３】次に、本発明の出力バッファ型ＡＴＭ交換
機の一実施例について図面を参照して説明する。図２は
本発明の出力バッファ型ＡＴＭ交換機の一実施例のブロ
ック図である。このＡＴＭ交換機はインタフェース部２
００とスイッチ部３００とからなり、インタフェース部
からの出力は全てスイッチ部３００に入力する。インタ
フェース部２００はハイウエイの入力インタフェース
で、ハイウエイ毎にバーチャルパス番号であるＶＰＩを
抽出するＶＰＩ抽出回路と、ＯＡＭ処理をするＯＡＭ処
理と、ＨＷ番号付与回路とからなる。入力回線（以下回
線と略称する）１の入力端子Ａから入力された回線１の
入力ＡＴＭセル信号１０はＶＰＩ抽出回路１００に入力
される。ＶＰＩ抽出回路１００では入力された回線１の
入力ＡＴＭセル信号１０のＶＰＩ番号を抽出し、回線１
の入力ＶＰＩｌｌと回線１のＡＴＭセル信号１３を出力
する。回線１の入力ＶＰＩｌｌはハイウエイ（以下ＨＷ
と略称する）番号付加回路１０２に入力され、回線１を
示すＨＷ回線番号を付加されＨＷ番号付加入力ＶＰＩｌ
２として出力される。一方回線１のＡＴＭセル信号１３
はＯＡＭ処理１０１で０ＡＭセルのロード処理等により
遅延が加わって回線１の遅延ＡＴＭセル信号１４として
出力される。
機の一実施例について図面を参照して説明する。図２は
本発明の出力バッファ型ＡＴＭ交換機の一実施例のブロ
ック図である。このＡＴＭ交換機はインタフェース部２
００とスイッチ部３００とからなり、インタフェース部
からの出力は全てスイッチ部３００に入力する。インタ
フェース部２００はハイウエイの入力インタフェース
で、ハイウエイ毎にバーチャルパス番号であるＶＰＩを
抽出するＶＰＩ抽出回路と、ＯＡＭ処理をするＯＡＭ処
理と、ＨＷ番号付与回路とからなる。入力回線（以下回
線と略称する）１の入力端子Ａから入力された回線１の
入力ＡＴＭセル信号１０はＶＰＩ抽出回路１００に入力
される。ＶＰＩ抽出回路１００では入力された回線１の
入力ＡＴＭセル信号１０のＶＰＩ番号を抽出し、回線１
の入力ＶＰＩｌｌと回線１のＡＴＭセル信号１３を出力
する。回線１の入力ＶＰＩｌｌはハイウエイ（以下ＨＷ
と略称する）番号付加回路１０２に入力され、回線１を
示すＨＷ回線番号を付加されＨＷ番号付加入力ＶＰＩｌ
２として出力される。一方回線１のＡＴＭセル信号１３
はＯＡＭ処理１０１で０ＡＭセルのロード処理等により
遅延が加わって回線１の遅延ＡＴＭセル信号１４として
出力される。
【００１４】同様に回線２の入力端子Ｂから入力された
回線２の入力ＡＴＭセル信号１５はＶＰＩ抽出回路１０
３に入力される。ＶＰＩ抽出回路１０３では入力された
回線２の入力ＡＴＭセル信号１５のＶＰＩ番号を抽出
し、回線２の入力ＶＰＩｌ６と回線２のＡＴＭセル信号
１８を出力する。回線２の入力ＶＰＩｌ６はＨＷ番号付
加回路１０５に入力され、回線２を示すＨＷ番号を付加
され回線２のＨＷ番号付加入力ＶＰＩｌ７として出力さ
れる。一方、回線２のＡＴＭセル信号１８はＯＡＭ処理
１０４で０ＡＭセルのロード処理等の遅延が加わって回
線２の遅延ＡＴＭセル信号１９として出力される。
回線２の入力ＡＴＭセル信号１５はＶＰＩ抽出回路１０
３に入力される。ＶＰＩ抽出回路１０３では入力された
回線２の入力ＡＴＭセル信号１５のＶＰＩ番号を抽出
し、回線２の入力ＶＰＩｌ６と回線２のＡＴＭセル信号
１８を出力する。回線２の入力ＶＰＩｌ６はＨＷ番号付
加回路１０５に入力され、回線２を示すＨＷ番号を付加
され回線２のＨＷ番号付加入力ＶＰＩｌ７として出力さ
れる。一方、回線２のＡＴＭセル信号１８はＯＡＭ処理
１０４で０ＡＭセルのロード処理等の遅延が加わって回
線２の遅延ＡＴＭセル信号１９として出力される。
【００１５】回線Ｎ（Ｎは自然数）の入力端子Ｃから入
力された回線Ｎの入力ＡＴＭセル信号２０も同様に、Ｖ
ＰＩ抽出回路１０６に入力され、ＶＰＩ抽出回路１０６
が入力された回線Ｎの入力ＡＴＭセル信号２０のＶＰＩ
番号を抽出し、回線Ｎの入力ＶＰＩ２１と回線ＮのＡＴ
Ｍセル信号２３を出力する。回線Ｎの入力ＶＰＩ２１は
ＨＷ番号付加回路１０８に入力され、回線Ｎを示すＨＷ
番号を付加され回線ＮのＨＷ番号付加入力ＶＰＩ２２と
して出力される。一方、回線ＮのＡＴＭセル信号２３は
ＯＡＭ処理１０７で０ＡＭセルのロード処理等の遅延が
加わって回線Ｎの遅延ＡＴＭセル信号２４として出力さ
れる。
力された回線Ｎの入力ＡＴＭセル信号２０も同様に、Ｖ
ＰＩ抽出回路１０６に入力され、ＶＰＩ抽出回路１０６
が入力された回線Ｎの入力ＡＴＭセル信号２０のＶＰＩ
番号を抽出し、回線Ｎの入力ＶＰＩ２１と回線ＮのＡＴ
Ｍセル信号２３を出力する。回線Ｎの入力ＶＰＩ２１は
ＨＷ番号付加回路１０８に入力され、回線Ｎを示すＨＷ
番号を付加され回線ＮのＨＷ番号付加入力ＶＰＩ２２と
して出力される。一方、回線ＮのＡＴＭセル信号２３は
ＯＡＭ処理１０７で０ＡＭセルのロード処理等の遅延が
加わって回線Ｎの遅延ＡＴＭセル信号２４として出力さ
れる。
【００１６】回線１の遅延ＡＴＭセル信号１４と回線２
の遅延ＡＴＭセル信号１９と回線Ｎの遅延ＡＴＭセル信
号２４とはセル多重回路１０９に入力されＮ倍の速度の
ＡＴＭセルにセル多重化され多重ＡＴＭセル信号２５と
して出力される。多重ＡＴＭセル信号２６は、ＶＰＩ変
換回路１１０により出力される回線のＶＰＩに変換され
出力多重ＡＴＭセル信号２６として出力される。
の遅延ＡＴＭセル信号１９と回線Ｎの遅延ＡＴＭセル信
号２４とはセル多重回路１０９に入力されＮ倍の速度の
ＡＴＭセルにセル多重化され多重ＡＴＭセル信号２５と
して出力される。多重ＡＴＭセル信号２６は、ＶＰＩ変
換回路１１０により出力される回線のＶＰＩに変換され
出力多重ＡＴＭセル信号２６として出力される。
【００１７】出力多重ＡＴＭセル信号２６はＶＰＩに対
応した出力回線に応じたそれぞれの出力バッファ１１
１、１１２、・・・、１１３に入力されて書き込まれ
る。出力バッファ１１１、１１２、・・・、１１３から
はそれぞれ、出力回線１、２、・・・、Ｎに出力される
出力ＡＴＭセル信号２７、２８、・・・、２９が出力さ
れる。
応した出力回線に応じたそれぞれの出力バッファ１１
１、１１２、・・・、１１３に入力されて書き込まれ
る。出力バッファ１１１、１１２、・・・、１１３から
はそれぞれ、出力回線１、２、・・・、Ｎに出力される
出力ＡＴＭセル信号２７、２８、・・・、２９が出力さ
れる。
【００１８】出力回線１、２、・・・、Ｎの出力ＡＴＭ
セル信号２７、２８、・・・、２９はＮ：１セレクタ１
２１に入力され、Ｎ：１セレクタ１２１からは最大占有
量回線番号４３が出力される。
セル信号２７、２８、・・・、２９はＮ：１セレクタ１
２１に入力され、Ｎ：１セレクタ１２１からは最大占有
量回線番号４３が出力される。
【００１９】一方、出力回線１、２、・・・、Ｎの出力
ＡＴＭセル信号３６、３７、・・・、３８は選択セレク
タＮ：１セレクタ１２１により選択された結果、出力端
子Ｄ、Ｅ、・・・、Ｆから、それぞれ出力される。
ＡＴＭセル信号３６、３７、・・・、３８は選択セレク
タＮ：１セレクタ１２１により選択された結果、出力端
子Ｄ、Ｅ、・・・、Ｆから、それぞれ出力される。
【００２０】一方、入力回線１、２、・・・、ＮのＨＷ
番号付加入力ＶＰＩｌ２、１７、・・・、２２は、ＶＰ
Ｉ多重化回路１１４に入力され、Ｎ倍の速度に多重化さ
れ多重ＨＷ番号付加入力ＶＰＩ３５として出力され、出
力回線検出回路１１５に入力される。
番号付加入力ＶＰＩｌ２、１７、・・・、２２は、ＶＰ
Ｉ多重化回路１１４に入力され、Ｎ倍の速度に多重化さ
れ多重ＨＷ番号付加入力ＶＰＩ３５として出力され、出
力回線検出回路１１５に入力される。
【００２１】出力回線検出回路１１５は入力回線を示す
ＨＷ番号と抽出したＶＰＩ番号から出力される回線を判
定し、判定した出力回線に対応する出力回線１、２、・
・・、ＮにＡＴＭセルが出力される場合は、回線１、
２、・・・、Ｎ、それぞれのアップダウンカウンタにセ
ルパルス３６、３７、・・・、３８を出力する。すなわ
ち出力回線１、２、・・・、Ｎ、それぞれのセルパルス
３６、３７、・・・、３８は、それぞれ、アップダウン
カウンタ１１７、１１８、・・・、１１９に入力され
る。
ＨＷ番号と抽出したＶＰＩ番号から出力される回線を判
定し、判定した出力回線に対応する出力回線１、２、・
・・、ＮにＡＴＭセルが出力される場合は、回線１、
２、・・・、Ｎ、それぞれのアップダウンカウンタにセ
ルパルス３６、３７、・・・、３８を出力する。すなわ
ち出力回線１、２、・・・、Ｎ、それぞれのセルパルス
３６、３７、・・・、３８は、それぞれ、アップダウン
カウンタ１１７、１１８、・・・、１１９に入力され
る。
【００２２】出力セルレート発生回路１１６は、回線
１、２、・・・、Ｎの共通なセル読み出しセルレートで
回線読み出しＡＴＭセルパルス３９を発生する。回線読
み出しＡＴＭセルパルス３９はアップダウンカウンタ１
１７、アップダウンカウンタ１１８、アップダウンカウ
ンタ１１９に入力される。
１、２、・・・、Ｎの共通なセル読み出しセルレートで
回線読み出しＡＴＭセルパルス３９を発生する。回線読
み出しＡＴＭセルパルス３９はアップダウンカウンタ１
１７、アップダウンカウンタ１１８、アップダウンカウ
ンタ１１９に入力される。
【００２３】アップダウンカウンタ１１７は出力回線１
のセルパルス３６が入力された時「１」カウントアップ
し、回線読み出しＡＴＭセルパルス３９が入力された時
「１」カウントダウンし、出力回線１の出力バッファ１
１１に溜まっているＡＴＭセル数を示すカウンタで、そ
の値は出力回線１の出力バッファ占有測定値４０として
出力される。同様に、アップダウンカウンタ１１８、・
・・、１１９はそれぞれ出力回線２、・・・Ｎのセルパ
ルス３７、・・・、３８が入力された時「１」カウント
アップし、回線読み出しＡＴＭセルパルス３９が入力さ
れた時「１」カウントダウンし、出力回線２、・・・、
Ｎの出力バッファ１１２、・・・、１１３に溜まってい
るＡＴＭセル数を示すカウンタで、その値は出力回線
２、・・・、Ｎの出力バッファ占有測定値４１、・・・
４２として出力される。
のセルパルス３６が入力された時「１」カウントアップ
し、回線読み出しＡＴＭセルパルス３９が入力された時
「１」カウントダウンし、出力回線１の出力バッファ１
１１に溜まっているＡＴＭセル数を示すカウンタで、そ
の値は出力回線１の出力バッファ占有測定値４０として
出力される。同様に、アップダウンカウンタ１１８、・
・・、１１９はそれぞれ出力回線２、・・・Ｎのセルパ
ルス３７、・・・、３８が入力された時「１」カウント
アップし、回線読み出しＡＴＭセルパルス３９が入力さ
れた時「１」カウントダウンし、出力回線２、・・・、
Ｎの出力バッファ１１２、・・・、１１３に溜まってい
るＡＴＭセル数を示すカウンタで、その値は出力回線
２、・・・、Ｎの出力バッファ占有測定値４１、・・・
４２として出力される。
【００２４】回線１の出力バッファ占有測定値４０と、
回線２の出力バッファ占有測定値４１と、回線Ｎの出力
バッファ占有測定値４２とは、比較回路１２０に入力さ
れる。
回線２の出力バッファ占有測定値４１と、回線Ｎの出力
バッファ占有測定値４２とは、比較回路１２０に入力さ
れる。
【００２５】比較回路１２０は、各出力回線１乃至Ｎの
出力バッファ占有量測定値４０、４１、・・・、４２の
測定値を比較し、どの回線の出力バッファに最もＡＴＭ
セルが集中しているか判断し、最大占有量回線番号４３
を出力する。
出力バッファ占有量測定値４０、４１、・・・、４２の
測定値を比較し、どの回線の出力バッファに最もＡＴＭ
セルが集中しているか判断し、最大占有量回線番号４３
を出力する。
【００２６】最大占有量回線番号４３はＮ：１セレクタ
１２１と、出力回線１、２、・・・Ｎにそれぞれ対応す
る２：１セレクタ１２３、１２４、・・・、１２５に入
力される。Ｎ：１セレクタ１２１は入力された最大占有
量回線番号４３の示す回線の出力バッファの出力を、出
力回線１、２、・・・、Ｎの出力ＡＴＭセル信号２７、
２８、・・・、２９の中から選択して選択回線出力ＡＴ
Ｍ信号３０として出力する。選択回線出力ＡＴＭセル信
号３０は、補助出力バッファ１２２に入力される。補助
出力バッファ１２２の出力は選択回線出力ＡＴＭセル信
号３１として２：１セレクタ１２３、１２４、・・・、
１２５に入力され、これらの２：１セレクタは最大占有
量回線番号４３の示す回線の２：１セレクタのみ補助出
力バッファ１２２の出力の選択回線ＡＴＭセル信号３１
を選択し、他の回線は選択された回線を除いてそれぞれ
出力バッファ１１１、１１２、・・、１１３からの出力
３２、３３、・・・、３４を出力端子Ｄ、Ｅ，・・・、
Ｆへ直接出力する。
１２１と、出力回線１、２、・・・Ｎにそれぞれ対応す
る２：１セレクタ１２３、１２４、・・・、１２５に入
力される。Ｎ：１セレクタ１２１は入力された最大占有
量回線番号４３の示す回線の出力バッファの出力を、出
力回線１、２、・・・、Ｎの出力ＡＴＭセル信号２７、
２８、・・・、２９の中から選択して選択回線出力ＡＴ
Ｍ信号３０として出力する。選択回線出力ＡＴＭセル信
号３０は、補助出力バッファ１２２に入力される。補助
出力バッファ１２２の出力は選択回線出力ＡＴＭセル信
号３１として２：１セレクタ１２３、１２４、・・・、
１２５に入力され、これらの２：１セレクタは最大占有
量回線番号４３の示す回線の２：１セレクタのみ補助出
力バッファ１２２の出力の選択回線ＡＴＭセル信号３１
を選択し、他の回線は選択された回線を除いてそれぞれ
出力バッファ１１１、１１２、・・、１１３からの出力
３２、３３、・・・、３４を出力端子Ｄ、Ｅ，・・・、
Ｆへ直接出力する。
【００２７】
【発明の効果】以上説明したように本発明は、各出力回
線のアップダウンカウンタにより出力回線のバッファの
占有量を予め測定し、占有量の一番大きな回線の出力バ
ッファの容量を前もって増加させることにより、出力バ
ッファのバッファオーバーフローを回避することができ
るという効果を有する。また、入力バッファを配備する
必要もないため、大容量の入力バッファをも削減できる
効果を有する。
線のアップダウンカウンタにより出力回線のバッファの
占有量を予め測定し、占有量の一番大きな回線の出力バ
ッファの容量を前もって増加させることにより、出力バ
ッファのバッファオーバーフローを回避することができ
るという効果を有する。また、入力バッファを配備する
必要もないため、大容量の入力バッファをも削減できる
効果を有する。
【図１】本発明の出力バッファ型ＡＴＭ交換機のスイッ
チ制御方法のフローチャートである。
チ制御方法のフローチャートである。
【図２】本発明の出力バッファ型ＡＴＭ交換機の一実施
例のブロック図である。
例のブロック図である。
Ａ 回線１の入力端子 Ｂ 回線２の入力端子 Ｃ 回線Ｎの入力端子 Ｄ 出力回線１の出力端子 Ｅ 出力回線２の出力端子 Ｆ 出力回線Ｎの出力端子 １０ 回線１の入力ＡＴＭセル信号 １１ 回線１の入力ＶＰＩ ｌ２ 回線１のＨＷ番号付加入力ＶＰＩ ｌ３ 回線１のＡＴＭセル信号 １４ 回線１の遅延ＡＴＭセル信号 １５ 回線２の入力ＡＴＭセル信号 １６ 回線２の入力ＶＰＩ ｌ７ 回線２のＨＷ番号付加入力ＶＰＩ ｌ８ 回線２のＡＴＭセル信号 １９ 回線２の遅延ＡＴＭセル信号 ２０ 回線Ｎの入力ＡＴＭセル信号 ２１ 回線Ｎの入力ＶＰＩ ２２ 回線ＮのＨＷ番号付加入力ＶＰＩ ２３ 回線ＮのＡＴＭセル信号 ２４ 回線Ｎの遅延ＡＴＭセル信号 ２５ 多重ＡＴＭセル信号 ２６ 出力多重ＡＴＭセル信号 ２７ 出力回線１の出力ＡＴＭセル信号 ２８ 出力回線２の出力ＡＴＭセル信号 ２９ 出力回線Ｎの出力ＡＴＭセル信号 ３０ 選択回線の出力ＡＴＭセル信号 ３１ 選択回線の出力ＡＴＭセル信号 ３２ 出力回線１の出力ＡＴＭセル信号 ３３ 出力回線２の出力ＡＴＭセル信号 ３４ 出力回線Ｎの出力ＡＴＭセル信号 ３５ 多重ＨＷ番号付加入力ＶＰＩ ３６ 出力回線１のＡＴＭセルパルス ３７ 出力回線２のＡＴＭセルパルス ３８ 出力回線ＮのＡＴＭセルパルス ３９ 回線読みだしＡＴＭセルパルス ４０ 出力回線１の出力バッファ占有量 ４１ 出力回線２の出力バッファ占有量 ４２ 出力回線Ｎの出力バッファ占有量 ４３ 最大占有量回線番号 １００ ＶＰＩ抽出回路 １０１ ＯＡＭ処理 １０２ ＨＷ番号付加回路 １０３ ＶＰＩ抽出回路 １０４ ＯＡＭ処理 １０５ ＨＷ番号付加回路 １０６ ＶＰＩ抽出回路 １０７ ＯＡＭ処理 １０８ ＨＷ番号付加回路 １０９ セル多重回路 １１０ ＶＰＩ変換回路 １１１ 出力バッファ １１２ 出力バッファ １１３ 出力バッファ １１４ ＶＰＩ多重化回路 １１５ 出力回線検出回路 １１６ 出力レート発生回路 １１７ アップダウンカウンタ １１８ アップダウンカウンタ １１９ アップダウンカウンタ １２０ 比較回路 １２１ Ｎ：１セレクタ １２２ 補助出力バッファ １２３ ２：１セレクタ １２４ ２：１セレクタ １２５ ２：１セレクタ２００ インタフェース部 ３００ スイッチ部
Claims (2)
- 【請求項１】 入力されたＡＴＭセルからＶＰＩを抽出
するステップと、入力回線番号であるハイウエイ番号を
ＶＰＩに付加するステップと、ＯＡＭセルのドロップ／
インサート処理を行うステップと、前記ハイウエイ番号
を付加された回線毎のセルを多重化するステップと、前
記ＡＴＭセルのＶＰＩを出力回線のＶＰＩに変換するス
テップを有し、出力回線毎にバッファを占有しているセ
ル数をカウントするステップと、前記セルの占有数の最
大の出力バッファを選出するステップと、前記セル占有
数最大のバッファに補助の出力バッファを接続するステ
ップを有する出力バッファ型ＡＴＭ交換機のスイッチ制
御方法において、 前記出力回線毎にバッファを占有しているセル数をカウ
ントするステップが、入力されたＡＴＭセルからＶＰＩ
を抽出するステップと、前記ハイウエイ番号を付加され
たＶＰＩを多重化するステップと、 前記多重化されたハイウエイ番号が付加されたＶＰＩを
多重分離し、この分離により認識された各入力信号のＶ
ＰＩに対応する出力回線毎の出力バッファにセルが入力
したことを示すセルパルスを出力するステップと、 出力回線の出力レートを出力するステップと、 前記セルパルスと出力レートとから出力回線毎にバッフ
ァを占有しているセル数をカウントするステップとから
なることを特徴とする 出力バッファ型ＡＴＭ交換機のス
イッチ制御方法方法。 - 【請求項２】 複数の回線の回線毎に設けられた、入力
ＡＴＭセルを終端するインタフェースからなるインタフ
ェース部と、インタフェース部から出力されたＡＴＭセ
ルを出力回線に選択して出力するスイッチ部とから構成
され、前記インタフェース部には、ＡＴＭセルからＶＰ
Ｉを抽出するＶＰＩ抽出回路と、前記インタフェース部
のハイウエイ番号を前記ＶＰＩ抽出回路から出力される
ＶＰＩに付加するハイウエイ番号付加回路と、ＡＴＭセ
ルにＯＡＭセルのドロップ／インサート処理を行うセル
処理回路とを有し、 前記スイッチ部には、前記各インタフェースから出力さ
れるＡＴＭセルを多重化するセル多重回路と、前記各Ａ
ＴＭセルのＶＰＩを出力回線のＶＰＩに変換するＶＰＩ
変換回路と、出力回線毎に設けられた出力バッファとを
有する出力バッファ型ＡＴＭ交換機であって、、 前記インタフェース部のハイウエイ番号付加回路から出
力されるハイウエイ番号が付加されたＶＰＩを多重化す
るＶＰＩ多重化回路と、 前記ＶＰＩ多重化回路から多重分離し、前記ハイウエイ
番号が付加されたＶＰＩから、該入力により出力回線毎
に出力バッファにセルが入力したことを意味するセルパ
ルスを出力する出力回線検出回路と、 出力回線出力レートのクロックを発生する出力レート発
生回路と、 出力回線検出回路から出力された出力回線毎のセルパル
スにより出力回線毎にカウントアップし、前記出力レー
ト発生回路から出力される出力レートクロックにより出
力回線毎にカウントダウンするアップダウンカウンタ
と、 アップダウンカウンタの示す値により出力バッファ毎の
セル占有数を比較して最大値を有する出力回線を選択す
る比較回路とを有し、 前記最大値を有する出力回線の出力バッファに補助出力
バッファを接続する出力バッファ型ＡＴＭ交換機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3100296A JP2833566B2 (ja) | 1996-02-19 | 1996-02-19 | 出力バッファ型ａｔｍ交換機とそのスイッチ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3100296A JP2833566B2 (ja) | 1996-02-19 | 1996-02-19 | 出力バッファ型ａｔｍ交換機とそのスイッチ制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09224036A JPH09224036A (ja) | 1997-08-26 |
| JP2833566B2 true JP2833566B2 (ja) | 1998-12-09 |
Family
ID=12319376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3100296A Expired - Fee Related JP2833566B2 (ja) | 1996-02-19 | 1996-02-19 | 出力バッファ型ａｔｍ交換機とそのスイッチ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833566B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5598260B2 (ja) | 2009-11-30 | 2014-10-01 | 富士通株式会社 | パケット伝送装置、パケット伝送方法及びパケット伝送プログラム |
-
1996
- 1996-02-19 JP JP3100296A patent/JP2833566B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09224036A (ja) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4933932A (en) | Buffer queue write pointer control circuit notably for self-channelling packet time-division switching system | |
| EP0810806A2 (en) | Method of transmitting a plurality of asynchronous cells | |
| SE518261C2 (sv) | Sätt och anordning för att ange längden av miniceller | |
| US5671213A (en) | Duplicated arrangement for ATM switching system | |
| US6122253A (en) | ATM network switch with congestion control | |
| KR100216371B1 (ko) | 고장 감내형 대용량 ATM 스위치 및 2nXn 다중화스위치에서의 셀프라우팅 방법 | |
| EP1254532B1 (en) | Methods and apparatus for selecting the better cell from redundant streams within a cell-oriented environment | |
| JP2600596B2 (ja) | クロスコネクト装置 | |
| KR0174690B1 (ko) | 교환기에서 비동기 전송모드 인터프로세서 통신셀의 다중화/역다중화방법 및시스템 | |
| JP2833566B2 (ja) | 出力バッファ型ａｔｍ交換機とそのスイッチ制御方法 | |
| JP2833567B2 (ja) | 出力バッファ型ａｔｍ交換機とそのスイッチ制御方法 | |
| US7729251B2 (en) | Asynchronous transfer mode switch | |
| US6513078B1 (en) | Data transfer control apparatus, data transfer control system and data transfer control method | |
| US5751695A (en) | ATM cell flow control apparatus | |
| JP2824483B2 (ja) | Ａｔｍ交換機におけるスイッチ診断方式 | |
| JP2737760B2 (ja) | ルーティングシステム | |
| JP3441890B2 (ja) | Ｓｄｈ伝送方式におけるオーバヘッド終端・ポインタ処理装置及びオーバヘッド終端処理装置 | |
| JP3887747B2 (ja) | 信号断検出装置及び信号断検出方法 | |
| EP0680240A2 (en) | Switching device and switching system using plurality of such switching devices | |
| JPH0758753A (ja) | インタフェース回路 | |
| JP3005553B1 (ja) | Ａａｌ１−ｓａｒ機能の試験方法及び装置 | |
| JP3211948B2 (ja) | Ａｔｍセル多重分離回路 | |
| JP2939010B2 (ja) | Ａｔｍセルの方路振り分け用スイッチ | |
| JPH11284692A (ja) | 伝送装置の警報収集装置 | |
| JP3198675B2 (ja) | データレート変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071002 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |