JP2832198B2 - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JP2832198B2 JP2832198B2 JP1076542A JP7654289A JP2832198B2 JP 2832198 B2 JP2832198 B2 JP 2832198B2 JP 1076542 A JP1076542 A JP 1076542A JP 7654289 A JP7654289 A JP 7654289A JP 2832198 B2 JP2832198 B2 JP 2832198B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- constant current
- current source
- level shift
- shift circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力する信号を直流的にはレベルシフト
し、交流的には減衰させるようにしたレベルシフト回路
に関する。
し、交流的には減衰させるようにしたレベルシフト回路
に関する。
第３図に従来のレベルシフト回路の一例を示す。この
回路は、入力端子１が接続されるトランジスタQ1のエミ
ッタに抵抗R1（抵抗値R1）と電流I1の定電流源２を直列
接続して、その抵抗R1と定電流源２との共通接続点ａを
出力端子３に接続したものである。
回路は、入力端子１が接続されるトランジスタQ1のエミ
ッタに抵抗R1（抵抗値R1）と電流I1の定電流源２を直列
接続して、その抵抗R1と定電流源２との共通接続点ａを
出力端子３に接続したものである。
この回路では、抵抗R1の値R1と定電流源２の電流I1の
積（R1×I1）できまる電圧だけ入力信号がレベルシフト
される。
積（R1×I1）できまる電圧だけ入力信号がレベルシフト
される。
ところがこの回路では、信号の直流レベルは変化する
が、交流的にみると、信号の振幅は変化しない。
が、交流的にみると、信号の振幅は変化しない。
本発明の目的は、信号の直流レベルの変化と共に振幅
も変化するようにしたレベルシフト回路を提供すること
である。
も変化するようにしたレベルシフト回路を提供すること
である。
このために本発明は、ベースに入力信号が印加する第
１のトランジスタのエミッタに第１の抵抗を接続し、該
第１の抵抗の他端と接地間に第１の定電流源を接続し前
記第１の抵抗と該第１の定電流源との共通接続点からレ
ベルシフトされた出力信号を取り出すようにしたレベル
シフト回路において、 上記共通接続点に第２の抵抗を接続し、該第２の抵抗
の他端に第２のトランジスタのエミッタ及び第２の定電
流源を接続し、該第２の定電流源の他端を接地に接続す
ると共に、無信号時に上記第２の抵抗の両端の電圧が同
一となるよう、上記第２のトランジスタのベース電圧を
設定して構成した。
１のトランジスタのエミッタに第１の抵抗を接続し、該
第１の抵抗の他端と接地間に第１の定電流源を接続し前
記第１の抵抗と該第１の定電流源との共通接続点からレ
ベルシフトされた出力信号を取り出すようにしたレベル
シフト回路において、 上記共通接続点に第２の抵抗を接続し、該第２の抵抗
の他端に第２のトランジスタのエミッタ及び第２の定電
流源を接続し、該第２の定電流源の他端を接地に接続す
ると共に、無信号時に上記第２の抵抗の両端の電圧が同
一となるよう、上記第２のトランジスタのベース電圧を
設定して構成した。
以下、本発明の実施例について説明する。第１図はそ
の原理を示す図である。ここでは、抵抗R1と定電流源２
との共通接続点ａに抵抗R2（抵抗値がR2）を接続し、そ
の抵抗R2の他端を交流的に接地に接続している。
の原理を示す図である。ここでは、抵抗R1と定電流源２
との共通接続点ａに抵抗R2（抵抗値がR2）を接続し、そ
の抵抗R2の他端を交流的に接地に接続している。
この結果、直流的にはR1×I1のだけレベルがシフト
し、交流的にはR2/（R1＋R2）だけ信号が減衰して出力
端子３に現れることになる。
し、交流的にはR2/（R1＋R2）だけ信号が減衰して出力
端子３に現れることになる。
第２図はその具体的な回路を示す図である。ここで
は、抵抗R2の他端をトランジスタQ2のエミッタと電流I2
の定電流源４との共通接続点ｂに接続し、そのトランジ
スタQ2のベースに電圧源５により電圧Vcを印加してい
る。
は、抵抗R2の他端をトランジスタQ2のエミッタと電流I2
の定電流源４との共通接続点ｂに接続し、そのトランジ
スタQ2のベースに電圧源５により電圧Vcを印加してい
る。
ここで、その電圧源５の電圧Vcを調製して上記接続点
ｂの直流電位を、無信号時に接続点ａの直流電位に一致
させれば、抵抗R2には直流電流が流れない。
ｂの直流電位を、無信号時に接続点ａの直流電位に一致
させれば、抵抗R2には直流電流が流れない。
このとき、定電流源４はその内部インピーダンスが小
さく、またトランジスタQ2はエミッタに定電流源４が接
続されていることによりエミッタホロワとして機能する
のでエミッタの出力インピーダンスが低下し、そのエミ
ッタ（接続点ｂ）を交流的には接地点としてみることが
できる。
さく、またトランジスタQ2はエミッタに定電流源４が接
続されていることによりエミッタホロワとして機能する
のでエミッタの出力インピーダンスが低下し、そのエミ
ッタ（接続点ｂ）を交流的には接地点としてみることが
できる。
従って、接続点ａに現れる信号は、直流的にはR1×I1
だけレベルシフトされ、交流的にはR2/（R1＋R2）だけ
減衰を受けた信号となる。
だけレベルシフトされ、交流的にはR2/（R1＋R2）だけ
減衰を受けた信号となる。
ただし、この接続点ａに現れた信号をそのまま出力端
子３に出力すると、その出力インピーダンスが抵抗R1と
R2の並列インピーダンスとなり大きな値となる。
子３に出力すると、その出力インピーダンスが抵抗R1と
R2の並列インピーダンスとなり大きな値となる。
そこで、本実施例ではトランジスタQ3と電流I3の定電
流源６からなるエミッタホロワを介在させて出力インピ
ーダンスを低下している。
流源６からなるエミッタホロワを介在させて出力インピ
ーダンスを低下している。
以上のように本実施例の回路では、トランジスタQ1、
Q3の各々のベース・エミッタ間電圧をVBE1、VBE3とする
と、出力端子３に得られる電圧VOUTは、Vinを入力端子
１に印加する電圧とすると、 VOUT＝Vin−（VBE1＋VBE3＋I1×R1） となり、直流的にカッコ内分だけレベルシフトされる。
また交流的には、R2/（R1＋R2）の減衰回路となる。
Q3の各々のベース・エミッタ間電圧をVBE1、VBE3とする
と、出力端子３に得られる電圧VOUTは、Vinを入力端子
１に印加する電圧とすると、 VOUT＝Vin−（VBE1＋VBE3＋I1×R1） となり、直流的にカッコ内分だけレベルシフトされる。
また交流的には、R2/（R1＋R2）の減衰回路となる。
以上説明したように本発明のレベルシフト回路によれ
ば、直流のレベルシフトに加えて交流の減衰回路として
働くので、多段接続される回路の段間に使用すれば、入
出力の直流レベルや振幅のダイナミックレンジ等の違い
を揃えることができるという特徴がある。また、本発明
ではコンデンサは必要なく、IC化が容易である。
ば、直流のレベルシフトに加えて交流の減衰回路として
働くので、多段接続される回路の段間に使用すれば、入
出力の直流レベルや振幅のダイナミックレンジ等の違い
を揃えることができるという特徴がある。また、本発明
ではコンデンサは必要なく、IC化が容易である。
第１図は本発明のレベルシフト回路の原理を示す回路
図、第２図はその具体的な回路図、第３図は従来のレベ
ルシフト回路の回路図である。 １……入力端子、２……定電流源、３……出力端子、４
……定電流源、、５……電圧源、６……定電流源。
図、第２図はその具体的な回路図、第３図は従来のレベ
ルシフト回路の回路図である。 １……入力端子、２……定電流源、３……出力端子、４
……定電流源、、５……電圧源、６……定電流源。
Claims (1)
- 【請求項１】ベースに入力信号が印加する第１のトラン
ジスタのエミッタに第１の抵抗を接続し、該第１の抵抗
の他端と接地間に第１の定電流源を接続し前記第１の抵
抗と該第１の定電流源との共通接続点からレベルシフト
された出力信号を取り出すようにしたレベルシフト回路
において、 上記共通接続点に第２の抵抗を接続し、該第２の抵抗の
他端に第２のトランジスタのエミッタ及び第２の定電流
源を接続し、該第２の定電流源の他端を接地に接続する
と共に、上記第２の抵抗の両端の直流電圧が同一となる
よう、上記第２のトランジスタのベース電圧を設定し
た、 ことを特徴とするレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1076542A JP2832198B2 (ja) | 1989-03-30 | 1989-03-30 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1076542A JP2832198B2 (ja) | 1989-03-30 | 1989-03-30 | レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02257713A JPH02257713A (ja) | 1990-10-18 |
| JP2832198B2 true JP2832198B2 (ja) | 1998-12-02 |
Family
ID=13608156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1076542A Expired - Fee Related JP2832198B2 (ja) | 1989-03-30 | 1989-03-30 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2832198B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6062237A (ja) * | 1983-09-14 | 1985-04-10 | Nec Corp | 差動型νｏｒ回路 |
-
1989
- 1989-03-30 JP JP1076542A patent/JP2832198B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02257713A (ja) | 1990-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950010479B1 (ko) | 액티브필터 | |
| KR850008245A (ko) | 필터(filter)집적회로 | |
| EP0435472A3 (en) | Active filter | |
| GB2117583A (en) | Gain control circuit | |
| JP2832198B2 (ja) | レベルシフト回路 | |
| JPS6218807A (ja) | カレントミラ−回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| KR850002711A (ko) | 복소용량성 임피던스 | |
| KR900004096A (ko) | 증폭회로 | |
| KR940009398B1 (ko) | 액티브 필터회로 | |
| US4994764A (en) | Single-pin oscillator | |
| GB1261737A (en) | Variable resistance circuit | |
| KR930003543A (ko) | 전류 거울 회로 | |
| WO1995006977A1 (en) | Active impedance termination | |
| KR100209473B1 (ko) | 광대역 증폭 회로 | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| KR910002102A (ko) | 고주파수에서 일정이득과 확정된 입력 임피던스를 갖는 광대역증폭기 | |
| JPH018013Y2 (ja) | ||
| KR900013706A (ko) | 차동 증폭기 | |
| JPS6117628Y2 (ja) | ||
| KR920013892A (ko) | 신호 증폭 회로 | |
| JPS6081920A (ja) | 単安定マルチバイブレ−タ | |
| JPS6127222Y2 (ja) | ||
| JPS5634210A (en) | Agc circuit | |
| JPH0243387B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |