JP2828135B2 - MIM capacitor and manufacturing method thereof - Google Patents

MIM capacitor and manufacturing method thereof

Info

Publication number
JP2828135B2
JP2828135B2 JP7258973A JP25897395A JP2828135B2 JP 2828135 B2 JP2828135 B2 JP 2828135B2 JP 7258973 A JP7258973 A JP 7258973A JP 25897395 A JP25897395 A JP 25897395A JP 2828135 B2 JP2828135 B2 JP 2828135B2
Authority
JP
Japan
Prior art keywords
insulating film
metal thin
photoresist
thin film
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7258973A
Other languages
Japanese (ja)
Other versions
JPH09102582A (en
Inventor
健一 細谷
建一 丸橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7258973A priority Critical patent/JP2828135B2/en
Publication of JPH09102582A publication Critical patent/JPH09102582A/en
Application granted granted Critical
Publication of JP2828135B2 publication Critical patent/JP2828135B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路装
置等に用いられ、エアブリッジを備えるMIM(金属膜
/絶縁膜/金属膜)キャパシタ及びその製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an MIM (metal film / insulating film / metal film) capacitor having an air bridge and used in a semiconductor integrated circuit device or the like, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】まず、従来のエアブリッジを有するMI
Mキャパシタ及びその製造方法について図面を参照して
説明する。
2. Description of the Related Art First, an MI having a conventional air bridge.
An M capacitor and a method for manufacturing the same will be described with reference to the drawings.

【0003】図4(a)〜(d)は従来のMIMキャパ
シタの製造工程を示す平面図である。図5(a)〜
(d)は図4(d)に示すA−A′線の断面においてエ
アブリッジを有するMIMキャパシタの製造工程を示す
図であり、図6(a)〜(d)は図6(d)に示すB−
B′線の断面においてエアブリッジを有するMIMキャ
パシタの製造工程を示す図である。
FIGS. 4A to 4D are plan views showing steps of manufacturing a conventional MIM capacitor. FIG.
(D) is a view showing a manufacturing process of the MIM capacitor having an air bridge in a cross section taken along the line AA 'shown in FIG. 4 (d), and FIGS. 6 (a) to 6 (d) are FIGS. B- shown
It is a figure showing a manufacturing process of a MIM capacitor which has an air bridge in the section of the B 'line.

【0004】まず、半導体基板1上の絶縁膜2の上にリ
フトオフ法などにより下層電極3を形成する。その後、
下層電極3上にプラズマCVD法などによりSiO2
Si3 4 等の容量絶縁膜4を形成する。この際、下層
電極3の端部に容量絶縁膜の薄くなった薄膜化部8が形
成されることが多い(図4(a)、図5(b)、及び図
6(a))。
First, a lower electrode 3 is formed on an insulating film 2 on a semiconductor substrate 1 by a lift-off method or the like. afterwards,
On the lower electrode 3, SiO 2 ,
A capacitance insulating film 4 of Si 3 N 4 or the like is formed. At this time, a thinned portion 8 having a thin capacitive insulating film is often formed at the end of the lower electrode 3 (FIGS. 4A, 5B, and 6A).

【0005】次に、エアブリッジ部を残してパターニン
グしたエアブリッジ用フォトレジスト9を通常のリソグ
ラフィー技術により形成した後、Auなどから成るメッ
キ用金属薄膜5をスパッタ法などにより0.3μm程度
全面に形成する(図4(b)、図5(b)、及び図6
(b))。
Next, after forming an air bridge photoresist 9 patterned by leaving the air bridge portion by a usual lithography technique, a plating metal thin film 5 made of Au or the like is formed on the entire surface by about 0.3 μm by sputtering or the like. 4 (b), 5 (b) and 6
(B)).

【0006】次に、上層電極部を開口したメッキ用フォ
トレジスト10を通常のリソグラフィー工程により形成
した後、メッキ用金属薄膜5を導電層として電解メッキ
法などによりAuなどから成る上層電極6を2μm程度
形成する(図4(c)、図5(c)、及び図6
(c))。
Next, after a plating photoresist 10 having an opening in the upper electrode portion is formed by a usual lithography process, the upper electrode 6 made of Au or the like is formed to a thickness of 2 μm by electroplating using the metal thin film 5 for plating as a conductive layer. 4 (c), 5 (c) and 6
(C)).

【0007】次に、メッキ用フォトレジスト9を溶剤に
より除去した後、メッキ用金属薄膜5をArイオンを用
いたイオンミリングなどによりエッチングする。最後
に、エアブリッジ用フォトレジスト9を溶剤により除去
する。このイオンミリングの際、上層電極6の周縁端部
に沿って、容量絶縁膜が堀込まれたイオンミリング傷1
1が形成されることが多い(図4(d)、図5(d)、
及び図6(d))。
Next, after removing the plating photoresist 9 with a solvent, the plating metal thin film 5 is etched by ion milling using Ar ions or the like. Finally, the air bridge photoresist 9 is removed with a solvent. At the time of this ion milling, along the peripheral edge of the upper electrode 6, the ion milling flaw 1 in which the capacitive insulating film is dug is formed.
1 (FIG. 4 (d), FIG. 5 (d),
And FIG. 6 (d)).

【0008】なお、このようなエアブリッジを有するM
IMキャパシタの例は、例えば、特開平5−3403号
公報に記載されている。
The M having such an air bridge
An example of the IM capacitor is described in, for example, Japanese Patent Application Laid-Open No. Hei 5-3403.

【0009】[0009]

【発明が解決しようとする課題】ところで、上述のMI
Mキャパシタにおいては、次の2つの要因により絶縁破
壊が生じ易いという問題点がある。
By the way, the above-mentioned MI
The M capacitor has a problem that dielectric breakdown is likely to occur due to the following two factors.

【0010】メッキ用金属薄膜をイオンミリングにより
パターニングする際、上層電極の周縁端部に沿って容量
絶縁膜が浅く堀込まれたイオンミリング傷が形成され、
ここで電界集中が起こり、絶縁破壊が生じる。
When the metal thin film for plating is patterned by ion milling, ion milling flaws in which a capacitive insulating film is dug shallowly along the peripheral edge of the upper electrode are formed.
At this point, electric field concentration occurs and dielectric breakdown occurs.

【0011】下層電極端では容量絶縁膜が薄くなった薄
膜化部が形成され易く、ここに電界集中が起こって絶縁
破壊が生じる。
At the end of the lower electrode, a thinned portion in which the capacitance insulating film is thinned is apt to be formed, and electric field concentration occurs here, causing dielectric breakdown.

【0012】従来のエアブリッジを有するMIMキャパ
シタにおいては、図示のように、下層電極と上層電極と
の交差部分における上層配線にその直下を気体7とする
エアブリッジ配線を用いることにより、下層電極端での
電界集中による絶縁破壊を防止している。ところが、ミ
リング傷11による絶縁破壊を防止できない。
In a conventional MIM capacitor having an air bridge, as shown in the drawing, an air bridge wiring having gas 7 immediately below the upper wiring at the intersection of the lower electrode and the upper electrode is used to form the lower electrode end. To prevent dielectric breakdown due to electric field concentration. However, dielectric breakdown due to the milling scratches 11 cannot be prevented.

【0013】本発明の目的は工程数の増加を伴うことな
く、下層電極端での容量絶縁膜の薄膜化及びイオンミリ
ング傷に起因する絶縁破壊耐圧の劣化を防止できるMI
Mキャパシタとその製造方法を提供することにある。
An object of the present invention is to reduce the thickness of the capacitor insulating film at the end of the lower electrode and to prevent the dielectric breakdown voltage from deteriorating due to ion milling flaws without increasing the number of steps.
An object of the present invention is to provide an M capacitor and a method for manufacturing the same.

【0014】[0014]

【課題を解決するための手段】本発明のMIMキャパシ
タは、半導体基板上の絶縁膜又は半絶縁性半導体基板の
表面に形成された下層電極と、前記下層電極上に形成さ
れた容量絶縁膜と、前記容量絶縁膜上に形成されたメッ
キ用金属薄膜と、前記メッキ用金属薄膜上に形成された
上層電極とから構成され、前記下層電極の端部と上層電
極の交差部分にエアブリッジ配線を用いたMIMキャパ
シタであって、前記上層電極の周縁端部を持ち上げ、前
記上層電極の周縁端部が前記容量絶縁膜に直接接触しな
い構造としたことを特徴としている。
According to the present invention, there is provided an MIM capacitor comprising an insulating film on a semiconductor substrate or a lower electrode formed on a surface of a semi-insulating semiconductor substrate; a capacitor insulating film formed on the lower electrode; A plating metal thin film formed on the capacitance insulating film, and an upper electrode formed on the plating metal thin film, and an air bridge wiring is provided at an intersection of an end of the lower electrode and the upper electrode. The used MIM capacitor is characterized in that a peripheral edge of the upper electrode is lifted so that the peripheral edge of the upper electrode does not directly contact the capacitance insulating film.

【0015】また、本発明のMIMキャパシタの製造方
法は、半導体基板上の絶縁膜又は半絶縁性半導体基板の
表面に下層電極を形成する第1の工程と、前記下層電極
上に容量絶縁膜を形成する第2の工程と、前記容量絶縁
膜上にエアブリッジ形成の為の第1のフォトレジストを
パターニングする第3の工程と、前記容量絶縁膜及び前
記第1のフォトレジスト上全面にメッキ用金属薄膜を形
成する第4の工程と、前記金属薄膜の上に上層電極形成
の為の第2のフォトレジストをパターニングする第5の
工程と、前記金属薄膜上に上層電極を形成する第6の工
程と、前記第2のフォトレジスト、前記金属薄膜、及び
前記第1のフォトレジストを順次除去する第7の工程を
有するMIMキャパシタの製造方法であって、前記第1
のフォトレジストを前記下層電極の端部と上層電極との
交差部分及び上層電極の端部に沿ってパターニングした
ことを特徴としている。
The method of manufacturing a MIM capacitor according to the present invention includes a first step of forming a lower electrode on an insulating film on a semiconductor substrate or a surface of a semi-insulating semiconductor substrate, and a step of forming a capacitor insulating film on the lower electrode. A second step of forming, a third step of patterning a first photoresist for forming an air bridge on the capacitive insulating film, and a plating step on the entire surface of the capacitive insulating film and the first photoresist. A fourth step of forming a metal thin film, a fifth step of patterning a second photoresist for forming an upper electrode on the metal thin film, and a sixth step of forming an upper electrode on the metal thin film A MIM capacitor manufacturing method, comprising: a step of removing the second photoresist, the metal thin film, and the first photoresist sequentially.
Is patterned along the intersection between the edge of the lower electrode and the upper electrode and along the edge of the upper electrode.

【0016】上述のように、本発明では、従来エアブリ
ッジ形成の為に用いていたフォトレジストを下層電極の
端部と上層電極との交差部分だけでなく、上層電極の端
部に沿ってもパターニングしている。従って、メッキ用
金属薄膜をイオンミリングにより除去する際、このフォ
トレジストがイオンミリングのイオンから容量絶縁膜を
保護するのでイオンミリング傷が生じない。この結果、
絶縁破壊耐圧の劣化を防止できる。また、従来、エアブ
リッジ形成の為に用いていたフォトレジストを用いるの
で工程数の増加を伴わない。
As described above, in the present invention, the photoresist which has been used for forming the air bridge is not only used at the intersection of the edge of the lower electrode and the upper electrode but also along the edge of the upper electrode. Patterning. Therefore, when the metal thin film for plating is removed by ion milling, the photoresist protects the capacitive insulating film from ions of ion milling, so that ion milling scratches do not occur. As a result,
Deterioration of dielectric breakdown voltage can be prevented. In addition, since a photoresist used for forming an air bridge is used, the number of steps is not increased.

【0017】[0017]

【発明の実施の形態】次に、本発明について図面を参照
して説明する。
Next, the present invention will be described with reference to the drawings.

【0018】図1(a)〜(d)は本発明によるMIM
キャパシタの製造工程の一例を示す平面図である。図2
(a)〜(d)は図1(d)に示すA−A′線の断面に
おいてエアブリッジを有するMIMキャパシタの製造工
程を示す図であり、図3(a)〜(d)は図1(d)に
示すB−B′線の断面においてエアブリッジを有するM
IMキャパシタの製造工程を示す図である。
FIGS. 1A to 1D show an MIM according to the present invention.
It is a top view showing an example of a manufacturing process of a capacitor. FIG.
FIGS. 3A to 3D are diagrams showing a manufacturing process of an MIM capacitor having an air bridge in a cross section taken along the line AA ′ shown in FIG. 1D, and FIGS. M having an air bridge in the section taken along the line BB 'shown in FIG.
It is a figure showing a manufacturing process of IM capacitor.

【0019】まず、半導体基板1上の絶縁膜2上にリフ
トオフ法などにより下層電極3を形成する。その後、下
層電極3上にプラズマCVD法などによりSiO2 やS
34 等の容量絶縁膜4を形成する(図1(a)、図
2(a)、及び図3(a))。
First, a lower electrode 3 is formed on an insulating film 2 on a semiconductor substrate 1 by a lift-off method or the like. After that, SiO 2 or S
A capacitor insulating film 4 such as i 3 N 4 is formed (FIGS. 1A, 2A, and 3A).

【0020】次に、エアブリッジ部及び上層電極の周縁
端部を残して開口したエアブリッジ用フォトレジスト9
を通常のリソグラフィー工程により形成した後、Auな
どから成るメッキ用金属薄膜5をスパッタ法などにより
0.3μm程度全面に形成する(図1(b)、図2
(b)、及び図3(b))。
Next, the photoresist 9 for the air bridge 9 which is opened leaving the peripheral edge of the air bridge portion and the upper electrode 9 is formed.
Is formed by a usual lithography process, and a plating metal thin film 5 made of Au or the like is formed on the entire surface by about 0.3 μm by sputtering or the like (FIG. 1B, FIG. 2).
(B) and FIG. 3 (b)).

【0021】次に、上層電極部を開口したメッキ用フォ
トレジスト10を通常のリソグラフィー工程により形成
した後、メッキ用金属薄膜5を導電層として電解メッキ
法などによりAuなどから成る上層電極6を2μm程度
形成する(図1(c)、図2(c)、及び図3
(c))。
Next, a plating photoresist 10 having an opening in the upper electrode portion is formed by a usual lithography process, and then the upper electrode 6 made of Au or the like is formed to a thickness of 2 μm by electrolytic plating or the like using the plating metal thin film 5 as a conductive layer. 1 (c), 2 (c) and 3
(C)).

【0022】次に、メッキ用フォトレジスト9を溶剤に
より除去した後、メッキ用金属薄膜5をArイオンを用
いたイオンミリングなどによりエッチングする。最後に
エアブリッジ用フォトレジスト9を溶剤により除去す
る。(図1(d)、図2(d)、及び図3(d))。
Next, after removing the plating photoresist 9 with a solvent, the plating metal thin film 5 is etched by ion milling using Ar ions. Finally, the air bridge photoresist 9 is removed with a solvent. (FIG. 1 (d), FIG. 2 (d), and FIG. 3 (d)).

【0023】[0023]

【発明の効果】以上説明したように、本発明のMIMキ
ャパシタとその製造方法においては、従来エアブリッジ
形成の為に用いていたフォトレジストを、下層電極の端
部と上層電極の交差部分だけでなく、上層電極に沿って
もパターニングしている。従って、メッキ用金属薄膜を
イオンミリングにより除去する際、このフォトレジスト
がイオンミリングのイオンから容量絶縁膜を保護するた
め、イオンミリング傷が生じることがない。従って、絶
縁破壊耐圧の劣化を防止できるという効果がある。
As described above, in the MIM capacitor and the method of manufacturing the same according to the present invention, the photoresist conventionally used for forming the air bridge is reduced only at the intersection between the end of the lower electrode and the upper electrode. Instead, patterning is performed along the upper electrode. Therefore, when the metal thin film for plating is removed by ion milling, the photoresist protects the capacitive insulating film from ions of ion milling, so that ion milling scratches do not occur. Therefore, there is an effect that deterioration of the dielectric breakdown voltage can be prevented.

【0024】また、従来エアブリッジ形成のために用い
ていたフォトレジストを用いるので工程数の増加を伴わ
ないという効果もある。
Further, since the photoresist used for forming the air bridge is used, there is an effect that the number of steps is not increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるMIMキャパシタの製造方法の一
例を工程順に示す平面図である。
FIG. 1 is a plan view showing an example of a method for manufacturing an MIM capacitor according to the present invention in the order of steps.

【図2】本発明によるMIMキャパシタの製造方法の一
例を工程順に示す断面図(図1に示すA−A´線断面
図)である。
FIG. 2 is a cross-sectional view (a cross-sectional view along the line AA ′ shown in FIG. 1) illustrating an example of a method for manufacturing the MIM capacitor according to the present invention in the order of steps.

【図3】本発明によるMIMキャパシタの製造方法の一
例を工程順に示す断面図(図1に示すB−B´線断面
図)である。
FIG. 3 is a cross-sectional view (a cross-sectional view taken along the line BB ′ shown in FIG. 1) illustrating an example of a method for manufacturing an MIM capacitor according to the present invention in the order of steps;

【図4】従来のMIMキャパシタの製造方法の工程順を
示す平面図である。
FIG. 4 is a plan view showing a process order of a conventional MIM capacitor manufacturing method.

【図5】従来のMIMキャパシタの製造方法の工程順を
説明するための断面図(図4に示すA−A´線断面図)
である。
FIG. 5 is a cross-sectional view (cross-sectional view taken along the line AA ′ shown in FIG. 4) for explaining the order of steps in the method of manufacturing the conventional MIM capacitor.
It is.

【図6】従来のMIMキャパシタの製造方法の工程順を
説明するための断面図(図4に示すB−B´線断面図)
である。
FIG. 6 is a cross-sectional view (a cross-sectional view taken along the line BB 'shown in FIG. 4) for explaining a process order of a conventional method for manufacturing an MIM capacitor.
It is.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 絶縁膜 3 下層電極 4 容量絶縁膜 5 メッキ用金属薄膜 6 上層電極 7 気体 8 薄膜化部 9 エアブリッジ用フォトレジスト 10 メッキ用フォトレジスト 11 イオンミリング傷 DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Insulating film 3 Lower electrode 4 Capacitive insulating film 5 Metal thin film for plating 6 Upper electrode 7 Gas 8 Thinning part 9 Photoresist for air bridge 10 Photoresist for plating 11 Ion milling flaw

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上の絶縁膜又は半絶縁性半導
体基板の表面に形成された下層電極と、前記下層電極上
に形成された容量絶縁膜と、前記容量絶縁膜上に形成さ
れたメッキ用金属薄膜と、前記メッキ用金属薄膜上に形
成された上層電極とを有し、前記下層電極の端部と前記
上層電極との交差部分にエアブリッジ配線を用いたMI
Mキャパシタにおいて、前記上層電極の周縁端部と前記
容量絶縁膜との直接接触を防止する防止構造を有するこ
とを特徴とするMIMキャパシタ。
An insulating film on the semiconductor substrate or a lower electrode formed on the surface of the semi-insulating semiconductor substrate; a capacitive insulating film formed on the lower electrode; and a plating formed on the capacitive insulating film. And a metal thin film for plating, and an upper electrode formed on the metal thin film for plating, wherein an air bridge wiring is used at an intersection between an end of the lower electrode and the upper electrode.
An MIM capacitor comprising an M capacitor having a prevention structure for preventing direct contact between a peripheral edge of the upper electrode and the capacitance insulating film.
【請求項2】 半導体基板上の絶縁膜又は半絶縁性半導
体基板の表面に下層電極を形成する第1の工程と、前記
下層電極上に容量絶縁膜を形成する第2の工程と、前記
容量絶縁膜上にエアブリッジ形成の為の第1のフォトレ
ジストをパターニングする第3の工程と、前記容量絶縁
膜及び前記第1のフォトレジスト上全面にメッキ用金属
薄膜を形成する第4の工程と、前記金属薄膜の上に上層
電極形成の為の第2のフォトレジストをパターニングす
る第5の工程と、前記金属薄膜上に上層電極を形成する
第6の工程と、前記第2のフォトレジスト、前記金属薄
膜、及び前記第1のフォトレジストを順次除去する第7
の工程とを有するMIMキャパシタの製造方法におい
て、前記第1のフォトレジストを前記下層電極の端部と
前記上層電極との交差部分及び前記上層電極の端部に沿
ってパターニングするようにしたことを特徴とするMI
Mキャパシタの製造方法。
A first step of forming a lower electrode on an insulating film on a semiconductor substrate or a surface of a semi-insulating semiconductor substrate; a second step of forming a capacitor insulating film on the lower electrode; A third step of patterning a first photoresist for forming an air bridge on the insulating film, and a fourth step of forming a metal thin film for plating on the entire surface of the capacitive insulating film and the first photoresist. A fifth step of patterning a second photoresist for forming an upper layer electrode on the metal thin film, a sixth step of forming an upper layer electrode on the metal thin film, A seventh step of sequentially removing the metal thin film and the first photoresist;
Wherein the first photoresist is patterned along the intersection between the end of the lower electrode and the upper electrode and along the end of the upper electrode. Characteristic MI
A method for manufacturing an M capacitor.
【請求項3】 請求項1に記載されたMIMキャパシタ
の製造方法において、前記金属薄膜はイオンミリングに
より除去されるようにしたことを特徴とするMIMキャ
パシタの製造方法。
3. The method of manufacturing an MIM capacitor according to claim 1, wherein said metal thin film is removed by ion milling.
JP7258973A 1995-10-05 1995-10-05 MIM capacitor and manufacturing method thereof Expired - Fee Related JP2828135B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7258973A JP2828135B2 (en) 1995-10-05 1995-10-05 MIM capacitor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7258973A JP2828135B2 (en) 1995-10-05 1995-10-05 MIM capacitor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH09102582A JPH09102582A (en) 1997-04-15
JP2828135B2 true JP2828135B2 (en) 1998-11-25

Family

ID=17327594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7258973A Expired - Fee Related JP2828135B2 (en) 1995-10-05 1995-10-05 MIM capacitor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2828135B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465297B1 (en) * 2000-10-05 2002-10-15 Motorola, Inc. Method of manufacturing a semiconductor component having a capacitor
CN103928301A (en) * 2014-04-18 2014-07-16 中国科学院微电子研究所 Method for manufacturing capacitor with metal-medium-metal structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053403A (en) * 1991-06-24 1993-01-08 Sharp Corp Monolithic microwave integrated circuit

Also Published As

Publication number Publication date
JPH09102582A (en) 1997-04-15

Similar Documents

Publication Publication Date Title
US8383426B1 (en) Double-masking technique for increasing fabrication yield in superconducting electronics
JPH02278820A (en) Manufacture of air-bridge metal interconnection
US8748320B2 (en) Connection to first metal layer in thin film transistor process
JP2002258319A (en) Liquid crystal display device
US6436756B1 (en) Semiconductor device and fabrication method thereof
JPH10173198A (en) Manufacturing method of thin film transistor
JP2828135B2 (en) MIM capacitor and manufacturing method thereof
JPH04188770A (en) Thin-film transistor
JPH04369861A (en) Manufacture of compound semiconductor integrated circuit capacitor
JP2573912B2 (en) Method of forming different thickness metal layers
JP2560639B2 (en) MIM capacitor
JPH06112485A (en) Thin film transistor array
JP3023298B2 (en) Semiconductor device and manufacturing method thereof
JPH03241864A (en) Capacitor for microwave integrated circuit
JPS6214453A (en) Manufacture of semiconductor device
JP2000133708A (en) Manufacture of semiconductor device
JP2980803B2 (en) Method of forming metal wiring
JP2736362B2 (en) Method for manufacturing capacitor of microwave integrated circuit
JPS63204742A (en) Manufacture of semiconductor device
JPH02119170A (en) Manufacture of semiconductor device
JPH042135A (en) Manufacture of self matching type thin film transistor matrix
JPH01225367A (en) Semiconductor device and manufacture thereof
JPH0786303A (en) Method of manufacturing thin film transistor
JPH06140567A (en) Manufacture of semiconductor device
JP2004071840A (en) Manufacturing method for semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980819

LAPS Cancellation because of no payment of annual fees