JP2828084B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JP2828084B2
JP2828084B2 JP8355799A JP35579996A JP2828084B2 JP 2828084 B2 JP2828084 B2 JP 2828084B2 JP 8355799 A JP8355799 A JP 8355799A JP 35579996 A JP35579996 A JP 35579996A JP 2828084 B2 JP2828084 B2 JP 2828084B2
Authority
JP
Japan
Prior art keywords
etching
oxide film
silicon
ultrapure
vapor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8355799A
Other languages
English (en)
Other versions
JPH09190999A (ja
Inventor
彰緒 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH09190999A publication Critical patent/JPH09190999A/ja
Application granted granted Critical
Publication of JP2828084B2 publication Critical patent/JP2828084B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子の製造方
法に関し、特にエッチング反応装置でオゾンガス、無水
HFガス、超純粋蒸気の混合相を利用し酸化膜と多結晶
シリコンエッチング選択比を調節する半導体素子の製造
方法に関する。
【0002】
【従来の技術】通常的に、酸化膜のエッチングは弗素
(F)系化合物の湿式エッチング(HF、BOE水溶
液)方法や弗素(F)系化合物(CF4 、CHF3 ・・
・)を利用した乾式エッチング(プラズマ)方法を利用
して形成されており、シリコン膜のエッチングは弗酸、
硝酸、窒酸の混合水溶液を利用した湿式エッチング方法
や、プラズマ乾式エッチング方法を利用して形成されて
いる。
【0003】
【発明が解決しようとする課題】しかし、前記のような
方法を利用して酸化膜やシリコン膜をエッチングする場
合、そのエッチング選択比が非常に大きく酸化膜エッチ
ングの際のシリコンのエッチングは殆どなく、また、シ
リコンエッチングの際の酸化膜のエッチングも殆どない
ようになる。
【0004】従って、酸化膜とシリコン膜のエッチング
選択比が非常に高い前記の弗素系混合物ではエッチング
選択比を低く、或は同等の程度に調節することが難しい
ため一定程度の酸化膜、又はシリコン膜が必要な場合望
むエッチング選択のための化合物の組成比を得ることが
できない。特に、超純粋蒸気の有無は酸化膜のエッチン
グ率(etch rate)に大きな影響を及ぼしオゾ
ンガスの濃度はシリコン膜の酸化膜形成に大きな影響を
及ぼすことになる。
【0005】このような問題点を解決するため、本発明
はオゾンガス、無水HFガス、超純粋蒸気(DI wa
ter vapor)の混合物の組成比を利用してエッ
チング量が少ない場合にも選択エッチング比を低減する
ことができるよう酸化膜のみをエッチングし、酸化膜と
シリコン膜のエッチング選択比を調節する半導体素子の
製造方法を提供することにその目的がある。
【0006】
【課題を解決するための手段】前記目的を達成するため
の本発明の特徴は、酸化膜と多結晶シリコンとのエッチ
ング選択比が1:1〜1:2となるようにするため、オ
ゾンガス1〜5lpm、無水HF150〜300scc
m及び超純粋蒸気5〜10lpmの組成比の混合ケミカ
ルでエッチング工程を進めることにある。
【0007】以下、前記本発明に対し詳細に説明すれば
次の通りである。
【0008】
【発明の実施の形態】まず、シリコン膜のエッチング反
応に対し説明することにする。
【0009】オゾンガス、無水HFガス、超純粋蒸気
(DI water vapor)の混合物(chem
ical)を用いてシリコン膜、又は多結晶シリコン膜
(poly silicon)、非晶質シリコン膜(A
morphous silicon)等をエッチングす
る際、エッチング反応機構にはオゾンガスによるシリコ
ンの酸化反応でシリコン表面に酸化膜が形成され、この
酸化膜が混合物中の無水HFガスと超純粋蒸気によりエ
ッチング反応するため、終局的にはシリコンがエッチン
グされる結果を得ることができる。
【0010】ここで、混合物中の超純粋蒸気はオゾンガ
スによるシリコンの酸化反応に一定程度寄与するが、続
くHFガスによるエッチング反応に比べその寄与度が小
さく無視することができる。しかし、少量の超純粋蒸気
のみでもエッチング反応が速やかに進行する。即ち、こ
の酸化反応で形成されたシリコン表面の酸化膜(SiO
2 )は混合物中の超純粋蒸気の濃度に非常に大きな影響
を受けることを現す。反面、超純粋蒸気が全然なくなる
場合においては無水HFガスのみによる酸化膜エッチン
グ反応が進行されなくなり、シリコン表面には薄い酸化
膜が形成されたままに残ることになり、残っている酸化
膜がオゾンガスから出てくる酸素のシリコン表面への浸
透を抑制するためこれ以上の酸化膜厚さの増加はなくな
る。従って、シリコン膜の損失がなくなる。しかし、混
合物とウェーハの反応が進められる雰囲気は常温、常圧
のため前記のような結果が発生するがその雰囲気を調節
する場合、これ以上の酸化膜形成を得ることができる。
【0011】次に、酸化膜のエッチング反応に対し説明
することにする。
【0012】混合物を用いて酸化膜をエッチングする場
合において、オゾンガスは無水HFガスと超純粋蒸気に
よるエッチング反応速度に殆ど影響を及ぼさない。シリ
コンが多少過度な構造が酸化膜内に存在するようになる
場合、HFによるエッチングの場合エッチング均一度
(etch uniformity)が悪化するが、オ
ゾンガスによる酸化反応の寄与で優秀なエッチング均一
度を得ることができる付随的効果を有する。
【0013】酸化膜のエッチングにおいては超純粋蒸気
の濃度の大きさの調節がエッチング率に大きな影響を及
ぼす。これを図1A乃至図1Dを参照して説明すれば、
次のとおりである。
【0014】熱酸化膜(1)、ドーピングされない酸化
膜(2)等は超純粋蒸気の濃度を0にしたり、微量の濃
度のみではエッチング率が0に至るが超純粋蒸気の量を
増加させる場合それに伴い酸化膜のエッチング率は急激
に増加する。(図1A、図1B参照)
【0015】この反面、ドーピングされた酸化膜(3、
4)の場合においては酸化膜自体の大気中の水分吸水性
により超純粋蒸気を流入させなくても速やかなエッチン
グ率を得ることができ、むしろ超純粋蒸気の量の増加は
エッチング反応を抑制してエッチング率を低減させるこ
とになる。(図1C、図1D参照)
【0016】次に、混合物の濃度の大きさによる酸化膜
とシリコン膜のエッチング選択比に対し説明することに
する。
【0017】酸化膜とシリコン膜を同時にエッチングさ
せるためには、既存の湿式混合物(弗酸系水溶液、弗
酸、硝酸、窒酸の混合水溶液)や乾式混合物(HFガ
ス、CCl4 、CF4 、CHF3 ・・・)のみではその
組成比の差があるため、一定量のエッチングが形成され
るとしても望むエッチング選択比を得ることができな
い。
【0018】より具体的に説明すれば、エッチング反応
の際に得られる選択エッチングは次の通りである。
【0019】まず、湿式エッチングにおいて、50:1
HF水溶液(HF:H2 O)でエッチングされる時に
は、下の表1のようにシリコンを全然エッチングするこ
とができない。
【0020】
【表1】
【0021】また、湿式エッチングにおいて、BOE
(NH4 :HF=9:1)水溶液でエッチングされる時
には、下の表2のようにシリコンを少量エッチングする
ことができるが選択エッチング比の調節は殆ど不可能で
ある。
【0022】
【表2】
【0023】一方、プラズマを利用した乾式エッチング
において、1分間エッチングされる時にはエッチング量
が少ない場合にも選択エッチング比を低減することがで
きるよう約4000Åシリコンがエッチングされ、熱酸
化膜が200Åにエッチングされシリコンに対する酸化
膜の選択エッチング比は流入する混合物の条件に従い2
0:1から60:1まで可能となる。しかし、この選択
エッチング比を1:1水準に低めるためにはシリコンの
エッチング量が5000Å以上になる時にのみ可能であ
る。
【0024】このように、通常の湿式エッチングやプラ
ズマエッチングにおいては選択エッチング比が限定さ
れ、混合物の組成比に従いエッチング量が少ない場合に
は選択エッチング比を低減することができない。
【0025】これに対し本願発明によるデータの特性を
考察してみれば、一番目にオゾンガスを1〜5lpm、
無水HFを50〜300sccm、超純粋蒸気を0lp
mの組成比で混合して熱酸化させるとき、熱酸化膜のエ
ッチング率は0になり、多結晶シリコン膜或は非晶質シ
リコン膜の場合、無水HFの増加にともない300〜2
000Åのシリコン損失が発生する。この場合、熱酸化
膜に対する多結晶(或は非晶質)シリコン膜のエッチン
グ選択比は1:300〜1:∽を得ることができる。
【0026】二番目に、オゾンガスを1〜5lpm、無
水HFを150sccm、超純粋蒸気を5lpmの組成
比で熱酸化させるとき、エッチング率は約11Å/se
cになり、従って多結晶シリコン膜のエッチング率は約
17Å/sec程度で1:1.5〜1:2のエッチング
選択比を得ることができる。
【0027】三番目に、オゾンガスを1〜5lpm、無
水HFを250〜300sccm、超純粋蒸気を10l
pmの組成比で熱酸化させる場合、エッチング率は45
Å/secであり、多結晶シリコン膜のエッチング率は
約46〜50Å/secとして1:1のエッチング選択
比を得ることができる。
【0028】
【発明の効果】以上、前記のような本発明の方法によ
り、オゾンガス、無水HFガス、超純粋蒸気の混合物の
組成比を適宜に調節することにより酸化膜とシリコン膜
のエッチング選択比を1:1〜1:∽に調節することが
できる。
【図面の簡単な説明】
【図1A】本発明に係る超純粋蒸気の濃度調節に伴う酸
化膜のエッチング率変化を示すグラフである。
【図1B】本発明に係る超純粋蒸気の濃度調節に伴う酸
化膜のエッチング率変化を示すグラフである。
【図1C】本発明に係る超純粋蒸気の濃度調節に伴う酸
化膜のエッチング率変化を示すグラフである。
【図1D】本発明に係る超純粋蒸気の濃度調節に伴う酸
化膜のエッチング率変化を示すグラフである。
【符号の説明】
1 熱酸化膜(Thermal Oxide)のエッチ
ング率変化グラフ 2 ドーピングされない酸化膜(MTO)のエッチング
率変化グラフ 3 ドーピングされない酸化膜(BPSG)のエッチン
グ率変化グラフ 4 ドーピングされた酸化膜(O3 −PSG)のエッチ
ング率変化グラフ

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体素子の製造方法において、 酸化膜と多結晶シリコンとのエッチング選択比が1:1
    〜1:2となるようにするため、オゾンガス1〜51p
    m、無水HF150〜300sccm及び超純粋蒸気5
    〜101pmの組成比の混合ケミカルでエッチング工程
    を進めることを特徴とする半導体素子の製造方法。
  2. 【請求項2】 前記混合物の中、超純粋蒸気の量を増加
    させシリコンと酸化膜のエッチング選択比を1:1の条
    件にすることを特徴とする請求項1記載の半導体素子の
    製造方法。
  3. 【請求項3】 前記混合物の中、超純粋蒸気の流入を遮
    断して無水HFガスの量を増加させ酸化膜は殆どエッチ
    ングされずシリコンのみをエッチングさせることを特徴
    とする請求項1記載の半導体素子の製造方法。
JP8355799A 1995-12-29 1996-12-25 半導体素子の製造方法 Expired - Fee Related JP2828084B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR66018/1995 1995-12-29
KR1019950066018A KR0170902B1 (ko) 1995-12-29 1995-12-29 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
JPH09190999A JPH09190999A (ja) 1997-07-22
JP2828084B2 true JP2828084B2 (ja) 1998-11-25

Family

ID=19447195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8355799A Expired - Fee Related JP2828084B2 (ja) 1995-12-29 1996-12-25 半導体素子の製造方法

Country Status (3)

Country Link
US (1) US5994238A (ja)
JP (1) JP2828084B2 (ja)
KR (1) KR0170902B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101643648B (zh) * 2008-08-08 2013-01-23 第一毛织株式会社 用于蚀刻氧化硅层的组合物、使用其蚀刻半导体器件的方法及用于蚀刻半导体器件的组合物
US8685272B2 (en) 2008-08-08 2014-04-01 Samsung Electronics Co., Ltd. Composition for etching silicon oxide layer, method for etching semiconductor device using the same, and composition for etching semiconductor device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050215063A1 (en) * 1997-05-09 2005-09-29 Bergman Eric J System and methods for etching a silicon wafer using HF and ozone
US7404863B2 (en) * 1997-05-09 2008-07-29 Semitool, Inc. Methods of thinning a silicon wafer using HF and ozone
US6942811B2 (en) * 1999-10-26 2005-09-13 Reflectivity, Inc Method for achieving improved selectivity in an etching process
DE19959558A1 (de) * 1999-12-10 2001-06-21 Messer Griesheim Gmbh Reinigung von Materialoberflächen mit Gasen
US6802911B2 (en) 2001-09-19 2004-10-12 Samsung Electronics Co., Ltd. Method for cleaning damaged layers and polymer residue from semiconductor device
US7297639B2 (en) * 2005-09-01 2007-11-20 Micron Technology, Inc. Methods for etching doped oxides in the manufacture of microfeature devices
KR100811267B1 (ko) * 2005-12-22 2008-03-07 주식회사 하이닉스반도체 반도체소자의 듀얼게이트 형성방법
DE102006020825A1 (de) * 2006-05-04 2007-11-08 Siltronic Ag Verfahren zur Herstellung einer Schichtenstruktur
US7993540B2 (en) * 2006-06-29 2011-08-09 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
US8206605B2 (en) * 2006-11-01 2012-06-26 Tokyo Electron Limited Substrate processing method and substrate processing system
JP5524453B2 (ja) * 2008-05-15 2014-06-18 Sumco Techxiv株式会社 シリコンウェーハのエッチング方法及びエッチング装置
US9868902B2 (en) 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
JP6922804B2 (ja) * 2018-03-22 2021-08-18 株式会社Sumco ボロンドープp型シリコンウェーハのエッチング方法、金属汚染評価方法および製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1539700A (en) * 1976-05-14 1979-01-31 Int Plasma Corp Process for etching sio2
US4498953A (en) * 1983-07-27 1985-02-12 At&T Bell Laboratories Etching techniques
US4502915B1 (en) * 1984-01-23 1998-11-03 Texas Instruments Inc Two-step plasma process for selective anisotropic etching of polycrystalline silicon without leaving residue
US4615764A (en) * 1984-11-05 1986-10-07 Allied Corporation SF6/nitriding gas/oxidizer plasma etch system
US4749440A (en) * 1985-08-28 1988-06-07 Fsi Corporation Gaseous process and apparatus for removing films from substrates
US4789426A (en) * 1987-01-06 1988-12-06 Harris Corp. Process for performing variable selectivity polysilicon etch
JPH0194624A (ja) * 1987-10-06 1989-04-13 Hitachi Ltd シリコンのエッチング方法
DE68928435T2 (de) * 1988-07-20 1998-03-05 Hashimoto Chemical Ind Co Generator zum Erzeugen von wasserfreier, verdünnter Flusssäure und seine Benutzung in einer Einrichtung zum Trockenätzen
US5279705A (en) * 1990-11-28 1994-01-18 Dainippon Screen Mfg. Co., Ltd. Gaseous process for selectively removing silicon nitride film
US5376233A (en) * 1992-02-10 1994-12-27 Texas Instruments Incorporated Method for selectively etching oxides
US5342808A (en) * 1992-03-12 1994-08-30 Hewlett-Packard Company Aperture size control for etched vias and metal contacts
JPH06168922A (ja) * 1992-06-25 1994-06-14 Texas Instr Inc <Ti> シリコンの気相エッチング法
US5393708A (en) * 1992-10-08 1995-02-28 Industrial Technology Research Institute Inter-metal-dielectric planarization process
US5346586A (en) * 1992-12-23 1994-09-13 Micron Semiconductor, Inc. Method for selectively etching polysilicon to gate oxide using an insitu ozone photoresist strip
US5425845A (en) * 1993-06-09 1995-06-20 Texas Instruments Incorporated Method for selective removal of hard trench masks
US5505816A (en) * 1993-12-16 1996-04-09 International Business Machines Corporation Etching of silicon dioxide selectively to silicon nitride and polysilicon
JP3575859B2 (ja) * 1995-03-10 2004-10-13 株式会社東芝 半導体基板の表面処理方法及び表面処理装置
US5567332A (en) * 1995-06-09 1996-10-22 Fsi International Micro-machine manufacturing process
US5783496A (en) * 1996-03-29 1998-07-21 Lam Research Corporation Methods and apparatus for etching self-aligned contacts
US5827437A (en) * 1996-05-17 1998-10-27 Lam Research Corporation Multi-step metallization etch
US5726100A (en) * 1996-06-27 1998-03-10 Micron Technology, Inc. Method of forming contact vias and interconnect channels in a dielectric layer stack with a single mask

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101643648B (zh) * 2008-08-08 2013-01-23 第一毛织株式会社 用于蚀刻氧化硅层的组合物、使用其蚀刻半导体器件的方法及用于蚀刻半导体器件的组合物
US8685272B2 (en) 2008-08-08 2014-04-01 Samsung Electronics Co., Ltd. Composition for etching silicon oxide layer, method for etching semiconductor device using the same, and composition for etching semiconductor device

Also Published As

Publication number Publication date
KR0170902B1 (ko) 1999-03-30
JPH09190999A (ja) 1997-07-22
KR970052749A (ko) 1997-07-29
US5994238A (en) 1999-11-30

Similar Documents

Publication Publication Date Title
JP2828084B2 (ja) 半導体素子の製造方法
TWI352387B (en) Etch methods to form anisotropic features for high
US4269654A (en) Silicon nitride and silicon oxide etchant
TWI359453B (ja)
KR20180112869A (ko) 튜닝가능한 선택도를 갖는 등방성 실리콘 및 실리콘-게르마늄 에칭
JP2001319918A (ja) 基板表面の処理方法、半導体素子向け基板表面の処理方法
US20090047790A1 (en) Selective Wet Etching of Hafnium Aluminum Oxide Films
JP2009540539A (ja) Siに直角切断を作り出すために適したウェットエッチング、およびその結果得られる構造
KR100685735B1 (ko) 폴리실리콘 제거용 조성물, 이를 이용한 폴리실리콘 제거방법 및 반도체 장치의 제조 방법
US6200909B1 (en) Method for selective etching of antireflective coatings
US6551913B1 (en) Method for fabricating a gate electrode of a semiconductor device
JP2903884B2 (ja) 半導体装置の製法
JP2007142155A (ja) 酸化処理方法および半導体装置の製造方法
JP4728826B2 (ja) 半導体装置の製造方法およびエッチング液
JP3396030B2 (ja) 半導体装置の製造方法
KR100300512B1 (ko) 질화물대산화물선택도가높은이방성식각방법
JP3974028B2 (ja) 半導体装置の製造方法
JP2006093242A (ja) 半導体装置の製造方法
JPH06283477A (ja) 半導体装置の製造方法
JP4101130B2 (ja) 半導体装置の製造方法
KR20000044907A (ko) 반도체 소자의 게이트 워드 라인 형성 방법
JP2005136097A (ja) 半導体装置の製造方法
JP2005123314A (ja) パターン形成方法
US20220301857A1 (en) Systems and methods for selectively etching films
JP5367235B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980818

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100918

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100918

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110918

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees