JP2823880B2 - パケットスイッチ網 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パケット交換機などで用いられるパケット
スイッチのうち、各単位スイッチの内部にはパケットバ
ッファを設置せずに比較的小規模なハードウェア量の単
位スイッチ構成とし、各入出力端子対応に設ける入出力
回路の少なくとも一方にパケットの蓄積・転送制御を行
うパケットバッファを設置する高速のパケットスイッチ
を用いるパケットスイッチ網の改良に関係するものであ
る。

この種のパケットスイッチをここでは、単位スイッチ
内に大容量のランダムアクセスメモリなどを用いたパケ
ットバッファを有するパケットスイッチと対比して、ゲ
ート型パケットスイッチと呼ぶことにする。

〔従来の技術〕

従来のゲート型パケットスイッチの構成技術について
第５図及び第６図を用いて説明する。第５図は従来の技
術により構成した２段のゲート型パケットスイッチの構
成例であり、第６図はその動作を説明するためのタイミ
ング図である。

第５図において１〜４は入力端子、641〜644は入力回
路であり、入力回路内部にはパケットの速度変換、蓄積
・転送制御を行うパケットバッファを有しているものと
する。各入力回路からはパケット転送リンク611〜614を
経由して第１段目の単位パケットスイッチ601,602に入
力される。第１段目のパケットスイッチ601は入力され
たパケットのヘッダ内部のルーティング情報を解析し、
出力端子31または32に向かうパケットであればパケット
転送リンク621に出力し、出力端子33または34に向かう
パケットであればパケット転送リンク622に出力する。
単位パケットスイッチ602も601と同様にパケット転送リ
ンク623,624へのパケット出力制御を行い、２段目の単
位パケットスイッチ603,604にパケットを転送する。第
２段目のパケットスイッチ603は入力されたパケットの
ヘッダ内部のルーティング情報を同様に解析し、出力端
子31に向かうパケットであればパケット転送リンク631
に出力し、出力端子32に向かうパケットであればパケッ
ト転送リンク632に出力して、出力されたパケットは目
的の出力端子に対応する出力回路651,652に入力され
る。第２段目のパケットスイッチ604も同様に動作す
る。

次に、このパケットスイッチの動作タイミングについ
て第６図を用いて説明する。第６図において横軸は時間
を表し、縦軸は各リンクの速度に対応している。従っ
て、面積が転送する情報量に対応することになる。第６
図では全てのリンクの縦軸方向の幅は等しく、全て同一
の速度である。ta61〜ta66,tb61〜tb66,tc61〜tc66はす
べて時間を表しており、大文字のＡ〜Ｇはパケットの名
称を表すものとする。例えばリンク621はtb62の時間に
パケットＤを転送していることを示している。また＊の
マークはそのリンクが空きで何も情報を転送していない
ことを表しており、パケットの名称の後の（）内に記載
された数はそれぞれのパケットのルーティング先の出力
端子の番号を示している。

第６図の動作例では、単位パケットスイッチ601にta6
1の時間にリンク611を経由して出力端子31に向かうパケ
ットＡと、リンク612を経由して出力端子32に向かうパ
ケットＤが入力された状態を示しており、単位パケット
スイッチ601では単位パケットスイッチ603に向かうリン
ク621にパケットＡ及びパケットＤの転送要求が集中す
る。しかし単位パケットスイッチ601にはパケットバッ
ファがなく、入力リンクと出力リンクの速度が同一なの
で、どちらか一方しか転送できず、第６図ではパケット
Ａがリンク621にtb61の時間に転送されていることを示
している。リンク612上の時間ta61に転送されたパケッ
トＤは単位パケットスイッチ601でブロックされ次段の
リンク621への転送に失敗したことを第６図ではta61の
Ｄを〔〕で囲って示している。

この従来技術の例では、時間ta61にリンク612に送出
したパケットＤがブロックしたことをリンク612を経由
して入力回路642に知らせ、入力回路612はブロック情報
をもとに時間ta62でパケットＤを再送する機能を有して
いるものとする。入力回路642が時間ta62でパケットＤ
を再送できるのは、多段に接続した単位パケットスイッ
チ内にパケットバッファが無く各単位パケットスイッチ
での情報の伝送遅延時間が少ないため、仮にスイッチの
最終段でブロックが発生してもそのブロック情報がta61
でパケットＤを送出している最中に入力回路に戻り得る
からである。従って入力回路はあるパケットを送出して
いる際に返送されてくるブロック情報を監視し、再度同
一のパケットを送出するか、それとも待ち行列に並んで
いる次のパケットを送出するかの判断を行い、ブロック
情報が返送された場合には同一のパケットを再度送出す
る再送機能のみを有していればよい。

もちろん、このパケットのブロックに対して再送を行
う方式はパケットの転送効率の面からみると非効率的で
あり、種々の改良技術がすでに報告されている。

その改良技術の採る原理は、特定の入力回路から特定
の出力回路への経路を複数設けたり、スイッチの段数を
多くしたりすることによって異なる出力回路に向かうパ
ケットがスイッチネットワーク途中のリンクで衝突しな
い、または衝突の確率を小さくするようにパケットの通
過経路を制御するものである。但しリンクやスイッチの
増加、制御の複雑化を伴う。

もう一つの改良技術の採る原理は、入力回路からパケ
ットを送出する前にあらかじめパケットの衝突しないも
のを調べておき、パケットの転送リンクを予約しておく
かたちで衝突しないパケットを選択的に入力回路からス
イッチ網に送出するものである。但しこの場合も転送効
率を改善するためには、入力回路のパケット待ち行列は
単なるファースト・イン・ファースト・アウトのバッフ
ァではなく、待ち行列内のパケットをランダムな順序で
送出制御できるパケットバッファにする必要があること
と、事前のパケット衝突調査、リンク予約のための制御
ハードウェアの増加を伴う。

本発明の解決しようとしている問題点はこれらの改良
技術によるパケットスイッチに対しても有効に作用する
ものであるが、説明の簡単化のため、単なる再送制御方
式を仮定して従来技術の説明を続ける。

第６図で、時間ta62にリンク611から出力端子32宛の
パケットＢが転送されているが、このパケットも第５図
のパケットスイッチ601において同じ時間にリンク612か
ら転送されてきたパケットＤと衝突する。この場合の例
では単位パケットスイッチ601はパケットＢをブロック
しリンク621に時間tb62でパケットＤを送出している。
ブロックされたパケットＢは入力回路641から時間ta63
に再びリンク611に転送される。時間ta63にはリンク612
からのパケット入力が無いのでパケットＢは問題なく時
間tb63にリンク621に転送される。第６図には記載して
いないが、仮に、時間tb63にリンク612からパケットが
転送されてきた場合でもその宛先がパケットＢとは異な
るリンク622に、即ち出力端子33または34に向かうもの
であれば、ブロックは起こらず両方のパケットがリンク
621と622に転送される。

単位パケットスイッチではパケットの衝突がある場合
どのパケットを転送し、どのパケットをブロックするか
の判断は単位パケットスイッチ内部に設置されているア
ービタ（調停回路）により行われる。アービタの調停論
理はパケットスイッチを適用する交換システムの設計思
想により種々のものが可能となるが、例えば単位パケッ
トスイッチの各端子から入力されるパケットをなるべく
平等に扱うため過去にブロックしたパケットあるいはそ
のパケットが入力された端子位置を記憶しておいて次回
はそのパケットありは入力端子を優先的に扱う様にする
論理と、入力されるパケットの情報種別を単位パケット
スイッチ内で判断し、遅延時間や廃棄率に対し厳しい条
件が付けられている情報ほど優先的に扱う論理などが一
般的である。単位パケットスイッチ内で各パケットを平
等に扱う場合には、情報種別による優先制御処理は、例
えば入力回路のパケット待ち行列にその機能を持たせる
方法がある。

再び第５図および第６図の動作説明を続ける。単位パ
ケットスイッチ602も単位パケットスイッチ601と同様に
動作し、入力回路から第１段目の単位パケットスイッチ
に入力されたパケットは、ブロックが起こった場合には
再送することによって転送タイミングを移動し、目的の
リンク621〜624に出力され第２段目の単位パケットスイ
ッチ603,604に入力される。第２段目の単位パケットス
イッチの動作も第１段目のパケットスイッチの動作と同
様であり、第６図には第５図の単位パケットスイッチ60
3に入力されるリンク621,623と出力のリンク631,632の
動作タイミングが示してある。リンク621から単位パケ
ットスイッチ603に入力されたパケットA,D,B,F,Cおよび
リンク623から入力されたパケットＧはそれぞれ目的の
出力端子に対応するリンク631（パケットA,G,F）、およ
びリンク632（パケットD,B,C）に出力される。

第６図の動作例では第２段目の単位パケットスイッチ
で発生するパケットのブロックの例を示していないが、
第２段目のパケットスイッチ内部でも第１段目のパケッ
トスイッチと同様にパケットの衝突が起こり得る。例え
ば、時間ta64でリンク61から出力端子31宛のパケットＨ
が第１段目の単位パケットスイッチ601に転送される
と、時間tb64にリンク621上にパケットＨが転送され、
２段目の単位パケットスイッチ603でパケットＧと衝突
する。単位パケットスイッチ603でパケットＨがブロッ
クされた場合にはブロック情報はリンク621,リンク611
と経由して入力回路641に返送され再び入力回路641から
時間ta65にリンク611に送出されることになる。

以上、従来の再送制御による２段のゲート型パケット
スイッチの動作を説明した。大容量のパケットスイッチ
を構成するためには先に述べた転送効率の改良技術も、
もちろん一つの有効な方法であるが、それ以上にスイッ
チ網を大規模化すること（スイッチ段数、端子数の増
加）、スイッチ網を高速に動作させることが必要とな
る。ゲート型パケットスイッチの入出力回路は、大容量
のパケットバッファを有していることと、パケットの速
度変換、転送制御（再送，予約，スケジューリング，優
先など）機能を有しておりランダムアクセスメモリ等も
使用した大規模な回路構成となるのに対し、単位パケッ
トスイッチは大容量のパケット情報を蓄積する必要がな
く、アービタ（調停回路）とセレクタ（選択回路）等の
比較的小規模のフリップフロップ、論理ゲート回路だけ
で構成できる。

〔発明が解決しようとする課題〕

しかしながら従来のゲート型パケットスイッチは、第
６図の動作例からも明らかなように入出力回路と単位パ
ケットスイッチを同じ速度で動作させる必要があり、パ
ケットスイッチの高速化、大規模化を行う場合には、現
状のデバイス技術，実装技術では入出力回路の動作速度
を高速化することが最も難しく、ボトルネックとなって
いた。

本発明の目的は、従来の技術で説明した、ゲート型パ
ケットスイッチの入出力回路の動作速度のボトルネック
による欠点を解決することであり、メモリなどを用いた
大規模回路となるために高速化が困難な入出力回路を、
従来よりも低速な動作をするものとしても、従来と同規
模程度とすることの可能なパケットスイッチ網、さらに
入出力回路が高速化可能であれば、より大規模の構成が
可能となるパケットスイッチ網を提供する事にある。

さらに、入出力回路の低速化を図ることにより、入出
力回路と単位パケットスイッチの間を接続するリンク速
度の低速化も可能となるため、高速実装が難しく、コス
トが高くなるという問題も解決できる。

〔課題を解決するための手段〕

上記の問題点を解決するため、本発明にかかるパケッ
トスイッタ網では、単位パケットスイッチの段間でパケ
ットデータをパケットの構成単位よりも十分小さな単位
として扱う時分割多重伝送を行い、最終段以外の単位パ
ケットスイッチにおいて、特定の出力リンクに複数のパ
ケットのルーティング要求が集中した時に、次段または
それ以降の段の単位パケットスイッチで使用されるルー
ティング情報までを解析し、その情報が互いに異なるパ
ケットを優先して、その出力リンクの多重伝送チャネル
数までの複数のパケットを時分割転送制御する様にした
ことを最も主要な特徴としており、具体的には、 入力回路と第１段目の単位パケットスイッチとの間の
パケット転送リンク、隣接する２つ段の単位パケットス
イッチ間を結ぶパケット転送リンク、最終段の単位パケ
ットスイッチと出力回路との間のパケット伝送リンクの
うち、少なくとも隣接する２つの段の単位パケットスイ
ッチ間のリンクの一部で、複数のチャネルを有する時分
割多重伝送により、パケットデータをパケットの構成単
位よりも更に小さな単位に分割して多重伝送を行うよう
にすると共に、 単位パケットスイッチの出力側のリンクで時分割多重
伝送を行う最終段以外の単位パケットスイッチには、特
定の出力リンクに複数のパケットのルーティング要求が
集中した時に、次段またはそれ以降の段の単位パケット
スイッチで使用されるルーティング情報までを解析し、
その情報が互いに異なるパケットを優先して、その出力
リンクの多重伝送チャネル数までの複数のパケットを時
分割転送制御する手段を備え、 最終段の単位パケットスイッチの出力リンクで時分割
多重伝送を行う場合には、その複数の時分割チャネルの
各々に出力回路を対応させ、目的の出力回路に対応する
出力リンク内の時分割チャネルにパケットを出力制御す
る手段をその最終段の単位パケットスイッチ内に備え
た。

〔作用〕

本発明にかかるパケットスイッチ網においては、単位
パケットスイッチで構成されるスイッチ網内では、入出
力回路で扱うパケット情報を時分割多重して扱うので、
小規模な回路で構成される単位パケットスイッチに比
べ、大規模な回路となる入出力回路の動作速度を低減す
ることができる。これにより、小規模高速のデバイスに
よる単位パケットスイッチと、大規模低速デバイスによ
る入出力回路を用いて整合よく、大容量のパケットスイ
ッチが設計可能になる。また、入出力回路の低速化に伴
い、入出力回路と単位パケットスイッチの間の接続線数
の低減または低速化が可能となり実装に対する制限条件
が緩和される。

本発明にかかる別のパケットスイッチ網においては、
さらに単位パケットスイッチ網内の後段で廃棄される無
効なパケットにより、時分割多重伝送リンク内のチャネ
ルを占有されることがなくなるのでパケットスイッチ網
のトラヒック特性（遅延特性，廃棄率特性）を改善する
ことができる。

〔実施例１〕 第１図は本発明の第１の実施例を示したものであり、
従来技術の説明で用いたスイッチの構成と同様に単位パ
ケットスイッチ２段で４端子の規模のスイッチを構成し
た例である。

第１図において、従来技術の説明で用いた第５図と異
なっているのは、11〜14が低速の入力回路であること、
21〜24が低速の出力回路であること、41〜44および51〜
54が低速のリンクであること、101〜104が時分割多重伝
送リンクであること、単位パケットスイッチ201,202,30
1,302が時分割多重伝送リンクに対応した機能を有して
いることである。単位パケットスイッチの機能及び第１
図のスイッチ網全体の動作について、第３図の動作説明
図を用いて更に詳細に説明する。

低速の入力回路11〜14は、入力端子１〜４から入力さ
れたパケット情報をそれぞれ低速リンク41〜44に送出す
る。入力回路の機能は従来技術の説明と同様である。第
３図には低速リンク41,42の様子が示してあり、第６図
のリンク611,612の動作に比べ低速で、それぞれのパケ
ットの伝送に要する時間が長くなっている。単位パケッ
トスイッチ201の出力のリンク101,102は時分割多重伝送
リンクであり、それぞれ２つのチャネルを有している。

時間ta31で単位パケットスイッチ201に入力されるパ
ケットＡ及びパケットＤはそれぞれ出力端子31,32宛の
ものであり、単位パケットスイッチ201からリンク101へ
向かう。パケットＡは時分割多重リンクの第１のチャネ
ルに、またパケットＤは同じく第２のチャネルにそれぞ
れパケットの構成単位よりさらに小さな単位に分割され
て時分割的に出力されパケットのブロックは起こらな
い。このようにしてパケットＡとパケットＤは時間ta31
より少し遅れた時間tb31をフレームとすリンク101に出
力される。時間ta32の様に単位パケットスイッチ201に
異なる出力リンク宛のパケットB,Eが入力された場合に
は出力リンク101は時間tb32で、第３図に示すように一
方の時分割チャネルが空きとなる。同様にして時間ta33
で入力されたパケットC,Fは時間tb33で時分割多重リン
ク101上を多重されて伝送される。

時分割多重リンクを入力とする第２段目の単位パケッ
トスイッチは時分割伝送されて入力されたパケットを低
速パケットに分離して出力回路への低速リンクへ目的の
パケットを送出する。時分割多重リンク101と103が入力
される２段目の単位パケットスイッチ301を例にとって
第３図で説明する。スイッチ301には時間tb31で出力端
子31宛のパケットＡと出力端子32宛のパケットＤが入力
され、多重リンク103からは何も入力されていないので
スイッチ301は時間tb31から少し遅れた時間tc31に低速
リンク51にパケットＡ、低速リンク52にパケットＤを送
出する。また時間tb32では出力端子32宛のパケットＢと
出力端子31宛のパケットＧが２本の多重リンク101,103
から入力されるのでスイッチ301は時間tb32から少し遅
れた時間tc32に低速リンク51にパケットＧ、低速リンク
52にパケットＢを送出する。同様に時間tc33ではパケッ
トF,パケットＣが出力される。この第１の実施例では第
１段目の単位パケットスイッチの入力は時分割多重をし
ていない（１多重の）力が２本に対し、出力リンクが２
多重であるのでどの様な宛先のパケットが入力されても
この第１段目の単位パケットスイッチ内でパケットがブ
ロックすることはない。第２段目の単位パケットスイッ
チでは２多重の入力リンクが２本に対し出力端子に対応
する低速リンクは１多重であるので、同じ出力端子宛の
パケットが同時に最大４個まで到達する可能性があり、
同一宛先のパケットが到着した場合には第２段目の単位
パケットスイッチ内のアービタによる調停により１個の
パケットのみが出力に転送され、残りはブロックされて
入力回路より再送されることになる。

以上述べたように本発明の第１の実施例における単位
パケットスイッチは、従来技術による単位パケットスイ
ッチに比べ、例えば、単にスイッチの入出力を時分割多
重伝送に対応できる時分割多重・分離回路を追加し、同
一の出力端子に向かう複数のパケットに対するアービト
レーションのアルゴリムズを変えるだけでもその機能を
満足し、大容量のメモリ等は必要としないので小規模な
回路で用意に実現可能であることに変わりない。

また従来の技術の説明でリンクの転送効率について述
べたが、この種のゲート型パケットスイッチではスイッ
チの網の設計時に、リンク速度の条件として単なるリン
クの転送効率だけでなく、トラヒックの偏りについて考
慮しておく必要がある。トラヒックの偏りとは、例え
ば、第１図または第３図の構成において入力端子１及び
２から入力されるパケット情報の宛先が全出力端子に均
等になるのではなく、出力端子の31と32に向かう割合が
異常に高くなるような場合である。その場合、第１図の
例ではリンク101に多くの情報が転送され、リンク102は
ほとんど使用されない。スイッチ網の設計時にはこのよ
うなトラヒックの偏りが起こっても、リンクの転送能力
不足によりパケット廃棄率が大きくなることが無いよう
にリンクの速度を大きくしておくか、スイッチ網内に複
数のルートを設けて、さらに特定のリンクで情報転送が
集中しないように制御する必要がある。複数のルートを
設ける場合でも、トラヒック特性の改善、ルート選択制
御簡単化のため、リンクの速度を大きくしておくことが
有効である。

第５図の従来のスイッチ構成例と、第１図の本発明第
１の実施例の動作説明の比較で明らかなように、両者と
も同一の単位パケットスイッチ数で構成した規模が４端
子のパケットスイッチであり、単位パケットスイッチ間
のリンク速度を等しくして、トラヒックの偏りに対する
トラヒック特性の条件を同一にしてある。同じ条件のも
とで、本発明の実施例の構成のほうが、メモリなどを用
いて構成される大規模なハードウェア量の入出力回路、
および入出力回路と単位パケットスイッチ間の速度が低
くてよいという利点がある。

〔実施例２〕 第２図は本発明の第２の実施例であり、本発明の第１
の実施例に加え、第１段目の単位パケットスイッチ入力
のリンクと最終段の単位パケットスイッチ出力のリンク
にも時分割多重伝送技術を適用した例である。

第２図において、入力端子（１〜４）、出力端子（31
〜34）、低速入力回路（11〜14）、低速出力回路（21〜
24）、低速リンク（41〜44,51〜54）、及び時分割多重
リンク（101〜104）は第１図に示した本発明の第１の実
施例の場合と同様である。61及び62は時分割多重回路で
あって、２本の低速リンク41と42、及び43と44を時分割
多重リンク111,112に変換する。また71及び72は時分割
多重分離回路であって、時分割多重リンク121及び122を
それぞれ２本の低速リンク51と52、及び53と54に分離す
るものである。

第４図に低速リンク41と42を多重して時分割多重リン
ク111に変換する動作、及び時分割多重リンク121を低速
リンク51と52に分離する動作を示している。各低速リン
クの、時分割多重リンク内のチャネルへの対応は固定的
でよく、多重・分離のチャネル対応を変化させる機能は
必要ない。

第２図の401,402,411,412は入出力端子がそれぞれ時
分割多重リンクの単位パケットスイッチであり、421,42
2,431,432は使用していない空き端子である。第１段目
の単位パケットスイッチ401,402及び第２段目の単位パ
ケットスイッチ411,412の動作は、パケットデータ入出
力の形が、単に時分割多重伝送されているだけでスイッ
チングの論理は第１図に示した本発明の第１の実施例の
ものと同様である。

時間tb41で単位パケットスイッチ401に時分割多重さ
れて入力されるパケットＡ及びパケットＤはそれぞれ出
力端子31,32宛のものであり、単位パケットスイッチ401
からリンク101へ向かう。第１図のスイッチの説明の時
と同様にパケットＡは時分割多重リンクの第１のチャネ
ルに、またパケットＤは同じく第２のチャネルにそれぞ
れパケットの構成単位より更に小さな単位に分割されて
時分割的に出力され、パケットのブロックは起こらな
い。このようにしてパケットＡとパケットＤは時間tb41
より少し遅れた時間tc41をフレームとするリンク101に
出力される。時間tb42の様に単位パケットスイッチ401
に異なる出力リンク宛のパケットB,Eが入力された場合
には出力のリンク101は時間tc42で、第４図に示すよう
に一方の時分割チャネルが空きとなる。同様にして時間
tb43で時分割多重されて入力されたパケットC,Fは時間t
c43で時分割多重リンク101上を多重されて伝送される。

時分割多重リンクを入力とする第２段目の単位パケッ
トスイッチは時分割伝送されて入力されたパケットを出
力の時分割多重リンク内の目的の出力回路に対応した時
分割チャネルにパケットを送出する。時分割多重リンク
101と103が入力される２段目の単位パケットスイッチ41
1を例にとって第４図で説明する。

スイッチ411には時間tc41で出力端子31宛のパケット
Ａと出力端子32宛のパケットＤが入力され、多重リンク
103からは何も入力されていないので、スイッチ411は時
間tc41から少し遅れた時間td41に時分割多重リンク121
内の低速リンク51に対応したチャネルにパケットＡ、低
速リンク52に対応したチャネルにパケットＤを多重して
送出する。また時間tc42では出力端子32宛のパケットＢ
と出力端子31宛のパケットＧが２本の多重リンク101,10
3から入力されるので、スイッチ411は時間tc42から少し
遅れた時間td42に時分割多重リンク121内の低速リンク5
1に対応したチャネルにパケットＧ、低速リンク52に対
応したチャネルにパケットＢを多重して送出する。

同様に時間td43ではパケットF,パケットＣが時分割多
重リンク121に出力される。この第２の実施例では第１
段目の単位パケットスイッチの入力は時分解多重された
２多重の入力が１本に対し、出力リンクも２多重である
のでどの様な宛先のパケットが入力されてもこの第１段
目の単位パケットスイッチ内でパケットがブロックする
ことはない（ブロックが無いように２多重の入力１本を
未使用状態としている）。第２段目の単位パケットスイ
ッチでは２多重の入力リンクが２本に対し出力端子に対
応する出力の時分割多重リンク内のチャネルは１つで、
同じ出力端子宛のパケットが同時に最大４個まで到着す
る可能性があり、同一宛先のパケットが到着した場合に
は第２段目の単位パケットスイッチ内のアービタによる
調停により１個のパケットのみがその出力のチャネルに
転送され、残りはブロックされて入力回路より再送され
ることになる。

第２図に示した本発明の第２の実施例における単位パ
ケットスイッチの内部構成例を第８図に示す。第８図に
示した構成の単位パケットスイッチ400は、第２図にお
ける単位パケットスイッチ401,402,411,412のいずれに
も適用可能な構成である。但し、１段目の単位パケット
スイッチ401または402に適用する場合と、２段目の単位
パケットスイッチ411または412に適用する場合とで調停
回路（アービタ）720,721の制御論理が異なる。

まず第１段目の単位パケットスイッチ401として適用
する場合を例にとり動作を説明する。スイッチの入力端
子701は未使用の入力端子421に対応し、信号は入力され
ない。低速の入力回路11及び12の出力を時分割多重した
信号は入力端子700に入力され、時分割多重分離回路
（デマルチプレクサ）710によりもとのパケットに分離
される。パケットのヘッダ部の情報はアービ720及び721
に送られ、出力側のリンク101及び102のうちのどちらに
向うパケットが入力されたかを最低１ビットの情報によ
り判断する。

例えば、入力された２つのパケットが共に出力端子73
0に対応するリンク101に向かうものであればアービタ72
0は選択回路（セレクタ）750および751を制御してその
２つのパケットをそれぞれ選択し、時分割多重回路740
に入力する。時分割多重回路740は再び２つのパケット
をパケットサイズより十分小さな単位（例えば８ビッ
ト）に分解して時分割多重し、リンク101に送出する。
アービタ721は出力端子731に対応するリンク102に向か
うパケットが到着した時にセレクタ752及び753を制御し
て同様に時分割多重リンク102にパケットを時分割多重
転送する。

第１段目のパケットスイッチでは、出力端子730,731
またはアービタ720,721のうちの一方に着目してみる
と、同時に到着するパケットの数は、０か１か２の３通
りである。到着パケット数が０の場合にはアービタは対
応する２つのセレクタを非選択状態とし、対応する出力
端子の時分割チャネルは２つとも空となる。到着パケッ
ト数が１の場合には、アービタは１段目のスイッチでは
対応する２つのセレクタのうち任意の一方を選択動作さ
せれば良く、対応する出力端子の時分割チャネルは、１
チャネルのみが空となる。２つのパケットが到着した場
合には、対応する２つのセレクタ選択動作させて出力端
子の時分割チャネルは２チャネルとも使用されることに
なる。

３段以上の通話路を構成する場合等で２つの入力端子
が両方とも使用される場合には、到着パケット数が２を
越える場合がある。その場合にはアービタがそのうちの
２つのパケットを選択して出力し、選択されなかったパ
ケットはブロックされることになる。出力のリンクの多
重度は２で説明しているが、更に多くても同様の制御は
可能である。

この様にして最終段以外のパケットスイッチでは、特
定の出力リンクに複数のパケットのルーティング要求が
集中した時にその出力リンクの多重伝送チャネル数まで
の複数のパケットを時分割転送制御することが可能であ
る。

本発明の第１実施例の第１図における１段目の単位パ
ケットスイッチ201または202に適用する場合には、第８
図における入力のデマルチプレクサが不要となるだけだ
けであり基本的な動作は変わらない。

次に単位パケットスイッチ400を第２図の第２段目の
単位スイッチ411として適用する場合の動作を説明す
る。この場合にはスイッチの出力端子731が未使用の出
力端子431に対応し、使用しないため第８図の左側の部
分だけが、機能することになる。ここでセレクタ750の
出力が低速出力回路21に対応し、セレクタ751の出力が
低速出力回路22に対応する様に、マルチプレクサ740及
びデマルチプレクサ71が動作するものとして説明を進め
る。

時分割多重伝送リンク101及び103を経由して、最大４
個までのパケットが、入力端子700及び701に入力され、
デマルチプレクサ710及び711により、多重されていない
もとのパケットに復元される。この単位パケットスイッ
チに入力されるパケットは、低速の出力回路21または22
に向うものだけなので、低速１ビットのヘッダ内情報に
より、どちらの出力回路に向うパケットであるかを判断
することができる。

このスイッチの場合には、同一の出力回路に対し、同
時に最大４個までのパケットが同時に到着しうる。この
場合のアービタ720の制御論理は、低速出力回路21に向
うパケットが到着すれば、そのうちの１つを選択して出
力する様にセレクタ750を制御し、複数同時に到着した
場合には残りのパケットはブロックされることになる。
また低速出力回路22に向うパケットが到着すれば、同様
にそのうちの１つを選択して出力する様にセレクタ751
を制御し、複数同時に制御した場合には残りのパケット
は同様にブロックされる。セレクタ750及び751で選択さ
れたパケットは、マルチプレクサ740により時分割多重
され、リンク121を経由してデマルチプレクサ71に入力
され、目的の出力回路に分離されて転送が完了する。

以上出力リンクで２チャネルの時分割多重伝送を行う
場合について説明したが、更に多い多重数の伝送を行う
ことも可能であり、出力リンクの複数の時分割チャネル
の各々に出力回路を対応させて目的の出力回路に対応す
る時分割チャネルにパケットを出力制御する手段は容易
に構成できる。

また第１実施例で示した様に最終段のパケットスイッ
チの出力リンクで時分割多重伝送を行わない場合には、
単位スイッチ内部のマルチプレクサは不要となる。

上述した第２の実施例では、第１の実施例に比べ、単
位パケットスイッチと時分割多重分離回路の間のリンク
が高速化するが、接続するリンクの数が低減するという
効果がある。大規模なハードウェア量となる入出力回路
が従来技術に比べ低速でよい点は第１の実施例と同様で
ある。また特に単位パケットスイッチをLSIとして実現
する場合には１段目の単位パケットスイッチ、最終段の
単位パケットスイッチ及び３段以上の多段スイッチを構
成する場合の中間段の単位パケットスイッチの入出力リ
ンクの物理的な条件が同一でよいので、単に調停制御の
アルゴリズム、パケット送出チャネル位置の制御をモー
ド設定で変更できる様にすることでどの段の単位パケッ
トスイッチしても使えるように設計することが容易にな
りLSIの汎用性を大きくしやすいという利点もある。

以上２つの実施例では単位パケットスイッチのサイズ
を２入力２出力とし、時分割多重リンクの多重度を２、
スイッチの段数を２段として本発明の構成、動作、効果
を説明したが、スイッチのサイズ、時分割多重リンクの
多重度、スイチの段数を付しても同様の効果が期待でき
ることは明らかである。

〔実施例３〕 第７図は本発明の第３の実施例である。第７図は本発
明による多段パケットスイッチの部分構成図を示したも
のであり、単位パケットスイッチ500は時分割多重リン
ク131,132を入力とし、時分割多重リンク141,142を出力
としている。最終段の単位パケットスイッチ301,302は
それぞれ時分割多重リンク141と143、142と144を入力と
し、低速リンク51と52、53と54を出力として、低速出力
回路21〜24に接続されている。

第７図において、単位パケットスイッチ500は、出力
端子31及び32に向かう時分割多重リンク141と、出力端
子33及び34に向かう多重リンク142を有している。従来
の一般的な自己ルーティングアルゴリズムは、例えば、
出力端子31を２桁の２進数「00」に対応させ、以下順に
出力端子32に対し「01」、33に対し「10」、34に対し
「11」をそれぞれ対応させて、この２桁の２進数をルー
ティング情報とし、単位パケットスイッチ500では、２
進数の２の位の数字のみをルーティング情報として解釈
し、「０」であれば出力端子31または32に向かうパケッ
トであり、リンク141に出力し、また「１」であれば出
力端子33または34に向かうパケットであるのでリンク14
2に出力し、さらに次段のパケットスイッチ301及び302
でルーティング情報の残りの１の位を解釈して各目的の
出力端子に向かわせるというものであった。

しかし本発明にかかる、本例のパケットスイッチ網に
おいては、最終段以外の単位パケットスイッチにおい
て、特定の出力リンクに複数のパケットのルーティング
要求が集中した時に、次段またはそれ以降の段の単位パ
ケットスイッチで使用されるルーティング情報までを解
析し、その情報が互いに異なるパケットを優先して、そ
の出力リンクの多重伝送チャネル数までの複数のパケッ
トを時分割転送制御する手段を備えている。

例えば、第７図において単位パケットスイッチ500に
時分割多重リンク131より出力端子31に向かうルーティ
ング情報が「00」のパケットＡと、出力端子32に向かう
ルーティング情報が「01」のパケットＢが時分割多重さ
れて入力され、時分割多重リンク132より出力端子31に
向かうルーティング情報が「00」のパケットＣと、出力
端子33に向かうルーティング情報が「10」のパケットＤ
が時分割多重されて入力された場合には、単位パケット
スイッチ500は単にルーティング情報の２の位を解析し
て、その値が「０」であるパケットA,B,Cのうち２個を
調停選択して時分割多重リンク141に出力し、値が
「１」であるパケットＤを時分割多重リンク142に出力
するのではなく、次段のパケットスイッチで使用される
ルーティング情報である１の位も含めて解析し、リンク
141に向かう要求のあるパケットA,B,Cのうち、１の位の
値が異なるパケットＢを優先して、残りのパケットＡと
パケットＣのうち１個を調停選択してパケットＢととも
に時分割多重リンク141に出力し、パケットＤを時分割
多重リンク142に出力する。

ルーティング情報の２の位のみを解析する従来の調停
アルゴリズムでは、時分解多重リンクに送出されるパケ
ットとしてＡとＣが選択される可能性があり、パケット
ＡとＣは共に出力端子31に向かうものなので、せっかく
単位パケットスイッチ301に転送しても、単位パケット
スイッチ301内部でどちらか一方がブロックされ無効な
転送を送ったことになる。本発明にかかる本例のパケッ
トスイッチ網では、このような無効なパケットデータの
転送が減少するのでリンクの使用効率が改善され、パケ
ットの遅延時間特性、廃棄率特性を改良できるという利
点がある。

〔発明の効果〕

以上説明したように本発明によれば、 単位パケットスイッチの段間でパケットデータをパ
ケットの構成単位よりも充分小さな単位として扱う時分
割多重伝送を行うようにしているので、大規模なハード
ウエア量となる入出力回路の速度を従来技術によるパケ
ットスイッチのものに比べて低下させることができ、経
済的なパケットスイッチ網を提供できる。また入出力回
路の速度を増加させることなく高速動作が可能となるの
で多重のパケットデータを扱う大規模なパケットスイッ
チ網を提供できる。

入出力回路と単位パケットスイッチ網を接続するリ
ンクの低速化、または数の削減が可能となる。

第３の実施例に示した如き構成を用いることによっ
て、単位パケットスイッチ内での制御が僅かに複雑にな
るものの、パケットデータ転送リンクの有効利用が図れ
るため、パケットスイッチの遅延時間特性、パケット廃
棄率特性が改善できるという利点がある。

また本発明の構成は単位パケットスイッチ内にパケッ
トバッファを有しない方式のパケットスイッチであれば
低速動作の入出力回路と高速動作の単位パケットスイッ
チ網の組合せが可能であるので、パケット転送ルートの
数、ルート選択制御法等に関係なく適用可能であり、有
効に動作する。

【図面の簡単な説明】

第１図は本発明の第１の実施例である４端子パケットス
イッチ網の構成図、第２図は本発明の第２の実施例であ
る４端子パケットスイッチ網の構成図、第３図は第１図
のパケットスイッチ網の動作を説明するためのタイミン
グ図、第４図は第２図のパケットスイッチ網の動作を説
明するためのタイミング図、第５図は従来技術で構成し
た４端子パケットスイッチ網の構成図、第６図は第５図
のパケットスイッチ網の動作を説明するためのタイミン
グ図、第７図は本発明の第３の実施例である多段パケッ
トスイッチ網の部分構成図、第８図は入力及び出力で、
それぞれ２チャネルの時分割多重伝送を行う２入力２出
力の単位パケットスイッチの内部構成例を説明するため
のブロック図、である。 符号の説明 １〜４……入力端子、11〜14……低速入力回路、21〜24
……低速出力回路、31〜34……出力端子、41〜44,51〜5
4……低速リンク、61,62……時分割多重回路、71,72…
…時分割多重分離回路、101〜104……時分割多重リン
ク、111,112……時分割多重リンク、121,122……時分割
多重リンク、131,132,141〜144……時分割多重リンク、
201,202,301,302……単位パケットスイッチ、401,402,4
11,412,500……単位パケットスイッチ、421,422……未
使用の単位パケットスイッチ入力端子、431,432……未
使用の単位パケットスイッチ出力端子、601〜604……単
位パケットスイッチ、611〜614,621〜624,631〜634……
高速リンク、641〜644……高速入力回路、651〜654……
高速出力回路、400……入出力に時分割多重チャネルを
有する２入力２出力の単位パケットスイッチ、700,701
……単位パケットスイッチの入力端子、710,711……時
分割多重分離回路（デマルチプレクサ）、720,721……
調停回路（アービタ）、730,731……単位パケットスイ
ッチの出力端子、740,741……時分割多重回路（マルチ
プレクサ）、750〜753……選択回路（セレクタ）、760,
761……出力端子の目的の時分割チャネルにパケットを
出力制御する手段の例

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 12/28 H04L 12/56

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】パケットバッファを有しない単位パケット
   スイッチを複数、多段に接続してスイッチ網を構成する
   と共に、そのスイッチ網の各入力端及び出力端にパケッ
   トの速度変換を行う入出力回路を配置し、その入出力回
   路の少なくとも一方はパケットの蓄積・転送制御を行う
   パケットバッファを有しており、パケットは前記スイッ
   チ網内をそのパケットヘッダ内部のルーティング情報に
   応じて自己ルーティングにより目的の出端子の出力回路
   に転送されるようにしたパケットスイッチ網において、 入力回路と第１段目の単位パケットスイッチとの間のパ
   ケット転送リンク、隣接する２つの段の単位パケットス
   イッチ間を結ぶパケット転送リンク、最終段の単位パケ
   ットスイッチと出力回路との間のパケット伝送リンクの
   うち、少なくとも隣接する２つの段の単位パケットスイ
   ッチ間のリンクの一部で、複数のチャネルを有する時分
   割多重伝送により、パケットデータをパケットの構成単
   位よりも更に小さな単位に分割して多重伝送を行うよう
   にすると共に、 単位パケットスイッチの出力側のリンクで時分割多重伝
   送を行う最終段以外の単位パケットスイッチには、特定
   の出力リンクに複数のパケットのルーティング要求が集
   中した時に、次段またはそれ以降の段の単位パケットス
   イッチで使用されるルーティング情報までを解析し、そ
   の情報が互いに異なるパケットを優先して、その出力リ
   ンクの多重伝送チャネル数までの複数のパケットを時分
   割転送制御する手段を備え、 最終段の単位パケットスイッチの出力リンクで時分割多
   重伝送を行う場合には、その複数の時分割チャネルの各
   々に出力回路を対応させ、目的の出力回路に対応する出
   力リンク内の時分割チャネルにパケットを出力制御する
   手段をその最終段の単位パケットスイッチ内に備えて成
   ることを特徴とするパケットスイッチ網。