JP2821904B2

JP2821904B2 - 漏電探査装置

Info

Publication number: JP2821904B2
Application number: JP1139423A
Authority: JP
Inventors: 吉成古川; 満寿夫山田; 守野中
Original assignee: Chubu Electric Power Co Inc; Aichi Electric Co Ltd
Current assignee: Chubu Electric Power Co Inc; Aichi Electric Co Ltd
Priority date: 1989-05-31
Filing date: 1989-05-31
Publication date: 1998-11-05
Anticipated expiration: 2013-11-05
Also published as: JPH034183A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、低圧電線路の漏電個所を探査する漏電探査
装置に関する。

〔従来の技術〕

漏電は、電気絶縁物の劣化等により、充電部と大地と
が導通状態となることであり、その漏れ電流が大きい場
合は感電や火災を発生する恐れがある。低圧電線路（以
下、配線という）の漏電には、漏れ電流が継続して流れ
ている場合の他、天候等の外的条件あるいは電気機器の
使用・使用終了などにより、漏れ電流が間欠的に流れ
る、いわゆる間欠漏電がある。この間欠漏電は、漏電探
査着手時にはすでに消滅していることが多く、しかも消
滅後は健全状態と変わらないことがほとんどなので、こ
のような漏電個所を発見するには漏電の発生を記憶でき
る探査装置が必要となる。

このような装置としては、例えば、特開昭61−209363
公報に示されているものがある。これは、引込線等の漏
れ電流を貫通形に形成した零相変流器で検出し、これを
増幅してコンデンサに充電させ、この充電電圧が所定値
を越えたとき、リレー回路を作動させて漏電発生を表示
させると共にこれを保持するようにしたものである。こ
の装置を漏電探査範囲の引込線等に取付けておき、後日
の巡視の際、上記表示要素が動作していれば、その引込
線等の負荷側の配線に漏電が発生したことが分かるの
で、その配線についてさらに漏電探査を行って漏電筒所
を発見するようにしていた。

〔発明が解決しようとする課題〕

しかしながら、このように構成したものにあっては次
のような問題点があった。

（１）装置の取付後、最初に発生した漏電を検出して
表示し、保持するようになっているので、漏電発生の有
無は判明するが、漏電発生の原因を究明するために有効
な漏電発生日時や漏れ電流値を知ることはできず、漏電
探査にも手間を要した。

（２）漏れ電流検出信号を増幅してコンデンサに充電
し、この充電電圧が所定値を越えたとき表示動作するよ
うになっているので、漏電遮断器の負荷側の漏電探査時
にあっては、上記コンデンサの充電電圧が所定値に達す
る前に、漏電遮断器がその反限時特性によって高速（例
えば半サイクル後）遮断した場合は、漏れ電流を検出・
表示することができなかった。

（３）装置毎に検出・表示機能を備えているため比較
的大形となり、分電盤等における分岐箇所のように取付
スペースの狭いところでは、装置をすべての分岐線に同
時に取付けることができない場合が多く、一括して漏電
探査を行うことが困難となって効率的に行うことができ
なかった。

本発明の目的は、上記課題を解決し、漏電発生の有無
は勿論、間欠漏電が発生しても、その発生日時および漏
れ電流値を表示して、漏電原因究明の効率化を図ると共
に、漏電遮断器が高速遮断しても誤検出動作することな
く、狭いスペースであっても複数の漏電個所の探査を同
時に行うことができるようにしたものを提供することに
ある。

〔課題を解決するための手段〕

本発明は、上記課題を解決するため、通電状態で漏れ
電流を検出する零相変流器からなる複数の電流検出器
と、この複数の電流検出器の出力を演算処理してそれぞ
れ記憶・表示するようにした記憶表示器とを備え、上記
記憶表示器は、複数の電流検出器の出力をそれぞれ保持
する複数の保持回路と、この保持回路の出力を演算処理
して所定時間毎の漏れ電流最大値とその発生日時を漏電
データとして記憶すると共に出力するようにした演算処
理部と、この演算処理部の表示信号によって上記データ
を表示する表示部とを設けたことを特徴としたものであ
る。

〔作用〕

複数の配線にそれぞれ取付けられた複数の電流検出器
の出力は、この電流検出器に対応した複数の保持回路に
それぞれ送出され、瞬時に保持される。演算処理部は保
持回路の出力を演算処理して、所定時間毎の漏れ電流の
最大値とその発生日時を記憶すると共に、表示部で表示
させる。

〔実施例〕

本発明の実施例を図面を参照して説明する。第１図は
構成を示すブロック図である。同図において、１は漏電
探査装置で、漏れ電流を検出する零相変流器で形成され
た複数（例えば８個）の電流検出器2,2,・・・と、これ
の各出力を演算処理して記憶・表示する記憶表示器40と
からなり、上記記憶表示器40は、上記複数の電流検出器
2,2,・・・と対応して、例えば１〜８チャネルを形成
し、これの各出力のピーク値を瞬時にそれぞれ保持して
出力する複数（例えば８個）の保持回路3,3,・・・と、
この複数の保持回路3,3,・・・の出力を演算処理して、
その結果を漏電データとして記憶すると共に漏電データ
の表示信号を出力する演算処理部４と、演算処理部４の
表示信号によって上記漏電データを表示する表示部５
と、演算処理部４内に設けた時計15の日時および演算・
記憶する漏れ電流値（以下、検出電流設定値という）を
設定する設定スイッチ６と、表示部５の表示モードの切
換および演算処理部４に記憶された漏電データをクリア
する操作スイッチ７とを備えて構成されている。

そして、上記電流検出器2,2,・・・からケーブルを介
してそれぞれ接続された保持回路3,3,・・・は、第２図
に示すように構成されている。同図において、10は増幅
回路で、上記電流検出器２の出力端子間に接続して出力
電流を電圧に変換する抵抗R₁と、抵抗R₁の一端を抵抗R₂
を介して演算増幅器OP₁の反転入力端子に接続すると共
に、抵抗R₁の他端を非反転入力端子に接続し、また抵抗
R₃を負帰還回路に挿入して、入力を反転増幅して出力す
るようになっている。11は全波整流回路で、半波整流回
路11aと加算回路11bとからなっている。そして、上記半
波整流回路11aは、増幅回路10の出力端を抵抗R₄を介し
て、非反転入力端子を回路接地した演算増幅器OP₂の反
転入力端子に接続し、この反転入力端子と演算増幅器OP
₂の出力端子間には、上記抵抗R₄と同じ値の抵抗R₅とダ
イオードD₁を直列に接続すると共に、ダイオードD₂を逆
方向に接続し、上記抵抗R₅とダイオードD₁の接続点を出
力端として、上記増幅回路10からの交流入力電圧のうち
の正の半波のみを反転して、絶対値が等しい負の半波で
出力するようになっている。加算回路11bは、上記半波
整流回路11aの出力端を抵抗R₆を介して、また上記増幅
回路10の出力端を抵抗R₇を介して、非反転入力端子を回
路接地した演算増幅器OP₃の反転入力端子に接続すると
共に、負帰還回路に抵抗R₈を挿入し、上記抵抗R₇,R₈を
半波整流回路11aの抵抗R₄,R₅と同じ値とし（R₄＝R₅＝R₇
＝R₈）、抵抗R₆をR₆＝R₇/2＝R₈/2に設定して、上記半波
整流回路11aから送出された負の半波を２倍（＝R₈/R₆）
に反転増幅した信号と、上記増幅回路10の交流出力を反
転した信号とを加算することにより、増幅回路10の交流
出力を、絶対値が等しくなるように全波整流して演算増
幅器OP₃の出力端から出力するようになっている。12は
ピークホールド回路で、演算増幅器OP₄の非反転入力端
子に上記全波整流回路11の出力端を接続し、演算増幅器
OP₄の出力端子をダイオードD₃を介して反転入力端子に
接続すると共に、出力端子と回路接地間にコンデンサC₁
を接続し、また、コンデンサC₁の両端にサイリスタ等か
らなるスイッチング素子S₁を挿入し、スイッチング素子
S₁のゲート端子には演算処理部４の信号線20を接続し、
上記ダイオードD₃とコンデンサC₁の接続点を、出力端子
を反転入力端子に接続した演算増幅器OP₅の非反転入力
端子に接続し、コンデンサC₁の充電電圧を、演算増幅器
OP₅の出力端から該回路12の出力として演算処理部４に
送出するようになっている。

演算処理部４は、第１図に示すように、上記複数の保
持回路3,3,・・・から並列的に入力する漏れ電流ピーク
値（アナログ信号）を直列的な信号形態に変換するマル
チプレクサ13と、マルチプレクサ13から出力されるアナ
ログ信号を演算処理用のディジタル信号に変換するAD変
換器14と、上記漏れ電流ピーク値の発生日時を記録する
ための時計15と、制御・演算処理をする中央処理装置
（以下、CPUという）16と、このCPU16により、上記AD変
換器14の出力信号を上記電流検出器２の一次側電流値
（実効値）に換算して比較・演算処理した漏れ電流と、
上記時計15から読み出した発生日時とを漏電データとし
て一時的に記憶させる領域（以下、バッファメモリとい
う）と、所定時間（以下、サンプリング時間という、例
えば30分）毎に、上記バッファメモリに収納した漏電デ
ータを記憶データとして記憶させる領域（以下単に、メ
モリいう）とを有するランダム・アクセス・メモリ（以
下、RAMという）17と、演算処理部４が行う仕事の手順
を示すプログラムを収納するリード・オンリ・メモリ
（以下、ROMという）18とから構成され、また、上記の
各構成要素は相互に、データ・信号を転送するためのバ
ス19で接続され、さらに、上記保持回路3,3,・・・のピ
ークホールド回路12のスイッチング素子S₁のゲートにク
リア信号を送るための信号線20を有している。

表示部５は、例えば、キャラクタ表示用の液晶パネル
と、上記演算処理部４から図示しないインタフェースを
介して送出される表示信号を液晶パネル表示用の信号に
変換するコントロール用LSIとを一体にしてなる表示モ
ジュールから形成されている。そして上記液晶パネル
は、例えば、縦７個、横５個のドットブロックで一文字
を表わし、これを横20文字並べて一行とし、これを縦に
４行としてパネル面に規則正しく配置して、英数字，記
号等により上記記憶データ等を第８図に表示例に示すよ
うに表示するようになっている。また上記コントロール
用LSIは、液晶パネルの駆動表示に必要なすべての機能
を備え、演算処理部４からの表示信号により、内蔵した
キャラクタジェネレータメモリに収納された文字を上記
ドットブロックで表示するため各ドットに信号を送出す
るようになっている。

設定スイッチ６は、０〜９のいずれかの設定数字に対
応したコードの接点を導通させるようにしたディジタル
スイッチを８個（即ち８桁）並設して、月日時分をそれ
ぞれ２桁で設定し、後述の操作スイッチ７の操作によ
り、上記設定日時を現在の日時として時計15にセットす
ると同時にセットした月日時分00秒からスタートするよ
うにした日時設定スイッチと、検出電流設定値を例えば
1,3,10（mA）のいずれかに切換設定した数字に対応する
コードの接点を導通させるようにしたロータリスイッチ
を設けて、上記検出電流設定値をCPU16により、図示し
ないインタフェースを介して読出すようにした検出電流
設定スイッチとから構成される。

操作スイッチ７は、上記日時設定スイッチの設定日時
を現在の日時として時計15にセットするようにした押ボ
タンスイッチ等からなる日時入力スイッチと、RAM17に
収納されているデータをすべてクリアするようにした押
ボタンスイッチ等からなるクリアスイッチと、上記表示
部５の表示モードを、例えば第８図の表示例に示すよう
に（１）→（２）→（３）→（４）→（１）・・・と順
次切換えるようにした押ボタンスイッチ等からなる表示
切換スイッチと、上記第８図（３）時系列記憶データま
たは第８図（４）チャンネル系列記憶データの表示モー
ドのとき、その表示内容より以前もしくは以後の記憶デ
ータを表示させるようにした押ボタンスイッチ等からな
るスクロールアップスイッチ，スクロールダウンスイッ
チとから構成され、上記の各スイッチは、図示しないイ
ンタフェースを介してCPU16に割込み信号を送出して上
記のような所定の割込み処理を行わせるようになってい
る。

次にその動作を、第３図に示すように、低圧引込線に
接続された過電流遮断装置付漏電遮断器31に、その負荷
側を分岐し、過電流遮断器32,33,34を介して負荷35,36,
37をそれぞれ接続するようにした分電盤30の各分岐線の
漏電探査に適用した例によって第４図〜第８図とともに
説明する。

A.初期動作漏電探査装置１に図示しない直流電源が供給される
と、演算処理部４のCPU16がROM18に収納されたプログラ
ムを実行する。第５図はそのメインフローを示したもの
で、ステップ100〜600で構成され、さらに、このステッ
プ群のうち、ステップ300は、第６図に示すように、ス
テップ301〜306で構成され、ステップ500は、第７図に
示すように、ステップ501〜510で構成されている。

先ずステップ100の実行により、演算処理部４の初期
設定が行われて、CPU16が初期化され、RAM17がクリアさ
れ、時計15内の値がすべて零になる。次いでステップ20
0（漏れ電流入力）、ステップ300（漏電データ収納）が
実行されるが、電流検出器２、２、２はまだ取付けられ
ていないので、漏れ電流入力は零、RAM17の漏れ電流値
も零である。

次に、ステップ400,ステップ500において、第７図に
示すステップ501,502を実行させる。即ち、設定ステッ
プ６の日時設定スイッチを現在の月日時分に設定してか
ら、操作スイッチ７の日時入力スイッチを操作して、時
計15に上記日時設定スイッチの設定内容（月日時分00
秒）をセットすると同時にスタートさせる。次いでステ
ップ600の実行により、上記ステップ502でセットした日
時が第８図（１）に示すように表示部５の液晶パネルに
表示されると共に刻時していく。

次に、設定スイッチ６の検出電流設定スイッチで検出
電流設定値を例えば1mAに設定する。そして、チャネル
1,2,3の電流検出器２（零相変流器）を、上記過電流遮
断器32,33,34の各負荷側の２線に一括クランプしてそれ
ぞれ取付け、その出力をケーブルを介して保持回路3,3,
3の入力端にそれぞれ送出するようにする。

B.漏電探査時の動作上記過電流遮断器33の負荷側で漏電が発生した場合、
その配線に取付けたチャネル２の電流検出器２（零相変
流器）は漏れ電流を検出して、２次巻線に誘起された電
流を対応する保持回路３へ送出する。保持回路３に入力
した電流は、第２図に示す増幅回路10において、抵抗R₁
で電圧に変換され、演算増幅器OP₁,抵抗R₂,R₃からなる
反転増幅器で第４図（１）に示すように増幅されて全波
整流回路11へ送出される。全波整流回路11に入力した交
流波形は、正の半波は半波整流回路11aにより絶対値が
等しい負の半波となり、これが加算回路11bにより２倍
（＝R₈/R₆）に反転増幅された正の半波となり、また、
上記増幅回路10が出力する交流波形の正の半波は直接加
算回路11bに入力し、極性が反転（即ち、１倍（＝R₈/
R₇）に反転増幅）して負の半波となるが上記２倍に増幅
された正の半波と加算されて出力されるので、上記交流
波形の正の半波がそのまま出力されたことと同じとな
る。他方、増幅回路10が出力する交流波形の負の半波
は、半波整流回路11aを動作させず、加算回路11bにて極
性が反転（即ち、１倍（＝R₈/R₇）に反転増幅）し、正
の半波として出力される。従って、増幅回路10から全波
整流回路11に入力した交流波形（第４図（１））は、第
４図（２）に示すように、絶対値が等しい全波整流波形
となって、ピークホールド回路12へ送出される。このた
め、全波整流回路11は、例えば漏電遮断器31が半サイク
ル後に遮断することがあっても、極性にかかわらず、少
なくとも半波の漏れ電流を出力することになる。ピーク
ホールド回路12へ入力した全波整流波形は、そのピーク
値電圧が、演算増幅器OP₄の出力端からダイオードD₃を
介してコンデンサC₁に充電・保持され（第４図
（３））、このコンデンサC₁の充電電圧は、演算増幅器
OP₅を介して演算処理部４へ送出される。複数（本例で
はチャネル１〜チャネル３の３個）の保持回路３の出力
は並列的に演算処理部４のマルチプレクサ13に入力され
る。

マルチプレクサ13は、複数の入力をCPU16から送出さ
れる選択信号に従って順次スキャンして、アナログ信号
をAD変換器14へ直列的に出力する。AD変換器14が信号を
受取ると、CPU16は信号線20を介して上記ピークホール
ド回路12のスイッチング素子S₁のゲートにクリア信号を
送出し、スイッチング素子S₁を導通して上記コンデンサ
C₁を瞬時に放電（即ちクリア）させ、再び次のピーク値
を保持させるようにする（第４図（３））。AD変換器14
は、アナログ信号を例えば８ビットのバイナリ信号に変
換してCPU16へ送出する。以上のように、ステップ200
で、上記保持回路３から、マルチプレクサ13とAD変換器
14を介して漏れ電流ピーク値をCPU16に入力し、CPU16に
おいて、このピーク値を上記電流検出器２の一次側電流
値（実効値）に換算する。

ステップ300は、第６図に示すように、ステップ301
で、上記ステップ200で電流検出器２の一次側電流値に
換算された現在の漏れ電流値（以下、I_Oという）と、あ
らかじめ設定した検出電流設定値（以下、I_Aという）と
を読込んで大小比較を行い、I_O＞I_Aならば、ステップ30
2で、このI_Oと、前回の比較・演算処理でRAM17のバッフ
ァメモリに収納されている漏れ電流最大値（以下、I_OP
という）とを比較し、I_O＞I_OPならばステップ303でI_OP
＝I_Oとし、ステップ304で、このI_OPが前回のI_OPに替わ
ってRAM17のバッファメモリに、時計15から読み出した
現在の日時（即ち漏電発生日時）と共に収納される。そ
して、ステップ305でサンプリング時間（例えば30分）
に達していなければ、ステップ400で、操作スイッチ７
により割込み処理の有無が判断され、割込み処理がなけ
れば、表示部５の表示モードを換えずにデータ表示を行
う（ステップ600）。上述したステップ200〜600の実行
は一定時間（例えば１秒）毎に繰り返し行われる。

そして、上記ステップ305でサンプリング時間に達す
ると、ステップ306でバッファメモリに収納された上記I
_OPとその発生日時が記憶データとしてRAM17のメモリに
収納される。この動作は、探査期間中、繰り返し行うこ
とになる。

この際、上記動作において、上記ステップ301でI_O≦I
_A、またはステップ302でI_O≦I_OPならば、RAM17のバッフ
ァメモリに前回収納されたI_OPがそのまま保持される。

また、ステップ400,500で、操作スイッチ７の操作が
あると、第７図に示すステップ501〜510からなる割込み
処理プログラムを実行して、ステップ600で表示する。
ステップ501,502については上述したが、漏電探査中に
おいても日時修正等の必要が生じたら再設定を行う。ス
テップ503,504において、表示切換スイッチを操作する
と、表示部５の表示モードは第８図（１），（２），
（３）または（４）の表示例に示すような画面に切換わ
る。即ち、例えば、はじめに第８図（１）に示すような
「現在の月日時分秒」を表示していれば、次の操作で第
８図（２）に示すような「現在の漏れ電流値」を表示さ
せて全チャネルの現在の漏れ電流値を知り、次の操作で
第８図（３）に示すような「時系列記憶データ」を表示
させて、該装置１設置期間中の記憶データを時系列で表
示し、次の操作で第８図（４）に示すような「チャネル
系列記憶データ」を表示させて設置期間中の記憶データ
をチャネル毎に表示する。（第８図に示す実線枠は上記
表示モジュールの液晶パネルの表示部外枠を示してい
る。）上記「時系列記憶データ」または「チャネル系列
記憶データ」を表示しているときに、ステップ505,506
において、スクロールアップスイッチを操作すると、現
在表示の記憶データより以前のデータ、例えば第８図
（３）（４）の上部破線枠内のデータを順次さかのぼっ
て（スクロールアップして）表示し、また、ステップ50
7,508においてスクロールダウンスイッチを操作する
と、上記スクロールアップスイッチ操作の場合と逆にス
クロールして、例えば第８図（３）（４）の下部破線枠
内のデータを表示する。これにより、上記液晶パネルの
限られた表示枠内にすべての記憶データが表示される。
そして、ステップ509,510において、例えば漏電データ
をとり直す場合、クリアスイッチの操作によりRAM17の
データをすべてクリアする。

以上のステップ200〜600をくり返す動作により、複数
のチャネルを同時に記憶して表示するので、何月何日何
時何分何秒にどのチャネルで何mAの漏れ電流が流れたか
を知り、そのときの天候等の外的条件、負荷の使用状況
等を調べることによって漏電原因の究明を行う。また、
現在の漏れ電流値も表示するので、継続して漏れ電流が
流れている場合についても適用する。

なお、上記実施例において、１台の記憶表示器40に対
し、例えば８個の電流検出器２を有するように説明した
が、これに限定されるものではなく、保持回路３および
マルチプレクサ13の入力端子を増して（または、減らし
て）、８個より多くの（または、少ない）電流検出器２
を接続するようにしてもよい。また、実施例において、
漏電データの表示部５を、液晶パネルを備えた表示モジ
ュールとして説明したが、これとは別にインタフェース
を付加してプリンタを接続し、すべての記憶データを印
字して出力するようにしてもよい。さらに、上記サンプ
リング時間の間隔は、上記記憶データにもとづいて、漏
電探査を、後日、容易に行うことができる時間であれば
よく、例えば60分としてもよい。

本実施例によれば、第２図に示すように、保持回路３
の全波整流回路11において、入力と出力の絶対値が等し
い半波整流回路11aを形成し、加算回路11bと共に全波整
流出力を得るようにしているので、漏電遮断器がその反
限時特性によって例えば半サイクル後に高速遮断して
も、その漏れ電流を極性にかかわらず的確に検出するこ
とができ、しかも、電流検出器２が増幅回路10を介して
出力する交流信号を電圧降下なしで全波整流して、入力
に正比例したピーク値が得られるため、正確な漏れ電流
値を表示させることができる。

〔発明の効果〕

本発明によれば、（１）複数回の漏電について、その発生日時と漏れ電
流値を記憶して表示することができるので、間欠漏電が
発生しても、漏電発生の原因の究明を効果的に行うこと
ができる。

（２）電流検出器の出力を瞬時に保持するようにして
いるので、漏電遮断器が高速遮断しても、その負荷側の
漏電を的確に検出して表示することができる。

（３）漏電を検出する複数の電流検出器は、零相変流
器のみで形成しているので、小形化を図ることができ、
漏電探査のための取付場所が狭いところであっても、複
数個の電流検出器を同時に取付けることができ、漏電個
所の探査を効率的に行うことができる。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図、第２図は保持
回路の回路図、第３図は漏電探査装置の取付例説明図、
第４図は保持回路各部の波形図、第５図はプログラムの
メインフロー図、第６図は漏電データ収納のフロー図、
第７図は操作スイッチコントロールのフロー図、第８図
は表示部の表示例である。 1;漏電探査器、2;電流検査器 3;保持回路、4;演算処理部 5;表示部、40;記憶表示器

フロントページの続き (56)参考文献特開平２−234073（ＪＰ，Ａ) 特開昭61−209363（ＪＰ，Ａ) 特開昭60−119479（ＪＰ，Ａ) 特開昭52−64966（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G01R 31/08 G01R 31/02

Claims

(57)【特許請求の範囲】

【請求項１】低圧電線を貫通させて漏れ電流を検出する
複数の電流検出器と、この複数の電流検出器の出力を演
算処理して記憶・表示するようにした記憶表示器とを備
え、上記記憶表示器は、複数の電流検出器の出力をそれ
ぞれ保持して出力する複数の保持回路と、この保持回路
の出力を演算処理して所定時間毎の漏れ電流最大値とそ
の発生日時のデータを記憶して出力するようにした演算
処理部と、この演算処理部の表示信号によって上記デー
タを表示する表示部とを設けたことを特徴とする漏電探
査装置。