JP2819570B2 - プリント基板の製造方法 - Google Patents

プリント基板の製造方法

Info

Publication number
JP2819570B2
JP2819570B2 JP63295850A JP29585088A JP2819570B2 JP 2819570 B2 JP2819570 B2 JP 2819570B2 JP 63295850 A JP63295850 A JP 63295850A JP 29585088 A JP29585088 A JP 29585088A JP 2819570 B2 JP2819570 B2 JP 2819570B2
Authority
JP
Japan
Prior art keywords
pattern
plating
printed circuit
lead
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63295850A
Other languages
English (en)
Other versions
JPH02142149A (ja
Inventor
義之 水藻
俊二 奥
潔 清玄寺
Original Assignee
ミノルタ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミノルタ株式会社 filed Critical ミノルタ株式会社
Priority to JP63295850A priority Critical patent/JP2819570B2/ja
Publication of JPH02142149A publication Critical patent/JPH02142149A/ja
Application granted granted Critical
Publication of JP2819570B2 publication Critical patent/JP2819570B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Die Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、プリント基板上の回路パターンにメッキを
施すためのプリント基板の製造方法に関する。
（従来の技術） ICチップを回路基板に直接取付けるチップオンボード
（COB）用プリント基板の製造において、基板に形成さ
れるICのボンディング用パターンのメッキリードを各回
路パターン毎に取ることは難しい。そこでボンディング
パターンのメッキリードを取る方法として、プリント回
路では基板上のICの周囲に各回路が集まってくることを
利用して、第３図に示すように各回路パターンのメッキ
リードをIC接着領域に集中させ、メッキ処理後に同図で
左下り斜線領域を第７図に示すように座グリ加工により
切削して取り除き、各回路パターンを独立させ、第８図
に示すように、削除した場所にICチップを搭載し各回路
パターンにワイヤボンディングする方法がとられてい
る。
しかしながら、従来の手段によれば、メッキリードの
集中部を座グリ加工により切削して取り除き、各リード
部を独立させているが、座グリ加工を行うためには、使
用するプリント基板が0.4mm以上の厚みを有する樹脂基
板でなければならない。そのために、フレキシブルプリ
ント基板等厚みの少ないプリント基板等では、座グリ加
工を行うことができず、メッキリードを集中させて、全
リード線をメッキすると云うことが難しいと云う問題が
あった。
現在自動カメラ等マイクロコンピュータにより操作制
御を行う機器においては、高度なICを用いているので、
ICへの接続端子が約80本にも及んでおり、各回路パター
ンのメッキリードを基板の周辺部に引出すことが困難で
あるが、フレキシブルプリント基板等薄い基板では、IC
搭載部に各回路のメッキリードを集中させ、同IC搭載部
のメッキリードを削除して、各回路を独立させることが
できない。各回路のメッキリードを基板周辺や抜き孔部
に引き回してメッキ処理をする必要があるので、回路パ
ターンが複雑になったり、余分のリードパターンを設け
たりしなければならないので、プリント基板が大きくな
ったり、コストが高くなったりする。
（発明が解決しようとする課題） 本発明は、厚みの薄いフレキシブルプリント基板等に
おいても、メッキリードをIC搭載部に集中させて、リー
ドパターンのメッキ作業を容易にすることを可能にしよ
うとするものである。
（課題を解決するための手段） チップオンボード用のフレキシブルプリント基板にお
いて、フレキシブルプリント基板上にダイパターンを設
け、各回路パターンからのリードパターンを上記ダイパ
ターンに接続し、ダイパターンに接続されたリードパタ
ーンの一部をメッキ電極のと接続することで各回路パタ
ーンにメッキ処理を行い、メッキ処理後に上記ダイパタ
ーン部を打抜き加工により切除してダイパターン部と各
リードパターンの接続を切離すようにした。そして、前
記ダイパターンはIC搭載場所に設け、上記ダイパターン
部の切除跡の開口部にテープまたはカバーレイ等を貼付
け、その上にICを取付け搭載するようにした。
（作用） 本発明によれば、各回路パターンの全リード部を接続
させるメッキリード中継部として用いられるIC搭載部に
形成したダイパターンにおいて、メッキ処理後に上記ダ
イパターンを打抜き加工により切除することにより、各
回路パターンを独立させるものであるから、フレキシブ
ルプリント基板のような薄い基板に対して特に適した方
法であり、ICチップは打抜き加工により形成した開口部
にテープを貼り、テープ上にICを搭載し、或は抜孔をふ
さぐようにICを搭載することで容易に取付けられる。
（実施例） 第１図及び第２図に本発明の一実施例を示す。第１図
及び第２図において、１はフレキシブルプリント基板等
の薄板のプリント基板ベース、２は各回路パターンから
のリードパターンであり、メッキ処理前は各メッキリー
ドパターンはICチップ５の搭載領域に設けたダイパター
ン2A（第３図）に全部接続されており、ダイパターンか
ら引出された一つのリードパターンをメッキ電極の一極
に接続して、全回路パターンおよびダイパターンのメッ
キを行う。メッキ処理後に各回路パターンが独立するよ
うに、ダイパターン2Aの周囲の打ち抜き孔７部（第３図
左下がり斜線部）を打ち抜く。打ち抜いた孔７にカバー
レイ又はテープ３を貼り付け、その上面にICチップ５を
搭載し、ICチップ５と夫々対応するリードパターン２と
をAuワイヤー６でワイヤボンディングを行い、その後
に、カバーレイ４が除去されている部分即ち露出してい
るリードパターン２及びAuワイヤー６及びICチップを樹
脂８によって封止する。
ICチップをプリント基板にワイヤボンディングする時
に、ICチップを保持するのに用いられるカバーレイ或は
テープは、第４図に示すようにプリント基板の上面に貼
り付けても、第５図に示すように両面に回路パターンを
設けている場合には、裏面のカバーレイを用いても良
い。孔部に両面テープを貼り、テープの上にICを搭載保
持させて、ICをワイヤボンディングして基板に装着する
ことも可能である。このようにすることでICの装着作業
がより容易になる。
（発明の効果） 本発明によれば、フレキシブルプリント基板におい
て、ICチップ搭載部にメッキリード用のダイパターンを
形成し、メッキ処理後に打ち抜きにより削除して各回路
パターンを独立させることにより、各回路パターンはIC
に接続されるので、各回路パターンは必然的にダイパタ
ーンに集中することになり、プリント基板の端面に各回
路のリード線を集中させたメッキリードを特別に形成す
る必要が無くなり、基板の小型化および部品の高密度実
装化が可能になった。
更に、基板のコストも、ICチップ搭載部に設けたメッ
キリードを打ち抜くだけで良いため低廉なものとするこ
とができる。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図は上記実施
例の平面図、第３図は上記実施例の打ち抜き加工前の平
面図、第４図は上記実施例において基板の上面にテープ
を貼った場合の断面図、第５図は両面に回路パターンを
有する実施例において裏面のリードパターンのカバーレ
イにICを搭載した場合の断面図、第６図は従来例の断面
図、第７図は従来例の平面図である。 １……基板ベース、２……リードパターン、2A……ダイ
パターン部、３……カバーレイ、４……カバーレイ又は
テープ、５……ICチップ、６……Auワイヤー、７……抜
き孔、８……封止樹脂。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清玄寺 潔 大阪府大阪市東区安土町２丁目30番地 大阪国際ビル ミノルタカメラ株式会社 内 (56)参考文献 特開 昭58−158951（ＪＰ，Ａ) 特開 昭54−126956（ＪＰ，Ａ) 特開 昭51−140174（ＪＰ，Ａ) 実開 昭61−114872（ＪＰ，Ｕ) 実公 昭60−38291（ＪＰ，Ｙ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/10 - 3/26,3/38 H01L 21/52,21/60 H05K 3/18,3/22,3/24 H01L 21/60 301,21/60 311 H01L 23/12 H01L 23/50 H05K 1/02,1/18

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】チップオンボード用のフレキシブルプリン
    ト基板の製造方法において、 フレキシブルプリント基板上のIC搭載場所にダイパター
    ンを設け、 各回路パターンからのリードパターンを上記ダイパター
    ンに接続し、 ダイパターンに接続されたリードパターンの一部をメッ
    キ電極の一極と接続することで各回路パターンにメッキ
    処理を行い、 メッキ処理後に上記ダイパターン部を打抜き加工により
    切除してダイパターン部と各リードパターンの接続を切
    離し、上記ダイパターン部の切除跡の開口部にICを取付
    けるようにし、上記開口部を覆ってテープ或はカバーレ
    イ等を貼付け、その上にICを搭載したことを特徴とする
    プリント基板の製造方法。
JP63295850A 1988-11-22 1988-11-22 プリント基板の製造方法 Expired - Fee Related JP2819570B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63295850A JP2819570B2 (ja) 1988-11-22 1988-11-22 プリント基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63295850A JP2819570B2 (ja) 1988-11-22 1988-11-22 プリント基板の製造方法

Publications (2)

Publication Number Publication Date
JPH02142149A JPH02142149A (ja) 1990-05-31
JP2819570B2 true JP2819570B2 (ja) 1998-10-30

Family

ID=17825998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63295850A Expired - Fee Related JP2819570B2 (ja) 1988-11-22 1988-11-22 プリント基板の製造方法

Country Status (1)

Country Link
JP (1) JP2819570B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760466A (en) * 1995-04-20 1998-06-02 Kyocera Corporation Semiconductor device having improved heat resistance

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51140174A (en) * 1975-05-28 1976-12-02 Sharp Kk Method of connecting flexible substrate and other devices
JPS54126956A (en) * 1978-03-27 1979-10-02 Shindo Denshi Kougiyou Kk Method of cutting conductor for plating flexible printed circuit board
JPS58158951A (ja) * 1982-03-16 1983-09-21 Fujitsu Ltd 半導体パッケージの製造方法
JPS6038291U (ja) * 1983-08-22 1985-03-16 三菱重工業株式会社 ホツパ

Also Published As

Publication number Publication date
JPH02142149A (ja) 1990-05-31

Similar Documents

Publication Publication Date Title
US4933810A (en) Integrated circuit interconnector
US5406119A (en) Lead frame
JP2819570B2 (ja) プリント基板の製造方法
JPS63114299A (ja) プリント配線板
JP2872715B2 (ja) 半田ディップマスク
JPS60100454A (ja) プリント配線板の製法
JPH01173694A (ja) 両面スルホールフィルムキャリアの製造方法
JP2921557B2 (ja) 電子部品実装板及びその製造方法
JPH11163197A (ja) 半導体実装用基板
JP2674394B2 (ja) テープキャリアパッケージ実装装置
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2970075B2 (ja) チップキャリヤ
JPS5923432Y2 (ja) 半導体装置
JPH01135050A (ja) 半導体装置
JP2609663B2 (ja) テープキャリア
JPH0747913Y2 (ja) フレキシブルプリント配線板の取付構造
JP3087150B2 (ja) 射出成形プリント基板
JP2777114B2 (ja) テープキャリア
JP2804813B2 (ja) リードの固着方法
JPH02302062A (ja) 混成集積回路装置
JP2601015B2 (ja) メッキ装置
JP2818904B2 (ja) 電子部品搭載用基板
JP2957747B2 (ja) 回路部品搭載用端子を備えた回路基板の製造法
JP2797995B2 (ja) 半導体装置
GB2201295A (en) Planar display construction

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees