JP2805708B2 - 電子スイッチの誤動作防止回路 - Google Patents
電子スイッチの誤動作防止回路Info
- Publication number
- JP2805708B2 JP2805708B2 JP27391988A JP27391988A JP2805708B2 JP 2805708 B2 JP2805708 B2 JP 2805708B2 JP 27391988 A JP27391988 A JP 27391988A JP 27391988 A JP27391988 A JP 27391988A JP 2805708 B2 JP2805708 B2 JP 2805708B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- gate
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光電スイッチ、近接スイッチ等の電子スイ
ッチに係わり、容易にノイズを拾って誤動作することが
ない誤動作防止回路に関する。
ッチに係わり、容易にノイズを拾って誤動作することが
ない誤動作防止回路に関する。
一般に、光電スイッチや近接スイッチ等の電子スイッ
チ類は、内部にパルス発振回路を有し、その間欠信号を
検出する方式が採られているが、接点式スイッチの開閉
時に生じるスパークノイズ等の間欠ノイズであることか
ら、信号とノイズの区別が付かず、しばしば誤動作の原
因となっていた。
チ類は、内部にパルス発振回路を有し、その間欠信号を
検出する方式が採られているが、接点式スイッチの開閉
時に生じるスパークノイズ等の間欠ノイズであることか
ら、信号とノイズの区別が付かず、しばしば誤動作の原
因となっていた。
この誤動作を防止するため、一般には同期検出方式を
採用しているが、この方式はノイズによる誤動作の確率
を下げるだけで信号とノイズが重複した場合には誤動作
の発生を防止することができなかった。このため、第４
図に示したように同期検出をした後、積分回路によって
電圧レベルを積算して一定のレベルに達すれば初めて検
知信号を出力し、何回か連続して信号が入力しない限り
本来の信号とは見做さないようにして誤動作を防止する
方式が採用されている。
採用しているが、この方式はノイズによる誤動作の確率
を下げるだけで信号とノイズが重複した場合には誤動作
の発生を防止することができなかった。このため、第４
図に示したように同期検出をした後、積分回路によって
電圧レベルを積算して一定のレベルに達すれば初めて検
知信号を出力し、何回か連続して信号が入力しない限り
本来の信号とは見做さないようにして誤動作を防止する
方式が採用されている。
他方、電子スイッチ類の回路には、配線中に誤って電
源に短絡して出力トランジスタを破損することがないよ
うに、短絡保護回路が設けられているが、その出力ライ
ンを長くすると、短絡しなくとも電気的ノイズを拾って
出力をカットオフするという誤動作が発生する。従って
ノイズが多発するところでは上記短絡保護回路の誤動作
もまた頻繁に発生するという新たな問題が見られた。そ
こで、上記短絡保護回路がノイズによって誤動作しない
ように、やはり回路の一部に積分回路を設けて回路の応
答速度を落とし、誤動作を防止するようにしている。
源に短絡して出力トランジスタを破損することがないよ
うに、短絡保護回路が設けられているが、その出力ライ
ンを長くすると、短絡しなくとも電気的ノイズを拾って
出力をカットオフするという誤動作が発生する。従って
ノイズが多発するところでは上記短絡保護回路の誤動作
もまた頻繁に発生するという新たな問題が見られた。そ
こで、上記短絡保護回路がノイズによって誤動作しない
ように、やはり回路の一部に積分回路を設けて回路の応
答速度を落とし、誤動作を防止するようにしている。
ところで電子スイッチ類の検出回路部分は、殆どが集
積回路（IC）を使用して小型化されており、特に最近で
は回路全体をもワンチップ化することが考えられている
が、上述したように、誤動作を防止するために積分コン
デンサを用いると、少なくとも数百PFの容量は必要とな
るので、コンデンサを内蔵して全体の回路をワンチップ
化しようとすれば実装面積が非常に広くなる。従って、
この状態でのワンチップ化は到底不可能となる。
積回路（IC）を使用して小型化されており、特に最近で
は回路全体をもワンチップ化することが考えられている
が、上述したように、誤動作を防止するために積分コン
デンサを用いると、少なくとも数百PFの容量は必要とな
るので、コンデンサを内蔵して全体の回路をワンチップ
化しようとすれば実装面積が非常に広くなる。従って、
この状態でのワンチップ化は到底不可能となる。
一方、積分コンデンサを外付けにすると、ICの端子が
増大して外形が大きくなり、小型化するためにIC化した
目的が失われるという問題点が見られた。
増大して外形が大きくなり、小型化するためにIC化した
目的が失われるという問題点が見られた。
このことは、コンデンサを必要とする積分回路を備え
た短絡保護回路にも当てはまり、回路全体の小型化或い
はワンチップ化する上での障害を更に増加するものであ
った。
た短絡保護回路にも当てはまり、回路全体の小型化或い
はワンチップ化する上での障害を更に増加するものであ
った。
また、積分回路自体が本来立ち下がりに時間を要する
ので、受光パルスと検知出力間にタイムラグが生じ、高
い精度を確保できなかった。
ので、受光パルスと検知出力間にタイムラグが生じ、高
い精度を確保できなかった。
そこで本発明は、受光パルスが続けてＮ回入力しない
と正規の信号と見做さず、また一旦正規の信号の見做し
たら、受光パルスが連続してＮ回抜けないと信号がなく
なったと判断しない動作をデジタル回路で処理し、コン
デンサの使用を省略して上述した課題を解決したもので
ある。
と正規の信号と見做さず、また一旦正規の信号の見做し
たら、受光パルスが連続してＮ回抜けないと信号がなく
なったと判断しない動作をデジタル回路で処理し、コン
デンサの使用を省略して上述した課題を解決したもので
ある。
その手段として、同期信号をクロック入力としたＮ進
カウンタと、同期状態の受光パルスをセット入力、投光
器のドライブ信号をリセット信号としたフリップフロッ
プと、このフリップフロップのＱ出力を上記Ｎ進カウン
タの周期信号でラッチする手段とからなり、このラッチ
手段の出力を検出信号として出力すると共に、上記フリ
ップフロップのＱ出力と上記ラッチ手段の反転出力とに
よって動作する排他的オアゲートEx− ORと、この排他
的オアゲートEx−ORの出力と上記同期信号の反転出力と
によって成立するアンドゲートAND2を備え、このゲート
のHi出力で上記Ｎ進カウンタをリセットするようにした
検出回路を用いた。
カウンタと、同期状態の受光パルスをセット入力、投光
器のドライブ信号をリセット信号としたフリップフロッ
プと、このフリップフロップのＱ出力を上記Ｎ進カウン
タの周期信号でラッチする手段とからなり、このラッチ
手段の出力を検出信号として出力すると共に、上記フリ
ップフロップのＱ出力と上記ラッチ手段の反転出力とに
よって動作する排他的オアゲートEx− ORと、この排他
的オアゲートEx−ORの出力と上記同期信号の反転出力と
によって成立するアンドゲートAND2を備え、このゲート
のHi出力で上記Ｎ進カウンタをリセットするようにした
検出回路を用いた。
Ｎ進カウンタの特定数値と後段の出力トランジスタ等
の短絡によって出力される短絡信号とによって成立する
アンドゲートAND5と、このアンドゲートAND5の出力を反
転させる手段と、この反転出力によって検出信号をオフ
するアンドゲートAND4とを備え、上記特定カウント値に
至る時間、短絡検出信号が連続すれば、上記検出信号を
カットオフする短絡保護回路を上記検出回路に付加した
手段をも用いた。
の短絡によって出力される短絡信号とによって成立する
アンドゲートAND5と、このアンドゲートAND5の出力を反
転させる手段と、この反転出力によって検出信号をオフ
するアンドゲートAND4とを備え、上記特定カウント値に
至る時間、短絡検出信号が連続すれば、上記検出信号を
カットオフする短絡保護回路を上記検出回路に付加した
手段をも用いた。
同期状態の受光パルスを受けてフリップフロップのＱ
出力がHiとなり、このＱ出力のラッチ手段は当初、一方
（出力回路側）の出力ＱがLo、他方（Ex−OR側）の出力
がHiとなる。この出力を受けた排他的オアゲートEx−
ORの出力はフリップフロップのＱ出力が反転して一瞬Hi
になっても、次段のアンドゲートAND2によって遮断され
るため、カウンタはリセットされない。従ってカウンタ
は同期信号のクロック入力に応じて順次カウントし、Ｎ
値になった時点で信号を出力する。この信号をトリガし
てラッチ手段はフリップフロップのＱの状態をラッチ
し、出力回路側のＱ出力がHiとなって検出信号を出力す
る。
出力がHiとなり、このＱ出力のラッチ手段は当初、一方
（出力回路側）の出力ＱがLo、他方（Ex−OR側）の出力
がHiとなる。この出力を受けた排他的オアゲートEx−
ORの出力はフリップフロップのＱ出力が反転して一瞬Hi
になっても、次段のアンドゲートAND2によって遮断され
るため、カウンタはリセットされない。従ってカウンタ
は同期信号のクロック入力に応じて順次カウントし、Ｎ
値になった時点で信号を出力する。この信号をトリガし
てラッチ手段はフリップフロップのＱの状態をラッチ
し、出力回路側のＱ出力がHiとなって検出信号を出力す
る。
また何らかの原因によって受光パルスに抜けが発生し
た場合、排他的オアゲートEx−ORの出力はLoに反転して
カウンタのリセットはされず、カウントを始めるが、所
定回数に達しないうちに受光パルスが入力すると排他的
オアゲートEx−ORの出力が再び反転し、続いてカウンタ
をリセットするため、結局同期信号はラッチ手段に送ら
れず、検知信号の出力状態を保持する。
た場合、排他的オアゲートEx−ORの出力はLoに反転して
カウンタのリセットはされず、カウントを始めるが、所
定回数に達しないうちに受光パルスが入力すると排他的
オアゲートEx−ORの出力が再び反転し、続いてカウンタ
をリセットするため、結局同期信号はラッチ手段に送ら
れず、検知信号の出力状態を保持する。
次に、遮光状態により、受光パルスが所定回数連続し
て入力しなくなった場合、排他的オアゲートEx−ORの出
力はLoを維持しカウンタのリセットが効かず、所定回数
カウントされてカウントアップ信号が出力され、フリッ
プフロップのLo出力をラッチして検出信号の出力を停止
する。
て入力しなくなった場合、排他的オアゲートEx−ORの出
力はLoを維持しカウンタのリセットが効かず、所定回数
カウントされてカウントアップ信号が出力され、フリッ
プフロップのLo出力をラッチして検出信号の出力を停止
する。
他方、短絡保護回路を備えたものは、短絡信号が発生
した場合、予め特定カウント値の設定されたカウンタ
は、短絡用のカウントアップを出力し、この信号と短絡
信号の入力によって成立したアンドゲートAND5はHi出力
するが、途中反転されてアンドゲートAND4にLo入力され
るため、アンドゲートAND4は成立せず、ラッチ手段から
の検出信号はここでカットオフされ、短絡による出力ト
ランジスタの破損を阻止する。
した場合、予め特定カウント値の設定されたカウンタ
は、短絡用のカウントアップを出力し、この信号と短絡
信号の入力によって成立したアンドゲートAND5はHi出力
するが、途中反転されてアンドゲートAND4にLo入力され
るため、アンドゲートAND4は成立せず、ラッチ手段から
の検出信号はここでカットオフされ、短絡による出力ト
ランジスタの破損を阻止する。
第１図は電子スイッチ用集積回路のブロック図であっ
て、投光器からの発光信号が受光回路・アンプAMPを介
して入力するコンパレータCMP1〜３と、発振回路からク
ロック信号、コンパレータCMP1から受光信号が入力する
デジタルPLL（位相同期ループ）回路と、コンパレータC
MP2から出力された受光パルスが入力する検出回路と、
コンパレータCMP1・３およびPLL回路からの入力によっ
て安定出力状態を示す安定表示回路と、検出回路の検出
信号が入力する出力回路と、上記発振・PLL・安定表示
・検出の各回路で構成されたIIL回路に電力を供給する
並列型定電圧回路とからなるものである。
て、投光器からの発光信号が受光回路・アンプAMPを介
して入力するコンパレータCMP1〜３と、発振回路からク
ロック信号、コンパレータCMP1から受光信号が入力する
デジタルPLL（位相同期ループ）回路と、コンパレータC
MP2から出力された受光パルスが入力する検出回路と、
コンパレータCMP1・３およびPLL回路からの入力によっ
て安定出力状態を示す安定表示回路と、検出回路の検出
信号が入力する出力回路と、上記発振・PLL・安定表示
・検出の各回路で構成されたIIL回路に電力を供給する
並列型定電圧回路とからなるものである。
このICではフォトダイオードをもワンチップ化してフ
ォトICを構成し、６本の端子で入出力を行うようにし
た。
ォトICを構成し、６本の端子で入出力を行うようにし
た。
また第２図は本発明の誤動作防止回路を含んだ検出回
路の詳細論理回路図で、AND1はコンパレータCMP2からの
受光パルスと、透過／反射切替え回路を介してPLL回路
の同期信号出力により条件が成立するアンドゲート、１
はセット優先形のRSフリップフロップで、アンドゲート
AND1のHi出力を受けて端子Ｑの出力をHiに保持し、また
PLL回路のLEDドライブ出力を受けてリセットされる。２
は上記RSフリップフロップ１の端子Ｑの出力を受けるＤ
フリップフロップであって、この入力によって一定の状
態にある端子Ｑ・の出力を下述するカウンタのカウン
トアップ信号（クロック信号）でラッチするもので、当
初端子Ｄの入力がHiの時、次のカウントアップ信号を受
けるまでＱの出力をLo、の出力をHiに維持するように
設定してある。Ex−ORは排他的オアゲートで、上記RSフ
リップフロップ１のＱ出力をＡ入力、Ｄフリップフロッ
プ２の出力をＢ入力とする。AND2は上記排他的オアゲ
ートEx−ORの出力とPLL回路の同期信号のインバータINV
1からの出力とで成立するアンドゲートで、その出力は
アンドゲートAND3を介してカウンタのリセット端子Ｒに
入力されている。３はＮ進（ここでは８進）カウンタ
で、クロック端子CKにはインバータINV1の信号が入力さ
れ、PLL回路の同期信号の反転信号をクロック信号とし
ている。またパルスがＮ回（ここでは７回）連続して入
力するとカウントアップ信号をＤフリップフロップ２の
クロック信号として端子CKに出力する。４は下述する短
絡信号が入力するとき以外はがHiを維持するRSフリッ
プフロップで、Ｄフリップフロップ２の端子ＱにHiをア
ンドゲートAND4を介して出力回路に出力するものであ
る。
路の詳細論理回路図で、AND1はコンパレータCMP2からの
受光パルスと、透過／反射切替え回路を介してPLL回路
の同期信号出力により条件が成立するアンドゲート、１
はセット優先形のRSフリップフロップで、アンドゲート
AND1のHi出力を受けて端子Ｑの出力をHiに保持し、また
PLL回路のLEDドライブ出力を受けてリセットされる。２
は上記RSフリップフロップ１の端子Ｑの出力を受けるＤ
フリップフロップであって、この入力によって一定の状
態にある端子Ｑ・の出力を下述するカウンタのカウン
トアップ信号（クロック信号）でラッチするもので、当
初端子Ｄの入力がHiの時、次のカウントアップ信号を受
けるまでＱの出力をLo、の出力をHiに維持するように
設定してある。Ex−ORは排他的オアゲートで、上記RSフ
リップフロップ１のＱ出力をＡ入力、Ｄフリップフロッ
プ２の出力をＢ入力とする。AND2は上記排他的オアゲ
ートEx−ORの出力とPLL回路の同期信号のインバータINV
1からの出力とで成立するアンドゲートで、その出力は
アンドゲートAND3を介してカウンタのリセット端子Ｒに
入力されている。３はＮ進（ここでは８進）カウンタ
で、クロック端子CKにはインバータINV1の信号が入力さ
れ、PLL回路の同期信号の反転信号をクロック信号とし
ている。またパルスがＮ回（ここでは７回）連続して入
力するとカウントアップ信号をＤフリップフロップ２の
クロック信号として端子CKに出力する。４は下述する短
絡信号が入力するとき以外はがHiを維持するRSフリッ
プフロップで、Ｄフリップフロップ２の端子ＱにHiをア
ンドゲートAND4を介して出力回路に出力するものであ
る。
第３図は検出回路のタイムチャートであって、（１）
はLEDのドライブ電圧波形（1/16デューイのパルス波
形）で、LEDの点灯用と共にRSフリップフロップ１のリ
セット入力になっている。（２）はLEDからの光を受光
素子で受光し、これをアンプAMPで増幅後、コンパレー
タCMP1を通した受光パルス波形、（３）は同期信号波形
で、パルスの立ち下がりによって８進カウンタのクロッ
ク信号を兼ねる。（４）はRSフリップフロップ１のＱ側
出力信号波形で、その波形は（２）の出力がある時は、
次の周期までHiを保持し、次のLEDドライブ（１）の立
ち上がり波形でリセットされる。続いて受光パルス波形
（２）があれば、再びHiを保持する。（５）は排他的オ
アゲートEx−ORの出力波形、（６）はカウンタ３をリセ
ットするためのAND3の出力波形、（７）はカウントアッ
プ信号波形でＤフリップフロップ２のクロック入力とな
っている。（８）はＤフリップフロップの端子Ｑの出力
波形、（９）はＤフリップフロップの端子の出力波形
を示す。
はLEDのドライブ電圧波形（1/16デューイのパルス波
形）で、LEDの点灯用と共にRSフリップフロップ１のリ
セット入力になっている。（２）はLEDからの光を受光
素子で受光し、これをアンプAMPで増幅後、コンパレー
タCMP1を通した受光パルス波形、（３）は同期信号波形
で、パルスの立ち下がりによって８進カウンタのクロッ
ク信号を兼ねる。（４）はRSフリップフロップ１のＱ側
出力信号波形で、その波形は（２）の出力がある時は、
次の周期までHiを保持し、次のLEDドライブ（１）の立
ち上がり波形でリセットされる。続いて受光パルス波形
（２）があれば、再びHiを保持する。（５）は排他的オ
アゲートEx−ORの出力波形、（６）はカウンタ３をリセ
ットするためのAND3の出力波形、（７）はカウントアッ
プ信号波形でＤフリップフロップ２のクロック入力とな
っている。（８）はＤフリップフロップの端子Ｑの出力
波形、（９）はＤフリップフロップの端子の出力波形
を示す。
尚、Ｄフリップフロップ２の初期出力波形は、Ｑ出力
をLo、出力をHiに設定しておく。
をLo、出力をHiに設定しておく。
次に本発明回路の動作について述べると、受光パルス
（２）と同期信号（３）とのタイミングが一致するとア
ンドゲートAND1条件が成立し、Hi出力がRSフリップフロ
ップ１の端子Ｓに入力され、端子ＱからHi出力される。
受光パルスはアンプ回路等を経て出力されるため時間的
なズレがあるのでLEDドライブ出力（１）によって一瞬
リセットされ、出力が反転されるが、RSフリップフロッ
プ１はセット優先形になっているため、LEDドライブの
出力（１）によってリセットされても、受光パルスが出
力されると即座にセットが優先してＱからのHi出力が保
持される。
（２）と同期信号（３）とのタイミングが一致するとア
ンドゲートAND1条件が成立し、Hi出力がRSフリップフロ
ップ１の端子Ｓに入力され、端子ＱからHi出力される。
受光パルスはアンプ回路等を経て出力されるため時間的
なズレがあるのでLEDドライブ出力（１）によって一瞬
リセットされ、出力が反転されるが、RSフリップフロッ
プ１はセット優先形になっているため、LEDドライブの
出力（１）によってリセットされても、受光パルスが出
力されると即座にセットが優先してＱからのHi出力が保
持される。
上記RSフリップフロップ１の端子ＱからのHi出力
（４）は、分岐して一方は排他的オアゲートEx−ORのＡ
側に入力し、他方はＤフリップフロップ２の端子Ｄに入
力される。またＤフリップフロップ２の出力は排他的
オアゲートEx−ORのＢ側に入力されるが、Ｂ側入力がHi
の場合は排他的オアゲートEx−ORはＡ側入力のインバー
タと同じ動作をするので、第３図のタイムチャートのt0
〜t1間において（４）と（５）の波形は反転関係にな
る。従って受光パルス波形（１）が適性間隔である場合
は、AND2の出力はLoを維持し、従ってカウンタ３のリセ
ットは働かない。
（４）は、分岐して一方は排他的オアゲートEx−ORのＡ
側に入力し、他方はＤフリップフロップ２の端子Ｄに入
力される。またＤフリップフロップ２の出力は排他的
オアゲートEx−ORのＢ側に入力されるが、Ｂ側入力がHi
の場合は排他的オアゲートEx−ORはＡ側入力のインバー
タと同じ動作をするので、第３図のタイムチャートのt0
〜t1間において（４）と（５）の波形は反転関係にな
る。従って受光パルス波形（１）が適性間隔である場合
は、AND2の出力はLoを維持し、従ってカウンタ３のリセ
ットは働かない。
ところで、カウンタ３のクロック入力はインバータIN
V1によって同期信号（３）の反転波形であるので、
（３）の波形の立ち下がりでカウントアップする。従っ
て連続して７回カウントパルス（クロック信号）が入力
すると、カウンタ３はカウントアップ信号（７）を出力
し、その信号の立ち上がりで次段のＤフリップフロップ
２はＤ入力をラッチするので、その時点（t1）でRSフリ
ップフロップ１の出力（４）の状態と一致する。即ち、
RSフリップフロップ１のＱ出力はHiになっているため、
Ｄフリップフロップ２の端子ＱはHiを記憶し、アンドゲ
ートAND4の一方側入力となる。これと同時に上記Ｄフリ
ップフロップ２のはHiからLoに反転するので排他的オ
アゲートEx−ORのＢ側はLoとなる。従って排他的オアゲ
ートEx−ORは単なるバッファとしての働きに変わるの
で、その出力波形（５）はt1〜t2の区間においてRSフリ
ップフロップ１のＱ出力（４）と一致する。つまり、t1
を過ぎた時点で排他的オアゲートEx−ORの出力がHi、イ
ンバータINV1の出力がHiとなるので、アンドゲートAND2
の条件が成立し、Hi出力がアンドゲートAND3に入力され
るが、もう一方側の入力は通常はHiを維持しているの
で、カウンタ３のリセット端子Ｒを動作してこれをリセ
ットし、カウンタ数値を０に戻す。
V1によって同期信号（３）の反転波形であるので、
（３）の波形の立ち下がりでカウントアップする。従っ
て連続して７回カウントパルス（クロック信号）が入力
すると、カウンタ３はカウントアップ信号（７）を出力
し、その信号の立ち上がりで次段のＤフリップフロップ
２はＤ入力をラッチするので、その時点（t1）でRSフリ
ップフロップ１の出力（４）の状態と一致する。即ち、
RSフリップフロップ１のＱ出力はHiになっているため、
Ｄフリップフロップ２の端子ＱはHiを記憶し、アンドゲ
ートAND4の一方側入力となる。これと同時に上記Ｄフリ
ップフロップ２のはHiからLoに反転するので排他的オ
アゲートEx−ORのＢ側はLoとなる。従って排他的オアゲ
ートEx−ORは単なるバッファとしての働きに変わるの
で、その出力波形（５）はt1〜t2の区間においてRSフリ
ップフロップ１のＱ出力（４）と一致する。つまり、t1
を過ぎた時点で排他的オアゲートEx−ORの出力がHi、イ
ンバータINV1の出力がHiとなるので、アンドゲートAND2
の条件が成立し、Hi出力がアンドゲートAND3に入力され
るが、もう一方側の入力は通常はHiを維持しているの
で、カウンタ３のリセット端子Ｒを動作してこれをリセ
ットし、カウンタ数値を０に戻す。
このように続けて７回受光パルスが入力されて初めて
物体が存否のための検出出力の条件が整うのである。
物体が存否のための検出出力の条件が整うのである。
続いて、８番目のパルスが入力してカウンタ３は１カ
ウントしようとするが、アンドゲートAND2の条件が成立
してリセット信号が送られるため０に戻り、カウンタは
カウントアップせずに停止状態となる。次に物体の存否
によって９・10番の受光パルスに抜けが生じると、排他
的オアゲートEx−ORの入力条件Ａ−ＢがLo−Loとなり、
（５）の出力がLoとなってAND2の条件が成立せず、カウ
ンタ３をリセットしないため、カウンタは累積してカウ
ントアップを始めるが、11番目に再度受光パルスが入力
するとアンドゲートAND2の条件が成立してカウンタ３は
リセットされるため０に戻ることになる。
ウントしようとするが、アンドゲートAND2の条件が成立
してリセット信号が送られるため０に戻り、カウンタは
カウントアップせずに停止状態となる。次に物体の存否
によって９・10番の受光パルスに抜けが生じると、排他
的オアゲートEx−ORの入力条件Ａ−ＢがLo−Loとなり、
（５）の出力がLoとなってAND2の条件が成立せず、カウ
ンタ３をリセットしないため、カウンタは累積してカウ
ントアップを始めるが、11番目に再度受光パルスが入力
するとアンドゲートAND2の条件が成立してカウンタ３は
リセットされるため０に戻ることになる。
即ち、受光パルスが続けて７回以上入力することによ
って正規の信号と見做された後は、パルスの入力が２、
３回抜けても、カウントアップ信号がＤフリップフロッ
プのクロック端子に入力しないため、このＤフリップフ
ロップの端子Ｑから出力回路への出力は保持される。
って正規の信号と見做された後は、パルスの入力が２、
３回抜けても、カウントアップ信号がＤフリップフロッ
プのクロック端子に入力しないため、このＤフリップフ
ロップの端子Ｑから出力回路への出力は保持される。
次に、第12〜18番目は、受光パルスが続けて７回抜け
た状態、即ちノイズではなく遮光状態を示しているが、
この間、排他的オアゲートEx−ORの入力条件Ａ−ＢがLo
−Loとなり、その出力はLoを保持し続けているのでカウ
ンタはリセットされない。従って８進カウンタ３はイン
バータINV1を介したクロック信号の到来に応じてカウン
トアップし、１、２…６と進み、７の数値に達した時に
Ｄフリップフロップ２のクロック端子CKにカウントアッ
プ信号を出力する。この時点（t2）ではＤフリップフロ
ップ２のＤ入力はLoであるから、Ｄフリップフロップ２
のＱ出力もHiからLoに反転し、これに伴ってはHiにな
り、排他的オアゲートEx−ORの入力条件Ａ−ＢはLo−Hi
で成立し、その出力はHiとなってアンドゲートAND2・AN
D3を介してカウンタ３のリセット端子に入力してリセッ
トされ、カウンタの数値を０にもどす。この時点（t
2）、つまり19番目以降は受光パルスが再度連続して７
回出力されない限り、Ｄフリップフロップ２のＱ出力は
Loを維持し、検出信号が出力回路に送られることはな
い。
た状態、即ちノイズではなく遮光状態を示しているが、
この間、排他的オアゲートEx−ORの入力条件Ａ−ＢがLo
−Loとなり、その出力はLoを保持し続けているのでカウ
ンタはリセットされない。従って８進カウンタ３はイン
バータINV1を介したクロック信号の到来に応じてカウン
トアップし、１、２…６と進み、７の数値に達した時に
Ｄフリップフロップ２のクロック端子CKにカウントアッ
プ信号を出力する。この時点（t2）ではＤフリップフロ
ップ２のＤ入力はLoであるから、Ｄフリップフロップ２
のＱ出力もHiからLoに反転し、これに伴ってはHiにな
り、排他的オアゲートEx−ORの入力条件Ａ−ＢはLo−Hi
で成立し、その出力はHiとなってアンドゲートAND2・AN
D3を介してカウンタ３のリセット端子に入力してリセッ
トされ、カウンタの数値を０にもどす。この時点（t
2）、つまり19番目以降は受光パルスが再度連続して７
回出力されない限り、Ｄフリップフロップ２のＱ出力は
Loを維持し、検出信号が出力回路に送られることはな
い。
即ち、受光パルスが続けて７回抜けて出力信号がなく
なったと判断した後は、ノイズ等によって受光パルスが
２、３回入力した状態となってもカウントアップ信号が
Ｄフリップフロップ２のクロック端子CKに入力しない、
つまり正規の信号とは見做さないため、出力回路へ出力
しない状態を保持し、受光パルスが７回続けて入力し始
めて正規の信号と見做すのである。
なったと判断した後は、ノイズ等によって受光パルスが
２、３回入力した状態となってもカウントアップ信号が
Ｄフリップフロップ２のクロック端子CKに入力しない、
つまり正規の信号とは見做さないため、出力回路へ出力
しない状態を保持し、受光パルスが７回続けて入力し始
めて正規の信号と見做すのである。
しかして、電気的ノイズはスイッチのON−OFFによる
スパークノイズ等の断続ノイズが殆どであり、続けて７
回入力するという条件は皆無に近い程成立し得ないた
め、ノイズによりＤフリップフロップ２の端子Ｑの出力
状態は変化することがない。従ってノイズによる誤動作
を確実に防止できる。
スパークノイズ等の断続ノイズが殆どであり、続けて７
回入力するという条件は皆無に近い程成立し得ないた
め、ノイズによりＤフリップフロップ２の端子Ｑの出力
状態は変化することがない。従ってノイズによる誤動作
を確実に防止できる。
尚、カウンタ周期のＮ値は、回路全体の増幅度やシー
ルドの状態によって異なるが、通常、４〜10とする。つ
まりＮ値を大きくするとノイズによる誤動作の確率は下
がるが、正常時の応答速度が落ちる一方、Ｎ値を小さく
すると応答速度は上がるが、ノイズによる御動作率が大
きくなるからである。
ルドの状態によって異なるが、通常、４〜10とする。つ
まりＮ値を大きくするとノイズによる誤動作の確率は下
がるが、正常時の応答速度が落ちる一方、Ｎ値を小さく
すると応答速度は上がるが、ノイズによる御動作率が大
きくなるからである。
次に、本発明回路の今一つの特徴点である短絡保護回
路の誤動作防止について述べる。第２図において、外部
の回路で出力トランジスタの短絡が検出されると、Hi出
力をインバータINV2に送るが、インバータINV2によって
反転し、アンドゲートAND3の条件が成立しないので、カ
ウンタ３もリセットされず、カウンタはカウントアップ
し始める。ここで、カウンタ３でカウントアップ数値５
を作り、これとHiの短絡信号が入力するアンドゲートAN
D5で論理積をとれば、上記短絡信号が５カウント続いて
カウントアップ信号５が出力されると、この信号と短絡
信号の入力とによってアンドゲートAND5が成立し、その
Hi出力はこれを反転させる手段４に入力する。即ち、上
記Hi出力でフリップフロップ４をセットし、これに伴っ
てRSフリップフロップ４のからLoが出力されるので、
これに続くアンドゲートAND4は成立しない。従って検出
信号は出力回路へ出力されなくなり、短絡によって出力
トランジスタが破損するのを防止することができる。
路の誤動作防止について述べる。第２図において、外部
の回路で出力トランジスタの短絡が検出されると、Hi出
力をインバータINV2に送るが、インバータINV2によって
反転し、アンドゲートAND3の条件が成立しないので、カ
ウンタ３もリセットされず、カウンタはカウントアップ
し始める。ここで、カウンタ３でカウントアップ数値５
を作り、これとHiの短絡信号が入力するアンドゲートAN
D5で論理積をとれば、上記短絡信号が５カウント続いて
カウントアップ信号５が出力されると、この信号と短絡
信号の入力とによってアンドゲートAND5が成立し、その
Hi出力はこれを反転させる手段４に入力する。即ち、上
記Hi出力でフリップフロップ４をセットし、これに伴っ
てRSフリップフロップ４のからLoが出力されるので、
これに続くアンドゲートAND4は成立しない。従って検出
信号は出力回路へ出力されなくなり、短絡によって出力
トランジスタが破損するのを防止することができる。
ところで、上述の通りノイズ等は連続してもせいぜい
２〜３カウント分であるから、ノイズの発生のみによっ
てはカウントアップ信号５は出力されず、アンドゲート
AND5の条件は成立しない。またカウンタ３の累積値が５
カウントまで進んだということは、ノイズのためではな
く、短絡したことと推定し、出力トランジスタを破損し
ないように出力をOFFするのである。
２〜３カウント分であるから、ノイズの発生のみによっ
てはカウントアップ信号５は出力されず、アンドゲート
AND5の条件は成立しない。またカウンタ３の累積値が５
カウントまで進んだということは、ノイズのためではな
く、短絡したことと推定し、出力トランジスタを破損し
ないように出力をOFFするのである。
一旦、出力トランジスタが短絡すると、RSフリップフ
ロップ４によって検出信号の出力はOFFに保持される
が、RSフリップフロップ４のリセットにはＤフリップフ
ロップ２のが接続されているので、電子スイッチ自体
の電源をリセットするとRSフリップフロップ４もリセッ
トされ、再度出力した時、出力トランジスタの短絡状態
が解除されていないと、再び短絡保護回路が機能し、出
力回路を保護する。
ロップ４によって検出信号の出力はOFFに保持される
が、RSフリップフロップ４のリセットにはＤフリップフ
ロップ２のが接続されているので、電子スイッチ自体
の電源をリセットするとRSフリップフロップ４もリセッ
トされ、再度出力した時、出力トランジスタの短絡状態
が解除されていないと、再び短絡保護回路が機能し、出
力回路を保護する。
〔発明の効果〕 以上述べたように本発明の誤動作防止回路は、受光パ
ルスが続けてＮ回入力しないと正規の信号と見做さず、
また一旦正規の信号と見做したら、受光パルスが連続し
てＮ回抜けない限り、信号がなくなったと判断しない動
作をデジタル回路で処理することにより、外部からのノ
イズによる誤動作を確実に防止するとともに、コンデン
サが不要になるので検出回路を容易に小型IC化すること
ができる。
ルスが続けてＮ回入力しないと正規の信号と見做さず、
また一旦正規の信号と見做したら、受光パルスが連続し
てＮ回抜けない限り、信号がなくなったと判断しない動
作をデジタル回路で処理することにより、外部からのノ
イズによる誤動作を確実に防止するとともに、コンデン
サが不要になるので検出回路を容易に小型IC化すること
ができる。
また短絡保護回路についても信号が続けて一定時間入
力しないと短絡信号と判断しない動作をデジタル回路で
処理することにより、出力トランジスタの破損を確実に
防止すると共に、IC化を容易にしたものである。
力しないと短絡信号と判断しない動作をデジタル回路で
処理することにより、出力トランジスタの破損を確実に
防止すると共に、IC化を容易にしたものである。
従って本発明の回路によれば、フォトダイオードやア
ンプ等と混在したリニアデジタル混成ICがIILやBi−Mos
技術により可能となり、電子スイッチの回路全体を完全
にワンチップ化することができるのである。またこのIC
はフォトダイオードをもワンチップ化したフォトICの構
造となっており、しかも少数の端子で入出力を行うこと
も可能である。
ンプ等と混在したリニアデジタル混成ICがIILやBi−Mos
技術により可能となり、電子スイッチの回路全体を完全
にワンチップ化することができるのである。またこのIC
はフォトダイオードをもワンチップ化したフォトICの構
造となっており、しかも少数の端子で入出力を行うこと
も可能である。
第１図は電子スイッチ用集積回路のブロック図、第２図
は検出回路の論理回路図、第３図は各出力（１）〜
（９）のタイムチャート、第４図は従来の検出回路のブ
ロック図と各出力のタイムチャートである。 尚、図中１……フリップフロップ、２……ラッチ手段、
３……カウンタ。
は検出回路の論理回路図、第３図は各出力（１）〜
（９）のタイムチャート、第４図は従来の検出回路のブ
ロック図と各出力のタイムチャートである。 尚、図中１……フリップフロップ、２……ラッチ手段、
３……カウンタ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 17/00
Claims (2)
- 【請求項１】同期信号をクロック入力としたＮ進カウン
タ３と、同期状態の受光パルスをセット入力、投光器の
ドライブ信号をリセット信号としたフリップフロップ１
と、このフリップフロップ１のＱ出力を上記Ｎ進カウン
タ３の周期信号でラッチする手段２とからなり、このラ
ッチ手段２の出力を検出信号として出力すると共に、上
記フリップフロップ１のＱ出力と上記ラッチ手段２の反
転出力とによって動作する排他的オアゲートEx−ORと、
この排他的オアゲートEx−ORの出力と上記同期信号の反
転出力とによって成立するアンドゲートAND2を備え、こ
のゲートAND2のHi出力で上記Ｎ進カウンタ３をリセット
するようにしたことを特徴とする電子スイッチの誤動作
防止回路。 - 【請求項２】Ｎ進カウンタの特定数値と後段の出力トラ
ンジスタ等の短絡によって出力される短絡信号とによっ
て成立するアンドゲートAND5と、このアンドゲートAND5
の出力を反転させる手段４と、この反転出力によって検
出信号をカットオフするアンドゲートAND4とを備え、上
記特定カウント値に至る時間、短絡検出信号が連続すれ
ば、上記検出信号をOFFする短絡保護回路を有する請求
項１記載の電子スイッチの誤動作防止回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27391988A JP2805708B2 (ja) | 1988-10-28 | 1988-10-28 | 電子スイッチの誤動作防止回路 |
| US07/421,611 US5057683A (en) | 1988-10-28 | 1989-10-13 | Error preventive circuit for a photoelectric switch |
| DE3934773A DE3934773C2 (de) | 1988-10-28 | 1989-10-18 | Fehlerverhütungsschaltung für einen photoelektrischen Schalter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27391988A JP2805708B2 (ja) | 1988-10-28 | 1988-10-28 | 電子スイッチの誤動作防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02119414A JPH02119414A (ja) | 1990-05-07 |
| JP2805708B2 true JP2805708B2 (ja) | 1998-09-30 |
Family
ID=17534399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27391988A Expired - Fee Related JP2805708B2 (ja) | 1988-10-28 | 1988-10-28 | 電子スイッチの誤動作防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2805708B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175820A (ja) * | 1991-12-24 | 1993-07-13 | Matsushita Electric Works Ltd | ノンタッチスイッチ装置 |
-
1988
- 1988-10-28 JP JP27391988A patent/JP2805708B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02119414A (ja) | 1990-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212716A (en) | Data edge phase sorting circuits | |
| US4528553A (en) | Event detection apparatus | |
| US5057683A (en) | Error preventive circuit for a photoelectric switch | |
| US4399412A (en) | Duty cycle monitor circuit | |
| GB2282304A (en) | Clock signal extraction circuit including digital-detection of loss-of-clock signal | |
| US7245160B2 (en) | Short pulse rejection circuit | |
| JP2805708B2 (ja) | 電子スイッチの誤動作防止回路 | |
| US4591708A (en) | High-intensity opto-electronic sensor having low power consumption | |
| US10848140B1 (en) | Method and system for detecting clock failure | |
| US4544851A (en) | Synchronizer circuit with dual input | |
| US5187385A (en) | Latch circuit including filter for metastable prevention | |
| JP2570933B2 (ja) | 同期クロック発生装置 | |
| US20030234883A1 (en) | Driving control method for image pickup device, image pickup apparatus, and image pickup system | |
| JP3278791B2 (ja) | 電子スイッチ | |
| JP3293044B2 (ja) | 光電スイッチ | |
| JP3341025B2 (ja) | 光電スイッチ | |
| JPH05175816A (ja) | パルス変調形光電スイッチ | |
| US3604956A (en) | Radiation immune timing circuit | |
| JPH0352915B2 (ja) | ||
| JPH0749428Y2 (ja) | 光電スイッチ回路 | |
| KR930005932Y1 (ko) | 신호 지연 전달회로 | |
| JPH03181878A (ja) | 光電スイッチ | |
| JP3283556B2 (ja) | 信号の状態変化通知装置 | |
| SU1538233A1 (ru) | Генератор импульсов | |
| KR0118254Y1 (ko) | 디지탈 신호의 상승 에지 검출회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070724 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |