JP2803417B2 - ２安定電気光学デバイス、及び前記デバイスに関連するフラット・ディスプレイ・スクリーン - Google Patents

２安定電気光学デバイス、及び前記デバイスに関連するフラット・ディスプレイ・スクリーン

Info

Publication number
JP2803417B2
JP2803417B2 JP3319624A JP31962491A JP2803417B2 JP 2803417 B2 JP2803417 B2 JP 2803417B2 JP 3319624 A JP3319624 A JP 3319624A JP 31962491 A JP31962491 A JP 31962491A JP 2803417 B2 JP2803417 B2 JP 2803417B2
Authority
JP
Japan
Prior art keywords
material layer
bistable
conductive material
optical device
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3319624A
Other languages
English (en)
Other versions
JPH0688975A (ja
Inventor
ルロー ティエリー
Original Assignee
コミツサリア タ レネルジー アトミーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミツサリア タ レネルジー アトミーク filed Critical コミツサリア タ レネルジー アトミーク
Publication of JPH0688975A publication Critical patent/JPH0688975A/ja
Application granted granted Critical
Publication of JP2803417B2 publication Critical patent/JP2803417B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、２安定電気光学デバイ
ス、及び前記デバイスに関連するスクリーンに関する。
本発明は特にディスプレイ及び可視化に適用されるが、
光コンピュータのような光論理システムにも適用され
る。
【０００２】
【従来の技術】２安定電気光学デバイスは、公知であ
り、ゴードン及びブリーチ科学出版Ｓ．Ａ（Ｇｏｒｄｏ
ｎ ａｎｄ Ｂｒｅａｃｈ Ｓｉｅｎｃｅ Ｐｕｂｌｉ
ｓｈｅｒＳ．Ａ）による雑誌フェロエレクトリクス１９
８８年、８５巻、２７９〜２８９頁に発行されたハンド
シー（Ｍ．Ａ Ｈａｎｄｓｈｙ）による「光学的計算に
対する強誘電体液晶の電気光学応用（Ｅｌｅｃｔｒｏｏ
ｐｔｉｃ Ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ｆｅｒｒｏ
ｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｉｓｔａｌ ｔ
ｏ Ｏｐｔｉｃａｌ Ｃｏｍｐｕｔｉｎｇ）」に説明さ
れている。２安定電気光学デバイスは光伝導物質の層に
結合する液晶セルを有し、アッセンブリは外部光束によ
り制御されている。液晶セルを透明又は不透明とするこ
とができ、制御光ビームを伝送したり、伝送しないよう
にすることができる。
【０００３】光ビームが伝送されると、光伝導物質の抵
抗が減少し、一方光の伝送がほぼゼロのときは、非常に
高い抵抗値を保持する。導電状態と絶縁状態との間の遷
移はヒシテリシス曲線に従って行なわれる。与えられた
光束の場合に、光伝導に関連してセルに２つの伝送状態
が存在し得るので、光伝導物質は１又は他の状態（伝導
状態又は絶縁状態）となることができる。従って、論理
情報を記録することができる。
【０００４】
【発明が解決しようとする課題】光コンピュータ・メモ
リはこのようなデバイスにより機能するが、このような
デバイスは非常に高いパフォーマンス特性を持っている
わけではいない。従って、このような２安定デバイスの
スイッチング時間は長く（数ミリ秒）、高周波論理処理
の実行を不可能にしている。
【０００５】
【課題を解決するための手段】本発明の目的は、約１マ
イクロ秒の高速スイッチング時間を有する２安定電気光
学デバイスを提供することにある。
【０００６】そのスイッチング速度は液晶セル・デバイ
スよりも約１０００倍速いので、同一時間で更に多数の
論理処理を実行することができる。
【０００７】本発明によるデバイスは周知の製造手順を
用いる簡単な構造を有する利点がある。
【０００８】本発明は、第１及び第２の基板と、一つの
真空エンクロージャを形成するように、かつ、一方で前
記第１の基板により支持された第１の伝導物質層、光伝
導物質及びカソード・ルミネッセント物質層を有すると
共に、他方で前記カソード・ルミネッセント物質層を励
起する手段を有する少なくとも一つの２安定素子を前記
真空エンクロージャに収容した前記第１及び第２の基板
を互いにハーメチック・シールする手段とを備えてい
る。
【０００９】ひとつの実施例によれば、前記第１の基板
及び第１の伝導物質層は透明である。
【００１０】特定の実施例によれば、２安定素子は第２
の伝導物質層を有し、前記第１及び第２の伝導物質層は
分離され、前記第１の基板上に堆積される。前記光伝導
物質層は、前記伝導物質層を電気的に接続するように少
なくとも前記第１及び第２の伝導物質層を覆う。前記伝
導物質層及び前記光伝導物質層はカソード・ルミネッセ
ント物質層により覆われたほぼ共面構造を形成してい
る。
【００１１】前記第２の伝導物質層は光学的に透明であ
ってもよい。
【００１２】当該実施例の変形によれば、絶縁層はほぼ
前記共面構造とカソード・ルミネッセント物質層との間
に挿入され、前記絶縁層は、前記伝導物質層と前記カソ
ード・ルミネッセント物質層との間に電気接点を形成す
るように、前記第２の伝導物質層の上に開口を備えてい
る。前記絶縁層は、前記光伝導物質層が前記第１伝導物
質層を完全に覆っていないときは、前記第１の伝導物質
層及び前記カソード・ルミネッセント物質を絶縁可能に
させる。
【００１３】他の実施例によれば、前記第１の伝導物質
層は前記第１の基板上に堆積され、前記光伝導物質層は
少なくとも前記第１の伝導物質層を部分的に覆い、前記
伝導物質層は前記カソード・ルミネッセント物質層によ
り覆われたスタック構造を形成し、前記２安定素子は前
記カソード・ルミネッセント物質層から前記第１伝導物
質層を電気的に絶縁する手段を有する。
【００１４】前記実施例の変形によれば、前記カソード
・ルミネッセント物質層から前記第１伝導物質層を電気
的に絶縁する前記手段は、前記第１伝導物質層を完全に
覆う前記光伝導物質層の延長部により構成されてもよ
い。
【００１５】前記カソード・ルミネッセント物質層から
前記第１伝導物質層を電気的に絶縁する前記手段は、前
記光伝導物質層が前記第１の伝導物質層を部分的に覆う
ときは、前記スタック構造を覆う絶縁層により構成され
てもよい。前記絶縁層は、前記光伝導物質層と前記カソ
ード・ルミネッセント物質層との間の電気接続を確保す
るように、前記光伝導物質層の上に開口を備えている。
【００１６】第２の実施例の変形によれば、前記スタッ
ク構造は前記光伝導物質層を少なくとも部分的に覆う第
２の伝導物質層を備えている。前記第２の伝導物質層は
前記基板上に部分的に配置されてもよい。
【００１７】前記２安定電気光学デバイスは以下で説明
する２つの動作モードを有し、一方の動作モードはゼロ
又は一定の励起光束を有し、他方の動作モードは一定の
励起電圧を有する。
【００１８】一定の励起光束又は励起電圧により動作す
る一実施例によれば、当該２安定電気光学デバイスは、
例えば前記エンクロージャの外側に配置された光源を備
えている。
【００１９】本発明による２安定電気光学デバイスが外
部光励起により一定電圧で動作するときは、前記光源が
前記第１の基板に沿って配置されるのがよい。その場合
に前記第１の基板及び前記第１伝導物質層は透明でなけ
ればならない。更に、本発明による前記２安定電気光学
デバイスをディスプレイのスクリーンに用いるときは、
カソード・ルミネッセント物質から放射される光は前記
カソード・ルミネッセント物質と前記第１の基板との間
に配置された層を介して伝送され、前記アッセンブリは
透明でなければならない。
【００２０】前記カソード・ルミネッセント物質を励起
する種々の手段を用いることができる。特に引用される
のは、マイクロチップ・エミション・カソード・ソー
ス、金属−絶縁体−金属構造を有する半導体ダイオード
電子ソース、又は他の電子ソースである。
【００２１】好ましくは、前記２安定電気光学デバイス
がいくつかの２安定素子を備えているときは、一つのカ
ソード・ルミネッセント物質層が全ての２安定素子に共
通となる。前記２安定電気光学デバイスがいくつかの２
安定素子を備えているときは、この２安定素子をマトリ
ックス形式に配列することができる。この構成は前記２
安定素子の多重動作を可能にし、前記２安定電気光学デ
バイスの制御を容易にすることができる。
【００２２】マトリックス配列において、前記第１の伝
導物質層は並列な伝導カラムにより相互接続され、前記
励起手段は平行な行に従って制御される。
【００２３】本発明の他の目的は、前記２安定電気光学
デバイスの２安定性を利用すること、従って非常に明る
いかつ多重化された平坦なディスプレイ・スクリーンを
得るために状態を記憶する可能性を利用することからな
る。
【００２４】従って、本発明は行及び列に配列されたい
くつかの２安定素子を有する２安定デバイスに関連した
フラット・スクリーンに関する。行及び列の各２安定素
子はスクリーンの画素を形成している。
【００２５】このようなスクリーンの制御は多重化され
ている。適当な制御電圧を印加して２安定素子の２安定
性の効果を得ることにより、アドレス指定された画素が
「オン」状態に配置されると、前記状態は、その画素に
ついて次にアドレス指定するまで、即ちラスタ時間の全
体にわたって保持することができる。通常、「オン」状
態は行のアドレス時間中に保持されるだけである。従っ
て、スクリーンの輝度はスクリーンの行の数に等しい係
数だけ改善される。更に、スクリーンの行の数は制限さ
れていない。大きなスクリーンを製造することは可能で
あるが、制御の簡単さは依然として保持されている。
【００２６】表示されるべき情報に対応する信号は互い
に接続されている前記第１の伝導物質層により形成され
た伝導列に送出される。これらの伝導列はアノードであ
り、従来の技術が信号を印加していたカソードよりもか
なり低い静電容量（５００〜１０００のファクタ）を有
する。
【００２７】従って、スクリーンを制御するために必要
とする容量性電力は、同一量だけ減少する。従って、電
子ソースは制限された厚さをもつことができ、従って高
い静電容量を有するが、一方、２安定素子の静電容量は
小さい。
【００２８】スクリーンの画素は「オン」状態及び「オ
フ」状態をとり、処理は画素の行を連続的にアドレス指
定すること、及び行のアドレス指定中に、前記行の全て
の画素を「オフ」状態に遷移させ、次いで前記行の画素
を点灯させ、アドレス指定されていない行の画素は前の
アドレス指定のときの状態を保持することからなる。
【００２９】特定の一実施例によれば、Ｖ０を２安定素
子の安定性のために低しきい値の電圧とし、Ｖ１を２安
定素子の安定性のために高しきい値の電圧とするとき、
行と列との交点に位置する画素の状態は、前記伝導列
（アノード）と前記カソード・ルミネッセント物質を励
起する前記手段のカソードとの間の電位差を与えること
により制御され、前記カソードは行を励起し、 Ａ：行のアドレス指定中に、 ａ）時間Ｔｅにおいて、カソードは電位−ＶＩＮに高め
られ、 ｂ）時間Ｔａにおいて、カソードは電位−ＶＩＢに高め
られ、 １）列及び行との間の交点に配置された画素を点燈する
ために、 ｉ）時間Ｔｅにおいて、条件ＶＩＮ−Ｖｃ＜Ｖ０によ
り、列は電位−Ｖｃに高められ、 ｉｉ）時間Ｔａにおいて、条件ＶＩＢ＋Ｖｃ＞Ｖ１によ
り、列は電位Ｖｃに高められ、 ２）列及び行との間の交点に配置された画素を消光する
ために、 ｉ）時間Ｔｅにおいて、条件ＶＩＮ＋Ｖｃ＜Ｖ０によ
り、列は電位Ｖｃに高められ、 ｉｉ）時間Ｔａにおいて、条件ＶＩＢ−Ｖｃ＜Ｖ１によ
り、列は電位−Ｖｃに高められ、 Ｂ：アドレス指定がされないときは、前のアドレス指定
中に取った状態における行の状態を保持するために、Ｖ
ｒ＋Ｖｃ＜Ｖ１及びＶｒ−Ｖｃ＞Ｖ０となるように、カ
ソードは−Ｖｒに高められる。
【００３０】以下、本発明を非限定的な実施例及び添付
する図面に関連して詳細に説明する。
【００３１】
【実施例】図１は本発明による２安定電気光学デバイス
の断面図を構成している。この２安定電気光学デバイス
は光学的に透明な例えばガラスからなる第１のガラス基
板１０と、例えばガラスからなる第２のガラス基板１２
とを備えている。例えば溶融可能なガラスのジョイント
１４は、高真空（例えば、１０−６ｍｍ Ｈｇ）を発生
するエンクロージャを得るように互いに第１ガラス基板
１０及び第２のガラス基板１２をハーメチック・シール
している。
【００３２】図示の実施例において、２安定電気光学デ
バイスは、行及び列によるマトリックス形式によって配
列され、前記エンクロージャに収容された数個の２安定
素子１６を備えている。各２安定素子１６はガラス基板
１０により支持されたスタック構造を形成する一連の層
を備えている。
【００３３】光学的に透明な、例えばインジウム及び酸
化すず（ＩＴＯ）の第１の伝導物質層１８をガラス基板
１０上に堆積し、例えば５００Åの厚さを有する。例え
ばｎ＋ドープのアモルファス・シリコン（ａ−Ｓｉ−ｎ
＋）、アモルファス・シリコン（ａ−Ｓｉ）及びｎ＋ド
ープのアモルファス・シリコン（ａ−Ｓｉ−ｎ＋）の積
み重ねにより形成された光伝導物質層２０は、第１の伝
導物質層１８の全体を覆っている。光伝導物質層２０
は、例えば厚さが１〜２０μｍである。例えば硫化亜鉛
（ＺｎＳ）のカソード・ルミネッセント物質層２２は光
伝導物質層２０を覆い、厚さが例えば１０μｍである。
選択的に、第２の透明伝導物質層２４（例えばＩＴＯ）
は光伝導物質層２０とカソード・ルミネッセント物質層
２２との間に接点を形成するように堆積される。この接
点は各２安定素子の活性ゾーンを定める。この第２の透
明伝導物質層２４は厚さが例えば５００〜１０００Åで
ある。この第２の透明伝導物質層２４は光伝導物質層２
０とカソード・ルミネッセント物質層２２との間で良好
な接触抵抗を確保することを提供する。
【００３４】図２Ａは一つのカソード・ルミネッセント
物質層２２が全ての２安定素子に共通していることを示
し、これがカソード・ルミネッセント物質層２２の堆積
を簡単にする。
【００３５】更に、図２Ａは第１の伝導物質層１８が伝
導列を形成するように相互接続されていることを示す。
従って、励起手段が行を制御することができるときは、
２安定素子１６の多重制御を実行することができる。第
２の透明伝導物質層２４は、このようにして形成された
光伝導物質層２０とカソード・ルミネッセント物質層２
２との間の接点が分離された２安定素子を定めるよう
に、エッチングされている。
【００３６】図２Ｂは積層構成の２安定素子の変形を概
要的に示す。この断面図は、絶縁層２３が光伝導物質層
２０を覆っていることを示す。この絶縁層２３は、光伝
導物質層２０の底部を解放する開口２５を有するので、
光伝導物質層２０とカソード・ルミネッセント物質層２
２との間の電気的な接触を確保している。
【００３７】図３は２安定素子の変形を概要的に示す。
この層はほぼ共面構造により配列されている。第１の伝
導物質層１８及び第２の透明伝導物質層２４はガラス基
板１０上に配置されている。光伝導物質層２０は第１の
伝導物質層１８を完全に覆い、第２の透明伝導物質層２
４を部分的に覆っている。カソード・ルミネッセント物
質層２２は、共面構造の第１の伝導物質層１８、光伝導
物質層２０及び第２の透明伝導物質層２４を覆い、一方
第１の伝導物質層１８とは接触せず、かつ第２の透明伝
導物質層２４とは接触している。
【００３８】図１はカソード・ルミネッセント物質層２
２を励起する電子源２６を有する２安定素子１６を示し
ている。この電子源２６はガラス基板１２により支持さ
れた電子源である。
【００３９】図１に示す実施例では、２安定素子１６が
マトリックス形式で配列されており、電子源２６が連続
する列の２安定素子を励起することができる。
【００４０】図４はカソード・ルミネッセント物質層を
励起する電子源２６の第１の実施例を概要的に示す。電
子源２６はマイクロチップ放射カソード電子源である。
例えば、このように電子源はフランス特許出願第２ ６
２３ ０１３号に説明されている。
【００４１】図４に示す実施例において、導電行２８
（カソード）はガラス基板１２上に堆積されている。こ
れらの導電行２８（カソード）は電子を放射することが
できるマイクロチップ３０を支持している。導電行２８
は絶縁層３２により覆われており、絶縁層３２はマイク
ロチップ３０の位置で開口即ちオリフィス３４を有す
る。
【００４２】一つのグリッド３６が絶縁層３２のオリフ
ィス３４に対面するオリフィス３８を有し、絶縁層３２
上に堆積されている。
【００４３】図示していないこのような電子源の実施例
によれば、行はグリッド３６上に形成され、一方マイク
ロチップ３０は共通の伝導層上に位置する。
【００４４】図５は光伝導物質層を励起する手段の第２
の実施例を概要的に示す。この手段は、金属−絶縁−金
属（ＭＩＭ）構造（又は構造金属−誘電体一金属につい
てのＭＤＭ）を有するダイオード電子源である。このよ
うに電子源はＭＩＲにより発行された「電子の物理的な
基礎」と題するフリードリックホーフ（Ｆｒｉｄｒｉｋ
ｈｏｆ）及びモブニーネ（Ｍｏｖｎｉｎｅ）による著書
に説明されている。
【００４５】図５の実施例では、金属伝導行３８がガラ
ス基板１２上に位置する。各金属伝導行３８は薄い誘電
体層４０により覆われている。誘電体（絶縁）層４０は
一つの金属フィルム４２により覆われている。伝導層３
８の位置では、ＭＩＭ構造が電子を放射することができ
るダイオードを形成している。
【００４６】図６はカソード・ルミネッセント物質層を
励起する手段の第３の実施例を概要的に示す。この手段
は半導体ダイオード電子源である。このような電子源の
説明は前記著書に記載されている。
【００４７】半導体−金属構造ソース及びｐ−ｎ接合ソ
ースは半導体ダイオード・ソースのカテゴリに属する。
【００４８】図６は例示的な非限定形式により、半導体
−金属構造を有する電子源を示している。半導体金属層
４４はガラス基板１２上に位置し、金属層４６により覆
われている。
【００４９】電子源は、どの電子源を用いようとも、第
１の伝導物質層１８（図１）に印加された電位に対して
正しく極性づけされたときに、適正に機能する。
【００５０】適当な制御電圧が図１に示す制御手段４８
に印加される。この制御手段４８はエンクロージャを通
過する接点により電極（１８、２８、３６又は１８、３
８、４２又は１８、４４、４６）に接続されている。第
１の伝導物質層１８はアノードとして機能する。電子源
における行はカソードである。
【００５１】２安定素子の第１の動作を図７に関連して
説明をしよう。図７は、２安定素子を配置させる交点で
アノードとカソードとの間に印加される電圧Ｖａｋの関
数として、カソード・ルミネッセント物質により放射さ
れる出力光束Ｆｓ、又は電子源により放射される電子の
加速電圧Ｖａを示している。
【００５２】電子源２６（図１）により放射された電流
は適当な電圧を印加することにより固定される。この電
圧は、グリッド３６とマイクロチップ放射カソード電子
源用のカソード２８との間（図４）、金属フィルム４２
とＭＩＭ構造用のカソードを構成する伝導層３８との間
（図５）、又は金属層４６と半導体構造用のカソードを
構成する半導体金属層４４との間（図６）に印加され
る。
【００５３】電子源により放射された電子は、アノード
とカソードとの間に印加された電位差Ｖａｋの値の関数
として多かれ少なかれ加速される。
【００５４】図７は、電圧Ｖａｋ（曲線の部分Ａ）が増
大すると、電圧Ｖａｋが約１００Ｖに等しいしきい値Ｖ
１を超えたときに、最小値にほぼ等しいままであった電
子の加速電圧Ｖａが急激に最大値になることを示してい
る。Ｖ１より高い値から電圧Ｖａｋ（曲線のＢ部分）が
減少すると、加速電圧Ｖａはほぼその最大値を保持し、
電圧Ｖａｋが約９０Ｖに等しいしきい値Ｖ０以下に降下
すると、その最小値に急激に低下する。
【００５５】出力光束Ｆｓを示す曲線は、加速電圧Ｖａ
の挙動を説明するものと同一である。従って、加速電圧
が低いときは、カソード・ルミネッセント物質はほとん
ど光を放射せず、光伝導物質層の伝導度は低い。電位差
Ｖａｋが増大されるに従って、電子が加速され、カソー
ド・ルミネッセンスを発生する。しきい値Ｖ１を超える
と、光伝導物質層の抵抗は最小となり、加速電圧、従っ
て出力光束は最大となる。
【００５６】電圧Ｖａｋが減少するときは、この現象は
同一であるが、方向が逆である。曲線は２つの安定状態
を有するＶ０とＶ１との間の動作領域を有するヒステリ
シス・サイクルを示す。この最初の動作領域モードにお
いて、入力光束、光伝導物質層に向かう外部光束は一定
又は０とみなされる。
【００５７】図８を参照して、第２の実施例を説明しよ
う。第２の実施例では電圧Ｖａｋが一定に保持され、出
力光束の変化は入力光束の変化に依存している。
【００５８】図１から理解されるように、前記入力光束
は２安定素子を含むエンクロージャ外に位置する光源５
０から供給される。この光源５０は制御手段４８により
制御される。例えばガラス基板１０から互いに独立して
異なる２安定素子を照明することができる。このような
光源５０を例えば１以上のレーザにより、又は他の１以
上の２安定素子により形成することができる。
【００５９】図８に戻ると、光伝導物質の伝導度は、強
度が増大する入力光束Ｆｅを光伝導物質に照射すること
により変化することが理解される。しきい値Ｆ１（曲線
の部分Ｃ）以下では、伝導度は最小であり、従って前述
のように、電圧Ｖａｋは光伝導物質の境界の電圧にほぼ
完全に等しくなり、加速電圧は低くなる。従って、出力
光束Ｆｓは最小である。しきい値Ｆ１以上では、伝導度
は最大となる。光伝導物質の境界の電圧は無視でき、加
速電圧は最大であり、従って出力光束Ｆｓもそのように
なる。
【００６０】入力光束を減少することにより（曲線の部
分Ｄ）、逆の現象が得られ、Ｆｅがしきい値Ｆ０以下に
低下すると、Ｆｓの最大値から最小値へ切り換わる。
【００６１】従って、曲線はＦ０とＦ１との間の動作領
域及び２つの安定状態を有するヒステリシス・サイクル
を示す。
【００６２】これらの動作モードのいずれかにおいて、
一方の安定状態から他方の安定状態への切り換えが約１
μｓで得られる。従って、電子システムと競合し得て、
作成が簡単な高速の光電子メモリを作成することができ
る。光電子メモリとは別に本発明によるデバイスはフラ
ット・ディスプレイ・スクリーンを作成することを可能
にする。
【００６３】このようなスクリーンを図９に概要的に示
す。前に説明した２安定素子の電子光学デバイス及び参
照番号は図１のものと同一である。残りの説明の全般
で、説明をガラス基板１０側から当該スクリーンへ行な
うことにする。
【００６４】スクリーンはマトリックス形式にあり、２
安定素子１６は行及び列に配列されている。各２安定素
子はスクリーンにおける画素に対応している。第１の伝
導物質層１８は伝導列を形成するように相互接続されて
おり、２安定素子は行及び列の交点に設定される。
【００６５】図２Ａ、図２Ｂ、図３、図１０及び図１１
に示されているように、ガラス基板１０による支持され
たいくつかの層の構造が可能である。
【００６６】図３の共面構造と異なる共面構造を図１０
に概要的に断面図により示す。
【００６７】第１の伝導物質層１８及び第２の透明伝導
物質層２４はガラス基板１０上に堆積されている。図示
のように、第１の伝導物質層１８は伝導列の形式にあ
り、第２の透明伝導物質層２４は画素の大きさを定め、
かつ透明でもある。
【００６８】図１０に示す実施例では、第１の伝導物質
層１８及び第２の透明伝導物質層２４は光伝導物質層２
０と交差しており、後者はこれらを部分的に覆ってい
る。絶縁層２３は、開口２５に対応する位置を除き、こ
の共面構造を覆っており、開口２５は第２の透明伝導物
質層２４の上にある。この共面構造はカソード・ルミネ
ッセント物質層２２により覆われ、カソード・ルミネッ
セント物質層２２は単一の第２の層２４と電気的な接触
をしている。
【００６９】図１１は図１、図２Ａ及び図２Ｂのスタッ
ク構造と異なる他のスタック構造の断面を概要的に示
す。ガラス基板１０上に堆積された第１の伝導物質層１
８は光伝導物質層２０により覆われている。第２の透明
伝導物質層２４は部分２４ａを有し、この部分２４ａは
ガラス基板１０上にある光伝導物質層２０及び他の部分
を少なくとも部分的に覆っており、その幾何学的な形状
は画素の寸法を定める。この構造はカソード・ルミネッ
セント物質層２２により覆われている。
【００７０】前述のように、電子源２６（図９）は制御
手段４８の動作によりスクリーンにおける連続的な画素
列を励起することができる。スクリーンの列をアドレス
指定する場合は、制御手段４８は前記列の画素を発光又
は消光させるために、伝導列上に制御信号を供給する。
【００７１】図１２Ａ〜図１２Ｅはスクリーンの画素状
態を制御するためのタイミングを概要的に示す。これら
の図において、電位の振幅縮尺は実際のものではない。
【００７２】スクリーンは入力光束及び一定の特性の電
流により制御されている。画素の光伝導物質の伝導度
は、アノードとカソードとの間（即ち、画素に関連した
伝導列と例えばマイクロチップ放射カソード電子源の伝
導行との間）に印加された電位差を変化させることによ
り変化し、画素は前記行及び列の交点に位置している。
【００７３】光伝導物質の伝導度が最小のときは、電子
の加速電圧は最小であり、画素は消光状態即ちオフ状態
にある。光伝導物質の伝導度が最大のときは、電子の加
速電圧は最大であり、画素は発光状態即ちオン状態にあ
る。
【００７４】本発明によれば、画素の行の連続的なアド
レス指定が実行される。図１２Ａは時間の関数としてカ
ソード（行）に印加した電位ＶＩを示す。行は全ラスタ
時間Ｔｔの間アドレス指定される。行がアドレスされる
時間ＴＩは２つの期間、即ちアドレス指定された行の画
素状態の消去に割り付けられた第１の消去期間Ｔｅ（全
ての画素はオフ状態に導かれる。）と、画素が取るべき
状態に導かれる第２のアドレス期間Ｔａとに分割され
る。
【００７５】消去期間Ｔｅにおいて、ＶＩは値−ＶＩＮ
を取り、かつＶＩＮが８０Ｖに等しい。アドレス期間Ｔ
ａにおいて、ＶＩは−ＶＩＢを取り、かつＶＩＢがＩ０
０Ｖに等しい。ＶＩは残りの時間において値−Ｖｒを取
り、かつＶｒは９５Ｖに等しい。
【００７６】図１２Ｂは発光状態において画素を得るた
めに伝導列に印加された電位ＶｃＢを概要的に示す。消
去期間Ｔｅにおいて、電位ＶｃＢは値−Ｖｃを取るとす
る。値Ｖｃ及びＶＩＮは、ＶＩＮ±ＶｃがＶＩ以下とな
るように選択され、この値は２安定素子の低い方のしき
い値（図７）である。前述のように、Ｖ０は９０Ｖに等
しくてもよい。ＶＩＮは８０Ｖに設定され、Ｖｃは例え
ば４Ｖに等しい。期間ＴａにおいてＶｃＢは値Ｖｃを取
るとする。
【００７７】図１２Ｃは画素を発光状態に導くためにア
ノードとカソードとの間の電位差Ｖａｋを示す。消去期
間Ｔｅにおいて、Ｖａｋは値ＶＩＮ−Ｖｃ、即ちこの実
施例ではＶ０より十分に低い７６Ｖを取る。光伝導物質
は励起電子の最小加速電圧に導く最小伝導度を有する。
出力光束は無視可能である。その前の状態（図１２Ｃに
おいて点線により表わされている）がどのようなもので
あっても、画素は消光状態に導かれる。
【００７８】アドレス期間Ｔａにおいて、Ｖａｋは値Ｖ
ＩＢ＋Ｖｃ、即ちこの実施例ではしきい値Ｖ１（図７）
より十分に高い１０４Ｖを取る。光伝導物質の伝導度が
最大となり、出力光束が最大となり、画素はよく照射さ
れる。
【００７９】図１２Ｄは画素を消光状態に導くために伝
導列に印加されるＶｃＮを概要的に示す。消去期間Ｔｅ
において、電位ＶｃＮは値Ｖｃを取り、次いでアドレス
期間において−Ｖｃを取る。
【００８０】図１２Ｅは、前の状態（図１２Ｅに点線に
より示す）がどのようなものであっても画素を消光状態
に導くためのアノードとカソードとの間の電位差Ｖａｋ
を示す。
【００８１】消去期間Ｔｅにおいて、Ｖａｋは値ＶＩＮ
＋Ｖｃ、即ちこの実施例では８４Ｖを取る。これは十分
にＶ０より低く、画素は消光状態に導かれる。アドレス
期間Ｔａにおいて、Ｖａｋは値ＶＩＢ−Ｖｃ、即ちこの
実施例では９６Ｖを取る。これは十分にＶ１より低く、
画素は前の状態、即ち消光状態に留まる。
【００８２】行の２つのアドレス期間Ｔａの間、画素が
取る状態は各画素に対応する２安定素子によって記憶さ
れる。列は、他の行の画素を制御するための電位±Ｖｃ
にコンスタントに導かれる。２つのアドレス動作の間に
おいて、各行は−Ｖｒに導かれる。値Ｖｒ及びＶｃは、
２つのアドレス動作の間における電位Ｖａｋ＝Ｖｒ±Ｖ
ｃがＶ０とＶ１との間にあるようにされる。前述のごと
くＶｒは例えば９５Ｖに選択され、またＶｃは４Ｖに選
択される。従って、Ｖｒ±Ｖｃは９０〜１００の範囲に
含まれ、即ち安定領域において列の画素を前のアドレス
処理において取った状態に保持させることができる。画
素の状態の記憶は新しいアドレス処理前の消去期間の必
要性を説明している。
【００８３】
【効果】前記記憶の結果として、Ｎがスクリーンの行の
数であるときは、画素の発光状態は通常のスクリーンに
おける発光状態よりもＮ倍長く保持される。従来の技術
では発光状態は対応する行のアドレス期間にのみ保持さ
れる。従って、従来技術のスクリーンよりも明るいスク
リーンが得られる。更に、このようなスクリーンにおい
て、行の数には制限がない。高精細度ディスプレイ用の
大きな行数を有する大きなスクリーンの製造が可能であ
る。
【００８４】本発明は、ここで説明し、図示した実施例
に限定されず、実際には変形が可能である。特に、他の
型式の電子源を用いること、又はスクリーンの場合に、
他の処理が可能である。
【図面の簡単な説明】
【図１】本発明によるデバイスの断面図である。
【図２Ａ】本発明によるデバイスの部分的な斜視図であ
る。
【図２Ｂ】２安定素子の変形の図である。
【図３】２安定素子の変形における断面図である。
【図４】カソード・ルミネッセント物質層の励起手段の
第１の実施例の斜視図である。
【図５】カソード・ルミネッセント物質層の励起手段の
第２の実施例の斜視図である。
【図６】カソード・ルミネッセント物質層の励起手段の
第３の実施例の斜視図である。
【図７】一定制御電圧励起中の２安定素子の安定性を示
すヒステリシス曲線である。
【図８】一定入力光束励起中の２安定素子を示すヒステ
リシス曲線である。
【図９】本発明によるスクリーンの斜視図である。
【図１０】前記スクリーンを構成する２安定素子の部分
断面図である。
【図１１】前記スクリーンを構成する２安定素子の部分
断面図である。
【図１２Ａ】前記スクリーンの画素のオン及びオフ状態
を制御するタイミング図である。
【図１２Ｂ】前記スクリーンの画素のオン及びオフ状態
を制御するタイミング図である。
【図１２Ｃ】前記スクリーンの画素のオン及びオフ状態
を制御するタイミング図である。
【図１２Ｄ】前記スクリーンの画素のオン及びオフ状態
を制御するタイミング図である。
【図１２Ｅ】前記スクリーンの画素のオン及びオフ状態
を制御するタイミング図である。
【符号の説明】
１０、１２ ガラス基板 １６ ２安定素子 １８ 第１の伝導物質層 ２０ 光伝導物質層 ２２ カソード・ルミネッセント物質層 ２４ 第２の透明伝導物質層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01J 31/12 - 31/18 H01J 29/18 - 29/34 G09G 3/30 301 G02F 3/00

Claims (19)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１及び第２の基板（１０、１２）と、 該第１及び第２の基板を互いにハーメチックシールして
    真空エンクロージャを形成する手段（１４）を有し、 該エンクロージャの中に少なくともひとつの２安定素子
    （１６）がもうけられ、 該２安定素子は、第１の基板（１０）により支持され
    る、第１の伝導物質層（１８）と少なくともその一部に
    直接接触してもうけられる光伝導物層（２０）及び該光
    伝導物層（２０）と電気接続を有するカソード・ルミネ
    ッセント物質層（２２）を有すると共に、前記カソード
    ・ルミネッセント物質層（２２）を励起する手段（２
    ６）を有する、 ことを特徴とする２安定電気光学デバイス。
  2. 【請求項２】 前記第１の基板（１０）及び前記第１の
    伝導物質層（１８）は透明であることを特徴とする請求
    項１記載の２安定電気光学デバイス。
  3. 【請求項３】 前記２安定素子（１６）は第２の伝導物
    質層（２４）を有し、 第１及び第２の伝導物質層（１８、２４）は分離され、
    かつ第１の基板（１０）の上にもうけられ、 前記光伝導物質層（２０）は前記第１及び第２の伝導物
    質層（１８、２４）を少なくとも部分的に覆うことによ
    り照射状態のときこれらの伝導物質層（１８、２４）を
    電気的に接続し、 伝導物質層及び光伝導物質層（２０）はカソード・ルミ
    ネッセント物質層（２２）により覆われた実質的な共面
    構造を形成していることを特徴とする、請求項１記載の
    ２安定電気光学デバイス。
  4. 【請求項４】 前記第２の伝導物質層（２４）は透明で
    あることを特徴とする請求項３記載の２安定電気光学デ
    バイス。
  5. 【請求項５】 前記共面構造（１８、２０、２４）と前
    記カソード・ルミネッセント物質層（２２）との間には
    絶縁層（２３）が配置され、前記絶縁層（２３）は、前
    記第２の伝導物質層と前記カソード・ルミネッセント物
    質層との間に電気的な接触が形成されるように、前記第
    ２の伝導物質層（２４）の上に開口（２５）を備えてい
    ることを特徴とする請求項３記載の２安定電気光学デバ
    イス。
  6. 【請求項６】 前記第１の伝導物質層（１８）は前記第
    １の基板（１０）上に堆積され、前記光伝導物質層（２
    ０）は前記第１の伝導物質層（１８）を覆い、前記光伝
    導物質層（２０）及び前記第１の伝導物質層（１８）は
    前記カソード・ルミネッセント物質層（２２）により覆
    われているスタック構造を形成し、更に前記２安定素子
    は前記カソード・ルミネッセント物質層（２２）から前
    記第１の伝導物質層（１８）を電気的に絶縁する手段を
    備えていることを特徴とする請求項１記載の２安定電気
    光学デバイス。
  7. 【請求項７】 前記カソード・ルミネッセント物質層
    （２２）から前記第１の伝導物質層（１８）を電気的に
    絶縁する前記手段は、前記第１の伝導物質層（１８）を
    完全に覆う非照射状態の前記光伝導物質層（２０）によ
    り構成されていることを特徴とする請求項６記載の２安
    定電気光学デバイス。
  8. 【請求項８】 前記カソード・ルミネッセント物質層
    （２２）から前記第１の伝導物質層（１８）を電気的に
    絶縁する前記手段は、前記スタック構造を覆う前記絶縁
    層（２３）を備え、前記絶縁層（２３）は前記光伝導物
    質層（２０）と前記カソード・ルミネッセント物質層
    （２２）との間に電気的な接触を確保するように、前記
    光伝導物質層（２０）の上に開口（２５）を備えている
    ことを特徴とする請求項６記載の２安定電気光学デバイ
    ス。
  9. 【請求項９】 前記スタック構造は前記光伝導物質層
    （２０）を覆う第２の伝導物質層（２４）を備えている
    ことを特徴とする請求項６記載の２安定電気光学デバイ
    ス。
  10. 【請求項１０】 光源を備えていることを特徴とする請
    求項１記載の２安定電気光学デバイス。
  11. 【請求項１１】 前記カソード・ルミネッセント物質層
    （２２）を励起する前記手段（２６）はマイクロドット
    放射カソード電子源であることを特徴とする請求項１記
    載の２安定電気光学デバイス。
  12. 【請求項１２】 前記カソード・ルミネッセント物質層
    を励起可能な前記手段（２６）は金属−絶縁体−金属構
    造を有するダイオード電子源を有することを特徴とする
    請求項１記載の２安定電気光学デバイス。
  13. 【請求項１３】 前記カソード・ルミネッセント物質層
    （２２）を励起可能な前記手段（２６）は半導体ダイオ
    ード電子源を有することを特徴とする請求項１記載の２
    安定電気光学デバイス。
  14. 【請求項１４】 当該２安定電気光学デバイスはいくつ
    かの前記２安定素子（１６）を有し、かつ単一のカソー
    ド・ルミネッセント物質層（２２）が前記全ての２安定
    素子（１６）に共通であることを特徴とする請求項１記
    載の２安定電気光学デバイス。
  15. 【請求項１５】 当該２安定電気光学デバイスはいくつ
    かの前記２安定素子（１６）を有し、前記２安定素子
    （１６）はマトリックス形式の行及び列により配列され
    ていることを特徴とする請求項１記載の２安定電気光学
    デバイス。
  16. 【請求項１６】 前記第１の伝導物質層（１８）は平行
    な伝導列を形成し、前記カソード・ルミネッセント物質
    層（２２）を励起する前記手段（２６）は平行な行を励
    起することを特徴とする請求項１５記載の２安定電気光
    学デバイス。
  17. 【請求項１７】 請求項１５記載のデバイスを備え、各
    ２安定素子は当該フラット・ディスプレイ・スクリーン
    の画素に対応していることを特徴とするフラット・ディ
    スプレイ・スクリーン。
  18. 【請求項１８】 スクリーンの画素はオン又はオフの状
    態をとることができ、画素の行を連続的にアドレス指定
    し、行がアドレスされているときその行の全ての画素を
    オフ状態にし、次いで、発光させるべき画素を発光さ
    せ、アドレスされない行の画素は前のアドレス指定のと
    きの状態を保持することを特徴とする請求項１７記載の
    フラット・ディスプレイ・スクリーン。
  19. 【請求項１９】 Ｖ０を２安定素子の２安定動作のため
    の低い方のしきい値電圧とし、Ｖ１を２安定素子の２安
    定動作のための高い方のしきい値電圧とし、行と列の交
    点の画素の状態は伝導列のアノードとカソード・ルミネ
    ッセント物質を励起する手段のカソードとの間に電位差
    を印加することにより制御し、 行のカソードの励起は、 Ａ．行がアドレス指定されたときは、 ａ）時間Ｔｅでカソードを電位−ＶＩＮにし、次いで、 ｂ）時間Ｔａでカソードを電位−ＶＩＢにし、 １）行と列の交点の画素を点燈するときは、 ｉ）時間Ｔｅで列の電位をＶＩＮ−Ｖｃ＜Ｖ０の条件で
    電位−Ｖｃにし、 ｉｉ）時間Ｔａで列の電位をＶＩＢ＋Ｖｃ＞Ｖ１の条件
    で電位Ｖｃにし、 ２）行と列の交点の画素を消燈するときは、 ｉ）時間Ｔｅで列の電位をＶＩＮ＋Ｖｃ＜Ｖ０の条件で
    電位Ｖｃにし、 ｉｉ）時間Ｔａで列の電位をＶＩＢ−Ｖｃ＜Ｖ１の条件
    で電位−Ｖｃにし、 Ｂ．行がアドレス指定されないときは、 カソードの電位を−Ｖｒ，ただしＶｒ＋Ｖｃ＜Ｖ１及び
    Ｖｒ−Ｖｃ＞Ｖ０，として行の画素の状態を前にアドレ
    スされたときの状態に保持することを特徴とする請求項
    １８記載のフラット・ディスプレイ・スクリーン。
JP3319624A 1990-11-08 1991-11-08 ２安定電気光学デバイス、及び前記デバイスに関連するフラット・ディスプレイ・スクリーン Expired - Lifetime JP2803417B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9013871 1990-11-08
FR9013871A FR2669124B1 (fr) 1990-11-08 1990-11-08 Dispositif electrooptique bistable, ecran comportant un tel dispositif et procede de mise en óoeuvre de cet ecran.

Publications (2)

Publication Number Publication Date
JPH0688975A JPH0688975A (ja) 1994-03-29
JP2803417B2 true JP2803417B2 (ja) 1998-09-24

Family

ID=9401984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3319624A Expired - Lifetime JP2803417B2 (ja) 1990-11-08 1991-11-08 ２安定電気光学デバイス、及び前記デバイスに関連するフラット・ディスプレイ・スクリーン

Country Status (5)

Country Link
US (1) US5278544A (ja)
EP (1) EP0485285B1 (ja)
JP (1) JP2803417B2 (ja)
DE (1) DE69117437T2 (ja)
FR (1) FR2669124B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992019005A1 (de) * 1991-04-19 1992-10-29 Hertz Inst Heinrich Elektronenoptisches bild-endgerät auf der basis einer kaltkathode
EP0623944B1 (en) * 1993-05-05 1997-07-02 AT&T Corp. Flat panel display apparatus, and method of making same
KR0156032B1 (ko) * 1993-05-28 1998-10-15 호소야 레이지 전자방출소자 및 그 전자방출소자를 이용한 화상표시장치, 화상표시 장치의 구동장치, 화상표시장치의 화상표시 구동회로
FR2713823B1 (fr) * 1993-12-08 1996-01-12 Commissariat Energie Atomique Collecteur d'électrons comportant des bandes conductrices commandables indépendamment.
US5940163A (en) * 1994-07-19 1999-08-17 Electro Plasma Inc. Photon coupled color flat panel display and method of manufacture
US5786663A (en) * 1994-12-01 1998-07-28 Commissariat A L'energie Atomique Electron collector having independently controllable conductive strips
FR2732160B1 (fr) * 1995-03-22 1997-06-13 Pixtech Sa Anode d'ecran plat de visualisation a bandes resistives
US5543691A (en) * 1995-05-11 1996-08-06 Raytheon Company Field emission display with focus grid and method of operating same
US5949395A (en) * 1995-12-21 1999-09-07 Telegen Corporation Flat-panel matrix-type light emissive display
US6252347B1 (en) 1996-01-16 2001-06-26 Raytheon Company Field emission display with suspended focusing conductive sheet
TW420964B (en) * 1998-02-25 2001-02-01 Toppan Printing Co Ltd Organic electroluminescence display substrate, method of manufacturing it and organic electroluminescent display element
JP2004272159A (ja) * 2003-03-12 2004-09-30 Pioneer Electronic Corp ディスプレイ装置及び表示パネルの駆動方法
JP2005149865A (ja) * 2003-11-14 2005-06-09 Nippon Hoso Kyokai <Nhk> 電界放出装置、電界放出基板、駆動装置およびディスプレイ
JP2005294158A (ja) * 2004-04-02 2005-10-20 Toshiba Corp 画像表示装置
KR20060124486A (ko) * 2005-05-31 2006-12-05 삼성에스디아이 주식회사 전자방출표시장치 및 그의 구동방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50103973A (ja) * 1974-01-12 1975-08-16
US3982158A (en) * 1974-07-15 1976-09-21 Hughes Aircraft Company Power distribution control system
US4140941A (en) * 1976-03-02 1979-02-20 Ise Electronics Corporation Cathode-ray display panel
JPS52107771A (en) * 1976-03-08 1977-09-09 Toshiba Corp Panel display and its driving system
JPS553169A (en) * 1978-06-22 1980-01-10 Matsushita Electric Ind Co Ltd Character display unit
FR2561019B1 (fr) * 1984-03-09 1987-07-17 Etude Surfaces Lab Procede de realisation d'ecrans de visualisation plats et ecrans plats obtenus par la mise en oeuvre dudit procede
FR2568394B1 (fr) * 1984-07-27 1988-02-12 Commissariat Energie Atomique Dispositif de visualisation par cathodoluminescence excitee par emission de champ
IE850536L (en) * 1985-03-04 1986-09-04 Robillard Jean J A Displaying information
US4801850A (en) * 1987-07-28 1989-01-31 Xerox Corporation High brightness vacuum fluorescent display (VFD) devices
US4924148A (en) * 1988-06-24 1990-05-08 Tektronix, Inc. High brightness panel display device
FR2663462B1 (fr) * 1990-06-13 1992-09-11 Commissariat Energie Atomique Source d'electrons a cathodes emissives a micropointes.

Also Published As

Publication number Publication date
US5278544A (en) 1994-01-11
FR2669124B1 (fr) 1993-01-22
DE69117437T2 (de) 1996-09-05
EP0485285A1 (fr) 1992-05-13
FR2669124A1 (fr) 1992-05-15
DE69117437D1 (de) 1996-04-04
EP0485285B1 (fr) 1996-02-28
JPH0688975A (ja) 1994-03-29

Similar Documents

Publication Publication Date Title
JP2803417B2 (ja) ２安定電気光学デバイス、及び前記デバイスに関連するフラット・ディスプレイ・スクリーン
KR100401281B1 (ko) 다이오드구조평판디스플레이
EP0396247B1 (en) Dual anode flat panel electrophoretic display apparatus
US3769543A (en) Low voltage gas discharge display
US3037189A (en) Visual display system
KR100260580B1 (ko) 교류에너지원에 의해 여기되는 이온화가능한 가스에 의한 데이터 기억소자의 어드레스지정장치
USRE40489E1 (en) Display-driving device and display-driving method performing gradation control based on a temporal modulation system
EP0492585B1 (en) Flat display
US8008849B1 (en) Flat panel display incorporating control frame
US5214521A (en) Plasma addressed liquid crystal display with grooves in middle plate
KR970006857B1 (ko) 마이크로도트 형광 매트릭스 스크린 애드레싱 방법 및 장치
WO1992000600A1 (en) Matrix-addressed flat panel display having a transparent base plate
JP3892068B2 (ja) 画像表示装置
US6011356A (en) Flat surface emitter for use in field emission display devices
US5955833A (en) Field emission display devices
US4595919A (en) System and method for operating a display panel having memory
US3659149A (en) Information display panel using amorphous semiconductor layer adjacent optical display material
US3753231A (en) Electroluminescent devices
KR100911275B1 (ko) 병렬 메모리 효과를 갖는 전계발광 셀의 매트릭스로 이루어진 영상 디스플레이 패널
JPH09101761A (ja) Ｅｌ表示装置
US4801850A (en) High brightness vacuum fluorescent display (VFD) devices
EP0000613B1 (en) Cathode ray tube storage device with an electroluminescent display panel
US8222813B2 (en) Matrix phosphor cold cathode display employing secondary emission
US4249133A (en) Electroluminescent cathode ray storage tube
US8552632B2 (en) Active matrix phosphor cold cathode display

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980616