JP2801899B2 - Mold for forming protective body of semiconductor chip package - Google Patents

Mold for forming protective body of semiconductor chip package

Info

Publication number
JP2801899B2
JP2801899B2 JP8279602A JP27960296A JP2801899B2 JP 2801899 B2 JP2801899 B2 JP 2801899B2 JP 8279602 A JP8279602 A JP 8279602A JP 27960296 A JP27960296 A JP 27960296A JP 2801899 B2 JP2801899 B2 JP 2801899B2
Authority
JP
Japan
Prior art keywords
mold
pin
semiconductor chip
push pin
mounting plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8279602A
Other languages
Japanese (ja)
Other versions
JPH09181106A (en
Inventor
煕 善 盧
煕 國 崔
仁 植 趙
泰 亨 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09181106A publication Critical patent/JPH09181106A/en
Application granted granted Critical
Publication of JP2801899B2 publication Critical patent/JP2801899B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17Component parts, details or accessories; Auxiliary operations
    • B29C45/40Removing or ejecting moulded articles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Abstract

The apparatus manufactures a protective encapsulation for semiconductor chip (10) and includes upper and lower mould halves (100,102). Moulding tools form, when closed a mould space from injection of moulding compound and receive the semiconductor chip arranged on the chip frame. Upper and lower plate arrangement (80) open and close the moulding tools. The plate arrangement has with two ejection pins (4,9,8) for ejecting the mould part (104) forming the protection encapsulation immediately following its formation. A central ejection pin (13) is provided on the lower plate arrangement (80b) and likewise extends into the moulding space (6).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップパッ
ケージの保護胴体を形成するための金型に関し、より詳
細には、リードフレームの上部に実装された半導体チッ
プを保護するために、プラスチックパッケージ胴体を形
成するためのトランスファモルディング工程に使用され
る金型であって、半導体チップに加えられるモルディン
グストレスを減少させるとともに、チップ及びパッケー
ジ胴体のクラックを防止するための中間押出ピンを含む
半導体チップパッケージの保護胴体を形成するための金
型に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mold for forming a protective body of a semiconductor chip package, and more particularly, to a plastic package body for protecting a semiconductor chip mounted on a lead frame. A mold used in a transfer molding process for forming a semiconductor chip, the semiconductor chip including an intermediate extrusion pin for reducing a molding stress applied to the semiconductor chip and preventing cracks of the chip and the package body. The present invention relates to a mold for forming a protective body of a package.

【0002】[0002]

【従来の技術】半導体チップパッケージの目的は、集積
回路素子の正常的な動作及び信頼性を保障するための保
護胴体を形成するとともに、集積回路素子を外部システ
ムに電気的に連結することができる手段を提供すること
にある。前記半導体チップパッケージは、保護用パッケ
ージ胴体を熱硬化性樹脂や熱可塑性樹脂を用いたプラス
チックモルディング工程により形成する場合、セラミッ
クパッケージに対して信頼性は劣るが、製造費用を低減
することができ、大量生産が可能であるという利点があ
る。
2. Description of the Related Art The purpose of a semiconductor chip package is to form a protective body for ensuring the normal operation and reliability of an integrated circuit device, and to electrically connect the integrated circuit device to an external system. It is to provide a means. In the case where the semiconductor chip package is formed with a protective package body by a plastic molding process using a thermosetting resin or a thermoplastic resin, the reliability is inferior to the ceramic package, but the manufacturing cost can be reduced. There is an advantage that mass production is possible.

【0003】トランスファモルディング工程は、プラス
チックパッケージ胴体を形成するために、最も幅広く用
いられている。この工程は、半導体チップが取り付けら
れたリードフレームストリップを金型に装着した後、所
定容器に入っている高温の液状モルディングコンパウン
ドを金型のキャビティに注入し、最終的にはパッケージ
された製品を押出させる過程となる。前記金型は、上部
金型と下部金型とで構成されるが、この上部及び下部金
型は、半導体チップが取り付けられたリードフレームを
装着する時及び押出時に開状態になり、モルディングコ
ンパウンドをキャビティに注入する時に閉状態になる。
金型の設計は、組立工程の歩留まり及びパッケージされ
た製品の信頼性に大きく影響を及ぼす。
[0003] Transfer molding processes are most widely used to form plastic package bodies. In this step, after mounting the lead frame strip with the semiconductor chip attached to the mold, the high-temperature liquid molding compound contained in the predetermined container is injected into the mold cavity, and finally the packaged product Is the process of extruding. The mold is composed of an upper mold and a lower mold. The upper and lower molds are opened when a lead frame having a semiconductor chip attached thereto is mounted and extruded, and a molding compound is formed. Will be closed when injecting into the cavity.
The design of the mold greatly affects the yield of the assembly process and the reliability of the packaged product.

【0004】図3(A)は従来の上部及び下部金型が開
いており、半導体チップ−リードフレーム組立が装着さ
れた状態を示す断面図であり、図3(B)は上部及び下
部金型が閉じ、モルディングコンパウンドを注入する状
態を示す断面図であり、図4は、成形完了後、パッケー
ジ胴体が金型から押出される状態を示す断面図である。
FIG. 3A is a cross-sectional view showing a state in which the conventional upper and lower molds are opened and the semiconductor chip-lead frame assembly is mounted. FIG. 3B is a sectional view showing the upper and lower molds. Is a sectional view showing a state in which the molding compound is injected and the molding compound is injected, and FIG. 4 is a sectional view showing a state in which the package body is extruded from the mold after the completion of molding.

【0005】上部金型100及び下部金型102は、各
々一対の型板90a、90b及び取付板80a、80b
とで構成される。取付板80a、80bは、大きい鉄製
ブロックであって、ボルト等により上部及び下部モルデ
ィングプレス(図示せず)に固定されている。下部取付
板80bは、駆動取付板1bと押出ピン取付板2bとで
構成され、2つの下部押出ピン8は、押出ピン取付板2
bに固定されている。前記2つの下部押出ピン8は、モ
ルディングされた部分をキャビティ6から押し上げる役
割をする。駆動取付板1bは、ヒーター(図示せず)に
より加熱されて型板90が一定の金型温度を維持するよ
うにする。上部取付板80aは、下部取付板80bと同
様に、駆動取付板1aと押出ピン取付板2aとで構成さ
れるが、押出ピン取付板2aには、識別ピン4及び上部
押出ピン9が結合されている。このような取付板は、数
トンに達するモルディングプレスの圧力を十分に耐える
ことができるように設計しなければならない。
[0005] The upper mold 100 and the lower mold 102 have a pair of mold plates 90a, 90b and mounting plates 80a, 80b, respectively.
It is composed of The mounting plates 80a and 80b are large iron blocks, and are fixed to upper and lower molding presses (not shown) by bolts or the like. The lower mounting plate 80b is composed of a drive mounting plate 1b and an extrusion pin mounting plate 2b.
b. The two lower push pins 8 serve to push up the molded part from the cavity 6. The drive mounting plate 1b is heated by a heater (not shown) so that the mold plate 90 maintains a constant mold temperature. Like the lower mounting plate 80b, the upper mounting plate 80a includes a drive mounting plate 1a and an extrusion pin mounting plate 2a. The identification pin 4 and the upper extrusion pin 9 are coupled to the extrusion pin mounting plate 2a. ing. Such a mounting plate must be designed to be able to withstand the pressure of the molding press up to several tons.

【0006】前記型板90a、90bは、モルディング
工程時においてモルディングコンパウンドと直接接触
し、パッケージ胴体の形状を決定する部分である。型板
90a、90bは、各々ハウジング3a、3bと、キャ
ビティバー5a、5bとを含む。高温の液状モルディン
グコンパウンドは、成形路及びキャビティバー5a、5
bに形成されているゲート(図示せず)を介してキャビ
ティ6に注入され、この際、キャビティに入っていた空
気は、キャビティバーに設けられている空気排出口(図
示せず)を介して抜け出る。
The mold plates 90a and 90b are parts that directly contact the molding compound during the molding process and determine the shape of the package body. The templates 90a, 90b each include a housing 3a, 3b and a cavity bar 5a, 5b. The hot liquid molding compound is applied to the molding path and the cavity bars 5a, 5a
b, is injected into the cavity 6 through a gate (not shown), and the air that has entered the cavity at this time is passed through an air outlet (not shown) provided in the cavity bar. Get out.

【0007】図3(A)に示したように、上部金型10
0及び下部金型102が開いた状態で半導体チップ10
が取り付けられたリードフレームストリップ7がキャビ
ティ6に整列される。半導体チップ10は、ボンディン
グワイヤ11によりリードフレームに電気的に連結され
ている。
[0007] As shown in FIG.
0 and the semiconductor chip 10 with the lower mold 102 opened.
Are aligned with the cavity 6. The semiconductor chip 10 is electrically connected to a lead frame by bonding wires 11.

【0008】図3(B)に示すように、上部及び下部金
型100、102が閉じ、ゲートと成形路を介してモル
ディングコンパウンド104がキャビティ6に注入され
る。モルディングコンパウンド104は、半導体チップ
10及びリードフレーム7間の結合力を向上させるた
め、接着性を有するが、このため、モルディングコンパ
ウンド104は、キャビティ6を形成する上下キャビテ
ィバー5a、5bの表面にも接着される。したがって、
図4に示すように、モルディング済みの製品を金型から
取り外すためには、別途の識別ピン4及び押出ピン8、
9を使用しなければならない。
As shown in FIG. 3B, the upper and lower molds 100 and 102 are closed, and the molding compound 104 is injected into the cavity 6 through the gate and the molding path. The molding compound 104 has an adhesive property in order to improve the bonding force between the semiconductor chip 10 and the lead frame 7. Therefore, the molding compound 104 is formed on the surfaces of the upper and lower cavity bars 5 a and 5 b forming the cavity 6. Also adhered to. Therefore,
As shown in FIG. 4, in order to remove the molded product from the mold, a separate identification pin 4 and an extrusion pin 8,
9 must be used.

【0009】前記モルディング済みの製品を金型から取
り外す押出過程は、以下の通りである。
The extrusion process of removing the molded product from the mold is as follows.

【0010】まず、モルディングコンパウンド注入後、
上部取付板80aと上部型板90aが上昇すると同時
に、識別ピン4及び上部押出ピン9がパッケージ胴体1
04を押し出す。次いで、下部取付板80bが固定され
た状態で下部型板90bを下降させると、下部押出ピン
8によりパッケージ胴体104は、下部キャビティバー
5bの接触面から分離される。
First, after injection of the molding compound,
At the same time as the upper mounting plate 80a and the upper template 90a are raised, the identification pin 4 and the upper push-out pin 9 are moved to the
Push out 04. Next, when the lower mold plate 90b is lowered while the lower mounting plate 80b is fixed, the package body 104 is separated from the contact surface of the lower cavity bar 5b by the lower push pins 8.

【0011】上部キャビティバー5aから突出された識
別ピン4及び上部押出ピン9の位置は図5(A)に示
し、下部キャビティ5bから突設された下部押出ピン8
の位置は図5(B)に示す。
The positions of the identification pin 4 and the upper push pin 9 projecting from the upper cavity bar 5a are shown in FIG. 5A, and the lower push pin 8 projecting from the lower cavity 5b.
Is shown in FIG. 5 (B).

【0012】[0012]

【発明が解決しようとする課題】しかるに、かかる従来
の押出ピン構造を有する金型を使用してモルディング工
程を行う場合、次のような問題点が生ずる。
However, when the molding process is performed by using such a conventional die having an extrusion pin structure, the following problems occur.

【0013】上述したように、モルディングコンパウン
ドは、接着性を有するので、キャビティを形成する上部
及び下部金型の表面にもモルディングコンパウンドが接
着することになる。もちろん、モルディング後、押出を
容易にするため、キャビティを形成する金型の表面にク
ロムを電気メッキするか、又はチタニウム窒化物により
表面処理をすることができるが、モルディングコンパウ
ンドの信頼性が向上するに従ってモルディングコンパウ
ンドの接着力がよくなり、これにより、金型表面とモル
ディングコンパウンド間の接着力は依然存在することに
なる。
As described above, since the molding compound has adhesiveness, the molding compound also adheres to the surfaces of the upper and lower molds forming the cavity. Of course, after molding, to facilitate extrusion, the surface of the mold forming the cavity can be electroplated with chromium or surface treated with titanium nitride, but the reliability of the molding compound is high. As the strength is improved, the adhesive strength of the molding compound is improved, so that the adhesive strength between the mold surface and the molding compound is still present.

【0014】一方、モルディング済みのパッケージ胴体
は、完全な固体状態ではなく、柔らかい状態であるの
で、押出済みの製品をオーブン等に入れ、完全に硬化さ
せる。したがって、下部押出ピン8を用いて柔らかい状
態のパッケージ胴体を押し上げる場合、パッケージ胴体
が屈曲し、半導体チップのクラックやパッケージ胴体の
クラックを引き起こす。このようなクラックは、主にチ
ップやパッケージ胴体の中央部において短方向に発生す
ることが観察された。また、パッケージ胴体の屈曲によ
りパッケージ胴体がリードフレームから剥離する不良も
生ずるおそれがあった。
On the other hand, the molded package body is not in a completely solid state but in a soft state. Therefore, the extruded product is put into an oven or the like and completely cured. Therefore, when the package body in a soft state is pushed up by using the lower push-out pins 8, the package body is bent, causing cracks in the semiconductor chips and cracks in the package body. It has been observed that such cracks mainly occur in the short direction at the center of the chip or package body. In addition, there is a possibility that the package body may be separated from the lead frame due to the bending of the package body.

【0015】従って、本発明の目的は、半導体チップ及
びパッケージ胴体に生ずるクラックを防止することがで
きる半導体チップパッケージの保護胴体を形成するため
の金型を提供することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a mold for forming a protective body of a semiconductor chip package which can prevent cracks occurring in the semiconductor chip and the package body.

【0016】本発明の他の目的は、リードフレーム−半
導体チップ組立からパッケージ胴体が剥離することを防
止する半導体チップパッケージの保護胴体を形成するた
めの金型を提供することにある。
Another object of the present invention is to provide a mold for forming a protective body of a semiconductor chip package which prevents the package body from peeling off from a lead frame-semiconductor chip assembly.

【0017】[0017]

【課題を解決するための手段】かかる目的を達成するた
め、請求項1記載の第1の発明による半導体チップパッ
ケージの保護胴体を形成するための金型は、一対をなす
上部金型及び下部金型を含み、前記上部金型及び前記下
部金型の各々は、高温の液状モルディングコンパウンド
が注入され、所望のパッケージ胴体を形成するキャビテ
ィを有する一対の上部及び下部型板と、前記上部型板及
び前記下部型板を開閉する一対の上部及び下部取付板
と、前記上部取付板に固定され、前記キャビティまで突
設され、かつ、前記キャビティにモルディングコンパウ
ンドの注入を完了した後、パッケージ胴体を押出す識別
ピン及び上部押出ピンと、前記下部取付板に固定され、
前記キャビティまで突出され、かつ、前記キャビティに
モルディングコンパウンドの注入を完了した後、パッケ
ージ胴体を押出す第1下部押出ピン及び第2下部押出ピ
ンとを備え、前記第1下部押出ピンと第2下部押出ピン
の間には下部中間押出ピンが位置し、この下部中間押出
ピンは、前記下部取付板に固定され、前記キャビティま
で突設されることを要旨とする。従って、半導体チップ
及びパッケージ胴体に生ずるクラックを防止することが
できる。また、リードフレーム−半導体チップ組立から
パッケージ胴体が剥離することを防止できる。
According to a first aspect of the present invention, there is provided a mold for forming a protective body of a semiconductor chip package, comprising a pair of an upper mold and a lower mold. A mold, wherein each of the upper mold and the lower mold is filled with a high-temperature liquid molding compound and has a pair of upper and lower molds having a cavity forming a desired package body; and And a pair of upper and lower mounting plates for opening and closing the lower template, and fixed to the upper mounting plate, protruding to the cavity, and after completing injection of the molding compound into the cavity, the package body is removed. An identification pin to be pushed out and an upper push-out pin, fixed to the lower mounting plate,
A first lower extrusion pin and a second lower extrusion pin for projecting the molding body into the cavity and extruding the package body after completing the injection of the molding compound into the cavity; the first lower extrusion pin and the second lower extrusion pin; The gist is that a lower intermediate extrusion pin is located between the pins, and the lower intermediate extrusion pin is fixed to the lower mounting plate and protrudes to the cavity. Therefore, cracks generated in the semiconductor chip and the package body can be prevented. Further, it is possible to prevent the package body from peeling off from the lead frame-semiconductor chip assembly.

【0018】請求項2記載の第2の発明は、前記識別ピ
ンと上部押出ピンの間には上部中間押出ピンが位置し、
この上部中間押出ピンは前記上部取付板に固定され、前
記キャビティまで突設されることを要旨とする。従っ
て、パッケージ胴体の屈曲は減少し、半導体チップに加
えられるストレス強度も減少する。
According to a second aspect of the present invention, an upper intermediate push pin is located between the identification pin and the upper push pin.
The gist of the present invention is that the upper intermediate push pin is fixed to the upper mounting plate and protrudes to the cavity. Therefore, the bending of the package body is reduced, and the stress intensity applied to the semiconductor chip is also reduced.

【0019】請求項3記載の第3の発明は、前記第1、
第2下部押出ピン及び前記下部中間押出ピンは、一直線
上に配置されることを要旨とする。従って、パッケージ
胴体の屈曲は減少し、半導体チップに加えられるストレ
ス強度も減少する。
A third invention according to claim 3 is the first invention,
The second lower extrusion pin and the lower intermediate extrusion pin are arranged in a straight line. Therefore, the bending of the package body is reduced, and the stress intensity applied to the semiconductor chip is also reduced.

【0020】請求項4記載の第4の発明は、前記識別ピ
ン、上部押出ピン及び前記上部中間押出ピンは、一直線
上に配置されることを要旨とする。従って、パッケージ
胴体の屈曲は減少し、半導体チップに加えられるストレ
ス強度も減少する。
According to a fourth aspect of the present invention, the identification pin, the upper push pin and the upper intermediate push pin are arranged in a straight line. Therefore, the bending of the package body is reduced, and the stress intensity applied to the semiconductor chip is also reduced.

【0021】請求項5記載の第5の発明は、前記第1、
第2下部押出ピン及び下部中間押出ピンは、前記下部取
付板の長手方向のエッジ部と平行に配置されることを要
旨とする。従って、パッケージ胴体の屈曲は減少し、半
導体チップに加えられるストレス強度も減少する。
According to a fifth aspect of the present invention, the first,
The second lower push pin and the lower intermediate push pin are arranged in parallel with the longitudinal edge of the lower mounting plate. Therefore, the bending of the package body is reduced, and the stress intensity applied to the semiconductor chip is also reduced.

【0022】請求項6記載の第6の発明は、前記第1、
第2下部押出ピン及び下部中間押出ピンは、前記下部取
付板の長手方向のエッジ部に対して対角線の方向に配置
されることを要旨とする。従って、パッケージ胴体の屈
曲は減少し、半導体チップに加えられるストレス強度も
減少する。
According to a sixth aspect of the present invention, in the first aspect,
The second lower push pin and the lower middle push pin are arranged in a diagonal direction with respect to a longitudinal edge of the lower mounting plate. Therefore, the bending of the package body is reduced, and the stress intensity applied to the semiconductor chip is also reduced.

【0023】請求項7記載の第7の発明は、前記識別ピ
ン、上部押出ピン及び上部中間押出ピンは、前記上部取
付板の長手方向のエッジ部に対して対角線の方向に配置
されることを要旨とする。従って、パッケージ胴体の屈
曲は減少し、半導体チップに加えられるストレス強度も
減少する。
According to a seventh aspect of the present invention, the identification pin, the upper push pin and the upper intermediate push pin are arranged in a diagonal direction with respect to a longitudinal edge of the upper mounting plate. Make a summary. Therefore, the bending of the package body is reduced, and the stress intensity applied to the semiconductor chip is also reduced.

【0024】請求項8記載の第8の発明は、前記識別ピ
ン、上部押出ピン及び上部中間押出ピンは、前記上部取
付板の長手方向のエッジ部と平行に配置されることを要
旨とする。従って、パッケージ胴体の屈曲は減少し、半
導体チップに加えられるストレス強度も減少する。
According to an eighth aspect of the present invention, the identification pin, the upper push pin, and the upper intermediate push pin are arranged in parallel with a longitudinal edge of the upper mounting plate. Therefore, the bending of the package body is reduced, and the stress intensity applied to the semiconductor chip is also reduced.

【0025】請求項9記載の第9の発明は、前記モルデ
ィングコンパウンドは、プラスチック樹脂であることを
要旨とする。従って、キャビティを形成する上部及び下
部金型の表面にもモルディングコンパウンドが接着する
ことになる。
In a ninth aspect of the present invention, the molding compound is a plastic resin. Therefore, the molding compound adheres to the surfaces of the upper and lower molds forming the cavity.

【0026】[0026]

【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0027】図1は、本発明による金型の断面図であ
り、図2(A)は本発明による下部金型の押出ピンの配
置を示す図であり、図2(B)は本発明の一実施形態に
よる下部金型の押出ピンの配置を示す図である。
FIG. 1 is a sectional view of a mold according to the present invention, FIG. 2 (A) is a view showing an arrangement of extrusion pins of a lower mold according to the present invention, and FIG. 2 (B) is a view of the present invention. FIG. 4 is a diagram illustrating an arrangement of extrusion pins of a lower mold according to an embodiment.

【0028】押出ピンを除外した型板90a、90b及
び取付板80a、80b等の構造は、図1の金型と同様
であるので、詳細な説明は省略する。
The structures of the mold plates 90a and 90b and the mounting plates 80a and 80b, excluding the extrusion pins, are the same as those of the mold of FIG.

【0029】上部キャビティバー5aには、識別ピン4
及び上部押出ピン9だけでなく上部中間押出ピン12が
突設されている。また、下部キャビティバー5bには、
2つの下部押出ピン8の間に下部中間押出ピン13が突
設されている。なお、図2(A)、(B)では、上部キ
ャビティバー5aまたは下部キャビティバー5bを基準
にして識別ピン4、上部押出ピン9および上部中間押出
ピン12の配置を示したが、特許請求の範囲の請求項
5、6に記載した上部取付板80aの長手方向のエッジ
部を基準にして配置を示した場合も図2(A)、(B)
と同様の配置関係となる。
An identification pin 4 is provided on the upper cavity bar 5a.
In addition, not only the upper push pin 9 but also the upper middle push pin 12 protrudes. Also, the lower cavity bar 5b has
A lower intermediate extrusion pin 13 protrudes between the two lower extrusion pins 8. 2 (A) and 2 (B) show the arrangement of the identification pins 4, the upper push pins 9 and the upper middle push pins 12 with reference to the upper cavity bar 5a or the lower cavity bar 5b. FIGS. 2A and 2B also show the case where the arrangement is shown with reference to the longitudinal edge of the upper mounting plate 80a described in claims 5 and 6 of the range.
Has the same arrangement relationship as.

【0030】モルディングコンパウンドをキャビティ6
に注入した後、パッケージ胴体を取り外す押出過程にお
いて、上部中間押出ピン12及び下部中間押出ピン13
がパッケージ胴体の中央部分を押し出すため、パッケー
ジ胴体の屈曲は減少し、半導体チップに加えられるスト
レス強度も減少する。
The molding compound is placed in the cavity 6
After the package body is extruded, an upper intermediate extrusion pin 12 and a lower intermediate extrusion pin 13
Extrudes the central portion of the package body, thereby reducing the bending of the package body and reducing the stress intensity applied to the semiconductor chip.

【0031】図2(C)は、本発明の他の実施形態によ
る下部金型の押出ピンの配置を示す図であり、図2
(D)は、本発明のさらに他の実施形態による下部金型
の押出ピンの配置を示す図である。
FIG. 2C is a view showing the arrangement of the extrusion pins of the lower mold according to another embodiment of the present invention.
(D) is a diagram showing the arrangement of the extrusion pins of the lower mold according to still another embodiment of the present invention.

【0032】押出ピンの配置は、様々の形態が可能であ
るが、但し、中間押出ピン12、13は、各々識別ピン
と上部押出ピンの間及び2つの下部押出ピンの間におい
て中間に位置することが好ましい。なお、図2(C)、
(D)では、上部キャビティバー5aまたは下部キャビ
ティバー5bを基準にして下部押出ピン8、下部中間押
出ピン13および下部押出ピン8の配置を示したが、特
許請求の範囲の請求項7、8に記載した下部取付板80
bの長手方向のエッジ部を基準にして配置を示した場合
も図2(C)、(D)と同様の配置関係となる。
The arrangement of the push-out pins can take various forms, provided that the intermediate push-out pins 12, 13 are each located intermediate between the identification pin and the upper push-out pin and between the two lower push-out pins. Is preferred. In addition, FIG.
In (D), the arrangement of the lower extrusion pin 8, the lower intermediate extrusion pin 13, and the lower extrusion pin 8 is shown with reference to the upper cavity bar 5a or the lower cavity bar 5b. Lower mounting plate 80 described in
When the arrangement is shown with reference to the edge portion in the longitudinal direction of b, the arrangement relationship is the same as in FIGS. 2C and 2D.

【0033】[0033]

【実施例】以下、下記に示す表1、表2および数1を用
いて本発明の実施形態を具体的に説明する。
Embodiments of the present invention will be specifically described below with reference to Tables 1 and 2 and Equation 1 below.

【0034】まず、モルディング後の押出過程におい
て、パッケージ胴体の屈曲程度は、モルディングコンパ
ウンドと金型表面間の結合力に比例するが、その理由
は、結合力が大きい場合、下部押出ピンがパッケージ胴
体を押し上げる力がもっと増加するからである。
First, in the extrusion process after molding, the degree of bending of the package body is proportional to the bonding force between the molding compound and the surface of the mold. This is because the force for pushing up the package body is further increased.

【0035】下記の表1は、モルディングコンパウンド
の種類及びモルディング回数によるモルディングコンパ
ウンドと金型表面間の結合力を調べるため、本発明者が
実験した結果を示す。
The following Table 1 shows the results of experiments conducted by the present inventors to examine the bonding force between the molding compound and the mold surface according to the type of the molding compound and the number of times of molding.

【0036】[0036]

【表1】 上記表1において、モルディングコンパウンドと金型表
面間の結合力の単位は、Kg/ cm2 である。モルディ
ングコンパウンド類型A及び類型Bは、いずれもビスフ
ェノールエポキシモルディングコンパウンドであり、類
型Bは、類型Aより粘度を高くするため、充填剤を改善
したものである。結合力の測定は、プッシュプルゲージ
(Push-pull gauge) を使用して行った。表1から明らか
なように、モルディング回数が増加するほど結合力が高
まり、パッケージ胴体の屈曲現象も激しくなる。
[Table 1] In Table 1 above, the unit of the bonding force between the molding compound and the mold surface is Kg / cm 2 . Molding compound type A and type B are both bisphenol epoxy molding compounds, and type B is an improved filler in order to make the viscosity higher than type A. Measurement of bonding force is done by push-pull gauge
(Push-pull gauge). As is clear from Table 1, as the number of times of molding increases, the bonding force increases, and the bending phenomenon of the package body also increases.

【0037】一方、半導体チップやパッケージのクラッ
ク防止を保障するためには、結合力が5Kg/ cm2
下であることが好ましい。
On the other hand, in order to guarantee the prevention of cracks in the semiconductor chip and the package, it is preferable that the bonding force be 5 kg / cm 2 or less.

【0038】下記の表2は、チップに及ぼす荷重及び押
出時のパッケージ胴体の屈曲程度によるパッケージクラ
ックとチップクラックの関係を示す。
Table 2 below shows the relationship between the package crack and the chip crack depending on the load applied to the chip and the degree of bending of the package body during extrusion.

【0039】[0039]

【表2】 この実験に使用された半導体チップのサイズは、24
3.5μm×592μmであり、チップの厚さは、30
0μmであり、パッケージ形態は24TSOPLOC30
0milである。この実験は、0.5gずつ増加する荷重を
6つのパッケージ素子に加えて得られた値である。例え
ば、2.0kgの荷重を6つのパッケージ素子に加えた
とき、半導体チップクラックが1つの素子で発見され
た。
[Table 2] The size of the semiconductor chip used in this experiment was 24
3.5 μm × 592 μm, and the thickness of the chip is 30 μm.
0 μm, package form is 24 TSOPLOC30
It is 0mil. This experiment is a value obtained by applying a load increasing by 0.5 g to six package elements. For example, when a 2.0 kg load was applied to six package elements, a semiconductor chip crack was found in one element.

【0040】表2から明らかなように、半導体チップク
ラックを引き起こす荷重及び屈曲程度は、各々2Kg及
び0.07mmである反面、パッケージ胴体クラックを
引き起こす荷重及び屈曲程度は、各々3.5Kg及び
0.13mmが最小値である。このような実験データ
は、下記の式により理論的に説明することができる。
As can be seen from Table 2, the load and the degree of bending that cause the semiconductor chip crack are 2 kg and 0.07 mm, respectively, while the load and the degree of bending that cause the package body crack are 3.5 kg and 0.5 kg, respectively. 13 mm is the minimum value. Such experimental data can be theoretically explained by the following equation.

【0041】[0041]

【数1】 ここで、tは半導体チップの厚さであり、wは幅であ
り、lは長さであり、Pはチップの厚さ方向に加えられ
る荷重であり、aはスクラッチ深さであり、Kはストレ
ス強度である。スクラッチは、ウェーハの厚さを減らす
ため、ウェーハの裏面をグラインダー(grinder) により
研磨するウェーハ裏面研磨工程で発生する。V溝形状の
スクラッチは、肉眼では識別できない程度に微細である
が、チップに加えられる荷重がこの部分に集中されてチ
ップクラックの発生要因になる。
(Equation 1) Here, t is the thickness of the semiconductor chip, w is the width, l is the length, P is the load applied in the thickness direction of the chip, a is the scratch depth, and K is Stress intensity. Scratch occurs in a wafer backside polishing process in which the backside of a wafer is polished with a grinder to reduce the thickness of the wafer. The V-groove-shaped scratch is so fine that it cannot be discerned by the naked eye, but the load applied to the chip is concentrated on this portion, causing a chip crack.

【0042】a/t≪1である場合、K=P(l/w)√a/t 2
ある。ここで、チップクラックの成長率は、Kのn自乗
に比例する。ここで、nは、荷重Pが加えられる試料の
物理的特性によって異なるが、シリコン半導体チップの
場合、nは、通常、1〜2の値を有する。したがって、
チップクラックと密接な関係を有するストレス強度K
は、荷重、チップの長さ及びスクレッチ深さaの自乗根
に比例するが、チップの幅及び厚さに反比例する。
If a / t≪1, then K = P (l / w) √a / t 2 . Here, the growth rate of the chip crack is proportional to K squared n. Here, n differs depending on the physical characteristics of the sample to which the load P is applied. In the case of a silicon semiconductor chip, n usually has a value of 1 to 2. Therefore,
Stress intensity K closely related to chip crack
Is proportional to the square root of the load, the length of the tip and the screech depth a, but inversely proportional to the width and thickness of the tip.

【0043】以上説明したように、半導体チップのクラ
ックは、モルディングコンパウンドの成分を変更するこ
とによりモルディングコンパウンドと金型表面間の結合
力を低減するか、又は半導体チップに及ぼすストレス強
度を減少させる方法により防止することができる。結合
力を低減するためには、モルディングコンパウンドの改
善又はキャビティを形成する金型の表面処理方法の改善
を図ることができる。しかし、本発明では、金型の構造
を変形させることにより、ストレス強度を減少させ、こ
れにより、半導体チップクラック及びパッケージクラッ
クを防止することに重点を置いた。
As described above, cracks in a semiconductor chip can be reduced by changing the components of the molding compound to reduce the bonding force between the molding compound and the mold surface, or by reducing the stress intensity exerted on the semiconductor chip. Can be prevented. In order to reduce the bonding force, it is possible to improve the molding compound or the surface treatment method of the mold for forming the cavity. However, the present invention focuses on reducing the stress strength by deforming the mold structure, thereby preventing semiconductor chip cracks and package cracks.

【0044】[0044]

【発明の効果】以上説明したように、第1の発明による
半導体チップパッケージの保護胴体を形成するための金
型は、高温の液状モルディングコンパウンドが注入さ
れ、所望のパッケージ胴体を形成するキャビティを有す
る下部型板を開閉する下部取付板に固定され、前記キャ
ビティまで突出され、かつ、キャビティにモルディング
コンパウンドの注入を完了した後、パッケージ胴体を押
出す第1下部押出ピンと第2下部押出ピンの間には下部
中間押出ピンが位置し、この下部中間押出ピンは、前記
下部取付板に固定され、前記キャビティまで突設される
ので、中間押出ピンを含む金型により半導体チップに加
えられるストレス強度を低減させることで、チップ及び
パッケージ胴体のクラックを防止することができる。
As described above, the mold for forming the protective body of the semiconductor chip package according to the first invention has a cavity in which a high-temperature liquid molding compound is injected and a desired package body is formed. A first lower extrusion pin and a second lower extrusion pin that are fixed to a lower mounting plate that opens and closes a lower mold plate, that protrudes to the cavity, and that extrudes a package body after completing injection of a molding compound into the cavity. A lower intermediate extrusion pin is located between the lower intermediate extrusion pins, and the lower intermediate extrusion pins are fixed to the lower mounting plate and are protruded to the cavities. , Cracks in the chip and the package body can be prevented.

【0045】第2の発明は、前記識別ピンと上部押出ピ
ンの間には上部中間押出ピンが位置し、この上部中間押
出ピンは前記上部取付板に固定され、前記キャビティま
で突設されるので、パッケージ胴体の屈曲は減少し、半
導体チップに加えられるストレス強度も減少する。
According to a second aspect of the present invention, an upper intermediate push pin is located between the identification pin and the upper push pin, and the upper intermediate push pin is fixed to the upper mounting plate and protrudes to the cavity. The bending of the package body is reduced, and the stress intensity applied to the semiconductor chip is also reduced.

【0046】第3の発明は、前記第1、第2下部押出ピ
ン及び前記下部中間押出ピンは、一直線上に配置される
ので、パッケージ胴体の屈曲は減少し、半導体チップに
加えられるストレス強度も減少する。
According to a third aspect of the present invention, since the first and second lower push pins and the lower intermediate push pin are arranged in a straight line, the bending of the package body is reduced, and the stress intensity applied to the semiconductor chip is also reduced. Decrease.

【0047】第4の発明は、前記識別ピン、上部押出ピ
ン及び前記上部中間押出ピンは、一直線上に配置される
ので、パッケージ胴体の屈曲は減少し、半導体チップに
加えられるストレス強度も減少する。
According to a fourth aspect of the present invention, since the identification pins, the upper push pins and the upper intermediate push pins are arranged in a straight line, the bending of the package body is reduced, and the strength of the stress applied to the semiconductor chip is also reduced. .

【0048】第5の発明は、前記第1、第2下部押出ピ
ン及び下部中間押出ピンは、前記下部取付板の長手方向
のエッジ部と平行に配置されるので、パッケージ胴体の
屈曲は減少し、半導体チップに加えられるストレス強度
も減少する。
According to a fifth aspect of the present invention, since the first and second lower push pins and the lower intermediate push pin are arranged in parallel with the longitudinal edges of the lower mounting plate, the bending of the package body is reduced. In addition, the stress applied to the semiconductor chip is also reduced.

【0049】第6の発明は、前記第1、第2下部押出ピ
ン及び下部中間押出ピンは、前記下部取付板の長手方向
のエッジ部に対して対角線の方向に配置されるので、パ
ッケージ胴体の屈曲は減少し、半導体チップに加えられ
るストレス強度も減少する。
According to a sixth aspect of the present invention, the first and second lower push pins and the lower intermediate push pin are arranged in a diagonal direction with respect to a longitudinal edge of the lower mounting plate. The bending is reduced and the stress intensity applied to the semiconductor chip is also reduced.

【0050】第7の発明は、前記識別ピン、上部押出ピ
ン及び上部中間押出ピンは、前記上部取付板の長手方向
のエッジ部に対して対角線の方向に配置されるので、パ
ッケージ胴体の屈曲は減少し、半導体チップに加えられ
るストレス強度も減少する。
According to a seventh aspect of the present invention, the identification pin, the upper push pin and the upper intermediate push pin are arranged diagonally with respect to the longitudinal edge of the upper mounting plate, so that the package body can be bent. And the stress intensity applied to the semiconductor chip is also reduced.

【0051】第8の発明は、前記識別ピン、上部押出ピ
ン及び上部中間押出ピンは、前記上部取付板の長手方向
のエッジ部と平行に配置されるので、パッケージ胴体の
屈曲は減少し、半導体チップに加えられるストレス強度
も減少する。
According to an eighth aspect of the present invention, since the identification pins, the upper push pins and the upper intermediate push pins are arranged in parallel with the longitudinal edges of the upper mounting plate, the bending of the package body is reduced, and The stress intensity applied to the chip is also reduced.

【0052】第9の発明は、前記モルディングコンパウ
ンドは、プラスチック樹脂であるので、キャビティを形
成する上部及び下部金型の表面にもモルディングコンパ
ウンドが接着することになる。
According to the ninth aspect of the present invention, since the molding compound is a plastic resin, the molding compound adheres to the surfaces of the upper and lower molds forming the cavity.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による金型の断面図である。FIG. 1 is a sectional view of a mold according to the present invention.

【図2】(A)は本発明による上部金型の押出ピンの配
置を示す図であり、(B)は本発明の一実施形態による
下部金型の押出ピンの配置を示す図であり、(C)は本
発明の他の実施形態による下部金型の押出ピンの配置を
示す図であり、(D)は本発明のさらに他の実施形態に
よる下部金型の押出ピンの配置を示す図である。
FIG. 2A is a view showing the arrangement of extrusion pins of an upper mold according to the present invention, and FIG. 2B is a view showing the arrangement of extrusion pins of a lower mold according to an embodiment of the present invention; (C) is a diagram showing an arrangement of extrusion pins of a lower mold according to another embodiment of the present invention, and (D) is a diagram showing an arrangement of extrusion pins of a lower mold according to still another embodiment of the present invention. It is.

【図3】(A)は従来の上部及び下部金型が開いてお
り、半導体チップ−リードフレーム組立が装着された状
態を示す断面図であり、(B)は上部及び下部金型が閉
じ、モルディングコンパウンドがキャビティに注入され
る状態を示す断面図である。
FIG. 3A is a cross-sectional view showing a state in which a conventional upper and lower mold is opened and a semiconductor chip-lead frame assembly is mounted, and FIG. 3B is a sectional view in which the upper and lower molds are closed; It is sectional drawing which shows the state in which a molding compound is inject | poured into a cavity.

【図4】成形済みのパッケージ胴体が金型から押出され
る状態を示す断面図である。
FIG. 4 is a sectional view showing a state in which a molded package body is extruded from a mold.

【図5】(A)は従来の上部金型の押出ピンの位置を示
す図であり、(B)は従来の下部金型の押出ピンの位置
を示す図である。
FIG. 5A is a diagram showing a position of an extrusion pin of a conventional upper mold, and FIG. 5B is a diagram showing a position of an extrusion pin of a conventional lower mold.

【符号の説明】[Explanation of symbols]

1a、1b 駆動取付板 2a、2b 押出ピン取付板 3a、3b ハウジング 4 識別ピン 5a、5b キャビティバー 7 リードフレーム 8 下部押出ピン 9 上部押出ピン 10 半導体チップ 11 ボンディングワイヤ 12 上部中間押出ピン 13 下部中間押出ピン 80a、80b 取付板 90a、90b 型板 100 上部金型 102 下部金型 104 パッケージ胴体 1a, 1b Drive mounting plate 2a, 2b Extrusion pin mounting plate 3a, 3b Housing 4 Identification pin 5a, 5b Cavity bar 7 Lead frame 8 Lower extrusion pin 9 Upper extrusion pin 10 Semiconductor chip 11 Bonding wire 12 Upper middle extrusion pin 13 Lower middle Extrusion pin 80a, 80b Mounting plate 90a, 90b Mold plate 100 Upper mold 102 Lower mold 104 Package body

───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 泰 亨 大韓民国忠清南道牙山市俳芳面北水里山 74番地 (56)参考文献 特開 昭60−257528(JP,A) 特開 平5−74827(JP,A) 実開 昭57−14437(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 21/56──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Kim Yong-Hong 74 74 Kita-Suriyama, Haifang-myeon, Asan-si, Chungcheongnam-do, Republic of Korea (56) References JP-A-60-257528 (JP, A) JP-A-5 −74827 (JP, A) Japanese Utility Model Showa 57-14437 (JP, U) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/56

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一対をなす上部金型及び下部金型を含
み、 前記上部金型及び前記下部金型の各々は、高温の液状モ
ルディングコンパウンドが注入され、所望のパッケージ
胴体を形成するキャビティを有する一対の上部及び下部
型板と、 前記上部型板及び前記下部型板を開閉する一対の上部及
び下部取付板と、 前記上部取付板に固定され、前記キャビティまで突設さ
れ、かつ、前記キャビティにモルディングコンパウンド
の注入を完了した後、パッケージ胴体を押出す識別ピン
及び上部押出ピンと、 前記下部取付板に固定され、前記キャビティまで突出さ
れ、かつ、前記キャビティにモルディングコンパウンド
の注入を完了した後、パッケージ胴体を押出す第1下部
押出ピン及び第2下部押出ピンとを備え、 前記第1下部押出ピンと第2下部押出ピンの間には下部
中間押出ピンが位置し、この下部中間押出ピンは、前記
下部取付板に固定され、前記キャビティまで突設される
ことを特徴とする半導体チップパッケージの保護胴体を
形成するための金型。
An upper mold and a lower mold are provided in a pair. Each of the upper mold and the lower mold has a cavity in which a high-temperature liquid molding compound is injected and a desired package body is formed. A pair of upper and lower templates, a pair of upper and lower mounting plates for opening and closing the upper and lower templates, fixed to the upper mounting plate, projecting up to the cavity, and the cavity After the injection of the molding compound is completed, the identification pin and the upper extrusion pin for extruding the package body are fixed to the lower mounting plate, protruded to the cavity, and the injection of the molding compound into the cavity is completed. And a first lower push pin and a second lower push pin for pushing the package body, wherein the first lower push pin and the second lower push pin are provided. A lower intermediate push pin is located between the pins, and the lower intermediate push pin is fixed to the lower mounting plate and protrudes to the cavity to form a protective body of the semiconductor chip package. Molds for.
【請求項2】 前記識別ピンと上部押出ピンの間には上
部中間押出ピンが位置し、この上部中間押出ピンは前記
上部取付板に固定され、前記キャビティまで突設される
ことを特徴とする請求項1記載の半導体チップパッケー
ジの保護胴体を形成するための金型。
2. An upper intermediate push pin is located between the identification pin and the upper push pin, and the upper intermediate push pin is fixed to the upper mounting plate and protrudes to the cavity. Item 7. A mold for forming a protective body of a semiconductor chip package according to Item 1.
【請求項3】 前記第1、第2下部押出ピン及び前記下
部中間押出ピンは、一直線上に配置されることを特徴と
する請求項1記載の半導体チップパッケージの保護胴体
を形成するための金型。
3. The metal for forming a protective body of a semiconductor chip package according to claim 1, wherein the first and second lower push pins and the lower middle push pin are arranged in a straight line. Type.
【請求項4】 前記識別ピン、上部押出ピン及び前記上
部中間押出ピンは、一直線上に配置されることを特徴と
する請求項2記載の半導体チップパッケージの保護胴体
を形成するための金型。
4. The mold for forming a protective body of a semiconductor chip package according to claim 2, wherein the identification pin, the upper push pin and the upper intermediate push pin are arranged in a straight line.
【請求項5】 前記第1、第2下部押出ピン及び下部中
間押出ピンは、前記下部取付板の長手方向のエッジ部と
平行に配置されることを特徴とする請求項3記載の半導
体チップパッケージの保護胴体を形成するための金型。
5. The semiconductor chip package according to claim 3, wherein the first and second lower push pins and the lower intermediate push pin are arranged in parallel with a longitudinal edge of the lower mounting plate. Mold for forming the protective fuselage.
【請求項6】 前記第1、第2下部押出ピン及び下部中
間押出ピンは、前記下部取付板の長手方向のエッジ部に
対して対角線の方向に配置されることを特徴とする請求
項3記載の半導体チップパッケージの保護胴体を形成す
るための金型。
6. The apparatus according to claim 3, wherein the first and second lower push pins and the lower intermediate push pin are arranged diagonally with respect to a longitudinal edge of the lower mounting plate. For forming the protective body of the semiconductor chip package of FIG.
【請求項7】 前記識別ピン、上部押出ピン及び上部中
間押出ピンは、前記上部取付板の長手方向のエッジ部に
対して対角線の方向に配置されることを特徴とする請求
項4記載の半導体チップパッケージの保護胴体を形成す
るための金型。
7. The semiconductor according to claim 4, wherein the identification pin, the upper push pin, and the upper middle push pin are arranged diagonally with respect to a longitudinal edge of the upper mounting plate. A mold for forming the protective body of the chip package.
【請求項8】 前記識別ピン、上部押出ピン及び上部中
間押出ピンは、前記上部取付板の長手方向のエッジ部と
平行に配置されることを特徴とする請求項4記載の半導
体チップパッケージの保護胴体を形成するための金型。
8. The protection of a semiconductor chip package according to claim 4, wherein the identification pin, the upper push pin, and the upper middle push pin are arranged in parallel with a longitudinal edge of the upper mounting plate. A mold for forming the fuselage.
【請求項9】 前記モルディングコンパウンドは、プラ
スチック樹脂であることを特徴とする請求項1記載の半
導体チップパッケージの保護胴体を形成するための金
型。
9. The mold for forming a protective body of a semiconductor chip package according to claim 1, wherein the molding compound is a plastic resin.
JP8279602A 1995-11-08 1996-10-22 Mold for forming protective body of semiconductor chip package Expired - Lifetime JP2801899B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995-40241 1995-11-08
KR1019950040241A KR0176111B1 (en) 1995-11-08 1995-11-08 Mould structure of semiconductor package

Publications (2)

Publication Number Publication Date
JPH09181106A JPH09181106A (en) 1997-07-11
JP2801899B2 true JP2801899B2 (en) 1998-09-21

Family

ID=19433357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8279602A Expired - Lifetime JP2801899B2 (en) 1995-11-08 1996-10-22 Mold for forming protective body of semiconductor chip package

Country Status (4)

Country Link
JP (1) JP2801899B2 (en)
KR (1) KR0176111B1 (en)
DE (1) DE19644813C2 (en)
FR (1) FR2740720A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101242441B1 (en) * 2008-12-19 2013-03-12 세메스 주식회사 Die casting apparatus for semiconductor device auto molding system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60174242A (en) * 1984-02-17 1985-09-07 Fuso Light Alloys Co Ltd Method and device for ejecting die casting product
US4575328A (en) * 1984-03-06 1986-03-11 Asm Fico Tooling, B.V. Automatic continuously cycleable molding apparatus
JPS60257528A (en) * 1984-06-04 1985-12-19 Hitachi Ltd Mold for semiconductor sealing
JPH0574827A (en) * 1991-09-13 1993-03-26 Fujitsu Miyagi Electron:Kk Manufacturing apparatus for semiconductor device
JPH0679748A (en) * 1992-09-02 1994-03-22 Toshiba Corp Manufacture of resin-sealed type semiconductor device
JPH06302633A (en) * 1993-04-13 1994-10-28 Fujitsu Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
KR970030706A (en) 1997-06-26
JPH09181106A (en) 1997-07-11
KR0176111B1 (en) 1999-03-20
DE19644813C2 (en) 1998-11-05
DE19644813A1 (en) 1997-05-15
FR2740720A1 (en) 1997-05-09

Similar Documents

Publication Publication Date Title
US4480975A (en) Apparatus for encapsulating electronic components
US4894704A (en) Lead frame having projections for resin molding
KR960700875A (en) Resin encapsulation method of semiconductor device
US5254501A (en) Same-side gated process for encapsulating semiconductor devices
JP2801899B2 (en) Mold for forming protective body of semiconductor chip package
JP4118353B2 (en) Manufacturing method of resin-encapsulated semiconductor device and mold die
US6528000B2 (en) Molding apparatus for use in manufacture of resin shielding semiconductor device
JP2778332B2 (en) Method for manufacturing semiconductor device
JPH0349729B2 (en)
JP3317346B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JPH0936157A (en) Molding device for semiconductor package and molding method
JPS6154633A (en) Metal mold for semiconductor resin sealing
JPH0525655B2 (en)
JPH05237864A (en) Production of resin sealing-type semiconductor device and jig used therefor
JPH11300781A (en) Molding method for resin and mold equipment for molding
JPH058106Y2 (en)
JP3300486B2 (en) Lead frame manufacturing method
JPH11330112A (en) Manufacture of semiconductor device and transfer mold device thereof
US6911719B1 (en) Lead frame for resin sealed semiconductor device
JPH0919939A (en) Transfer molding device
JPH0839617A (en) Molded product and mold
JP3332031B2 (en) Resin molding equipment
JPH03256712A (en) Transfer molding machine
JP2828749B2 (en) Lead frame
JPH0994834A (en) Resin molding apparatus and semiconductor integrated circuit apparatus made with the use of the same