JP2799321B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2799321B2 JP2799321B2 JP1070668A JP7066889A JP2799321B2 JP 2799321 B2 JP2799321 B2 JP 2799321B2 JP 1070668 A JP1070668 A JP 1070668A JP 7066889 A JP7066889 A JP 7066889A JP 2799321 B2 JP2799321 B2 JP 2799321B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- gel
- surface layer
- sealing layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置技術に関し、特に、たとえばゲ
ル状樹脂などのゲルコート材により半導体ペレットなど
を封止するパッケージ構造の半導体装置技術に適用して
有効な技術に関する。The present invention relates to a semiconductor device technology, and more particularly, to a semiconductor device technology having a package structure in which a semiconductor pellet is sealed with a gel coat material such as a gel resin. Effective technology.
［従来の技術］ 半導体装置として、たとえば、絶縁基板およびこの絶
縁基板に被着されたキャップからなるパッケージ本体
と、このパッケージ本体のキャビティ内に収容された半
導体ぺレットと、この半導体ペレットの内部電極と基板
の配線パターンとを電気的に接続しているボンディング
ワイヤと、前記配線パターンの外部導出部に電気的に接
続されて前記パッケージ本体から外部に突出された外部
導出ピンとを備えているものがある（たとえば、特公昭
62−58534号）。2. Description of the Related Art As a semiconductor device, for example, a package main body including an insulating substrate and a cap attached to the insulating substrate, a semiconductor pellet housed in a cavity of the package main body, and an internal electrode of the semiconductor pellet And a bonding wire that electrically connects the wiring pattern to the wiring pattern of the substrate, and an external lead-out pin that is electrically connected to an external lead-out portion of the wiring pattern and protrudes outside from the package body. Yes (for example,
No. 62-58534).
また、このような構造の半導体装置において、パッケ
ージ本体内のキャビティ内にゲルコート材を充填して、
このゲルコート材からなるゲル状の封止層により温度サ
イクルによるボンディングワイヤの断線などが防止され
るようにしたゲルコーティング構造の半導体装置があ
る。Further, in the semiconductor device having such a structure, the cavity in the package body is filled with a gel coat material,
There is a semiconductor device having a gel coating structure in which disconnection of a bonding wire due to a temperature cycle is prevented by a gel-like sealing layer made of the gel coat material.
［発明が解決しようとする課題］ ところで、前記したゲルコーティング構造の半導体装
置において、ゲルコート材からなる封止層は、シリコー
ンなどのゲル主剤と硬化剤との所定の混合比により所定
のゲル状の硬度に形成され、その表面層からその下層に
かけてのゲル状の硬度は均一化されている。[Problems to be Solved by the Invention] In the above-described semiconductor device having a gel coating structure, the sealing layer made of a gel coat material has a predetermined gel-like shape by a predetermined mixing ratio of a gel base material such as silicone and a curing agent. Hardness is formed, and the gel-like hardness from the surface layer to the lower layer is made uniform.
しかしながら、このようなゲルコーティング構造によ
ると、ゲル状の封止層の硬度が小さ過ぎる場合には、封
止層の機械的信頼度（耐遠心加速性）が低下し、このた
め、たとえば封止層に加わる大きな横加速度により封止
層が変形してボンディングワイヤなどを断線させる。However, according to such a gel coating structure, if the hardness of the gel-like sealing layer is too small, the mechanical reliability (resistance to centrifugal acceleration) of the sealing layer decreases, and thus, for example, The sealing layer is deformed by a large lateral acceleration applied to the layer, and the bonding wire or the like is broken.
他方、ゲル状の封止層の硬度が大き過ぎる場合には、
温度サイクルによるボンディングワイヤの断線などに対
する寿命が低下する。On the other hand, if the hardness of the gel-like sealing layer is too large,
The life of the bonding wire against disconnection due to a temperature cycle is shortened.
本発明の目的は、温度サイクルによるボンディングワ
イヤの断線などに対する寿命を低下させることなく、封
止層の機械的信頼度の向上を図ることができる半導体装
置技術を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device technology capable of improving the mechanical reliability of a sealing layer without reducing the life of a bonding wire due to a temperature cycle or the like.
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。The above and other objects and novel features of the present invention are as follows.
It will be apparent from the description of this specification and the accompanying drawings.
［課題を解決するための手段］ 本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、以下のとおりである。[Means for Solving the Problems] Of the inventions disclosed in the present application, the outline of a representative one will be briefly described as follows.
すなわち、本発明の半導体装置の製造方法は、パッケ
ージ本体と、このパッケージ本体のキャビティ内に収容
された半導体ペレットと、前記キャビティ内に充填され
て前記半導体ペレットを封止しているゲルコート材から
なる封止層とを備えている半導体装置の製造方法であっ
て、硬化剤を加熱して気化させた雰囲気中に前記半導体
装置を収容し、前記半導体装置の前記封止層の表面層に
前記硬化剤の加熱により気化した硬化剤分子を供給して
付加することによって、前記封止層の表面層における硬
度を該封止層の表面層より下側のゲル状の下層における
硬度より大きく形成するものである。That is, the method for manufacturing a semiconductor device according to the present invention comprises a package body, a semiconductor pellet housed in a cavity of the package body, and a gel coat material filled in the cavity to seal the semiconductor pellet. A method of manufacturing a semiconductor device comprising a sealing layer, wherein the semiconductor device is housed in an atmosphere in which a curing agent is heated and vaporized, and the curing is performed on a surface layer of the sealing layer of the semiconductor device. By supplying and adding curing agent molecules vaporized by heating the agent, the hardness of the surface layer of the sealing layer is formed to be greater than the hardness of the gel-like lower layer below the surface layer of the sealing layer. It is.
［作用］ 本発明の半導体装置の製造方法によれば、前記ゲルコ
ート材の表面側に、硬化剤を供給して前記表面層を形成
するので、前記硬化材の供給の制御により該表面層を所
定の硬度に形成することができ、このため、前記した温
度サイクルによるボンディングワイヤの断線などの防止
化と、封止層全体の機械的強度の向上とが図られた半導
体装置を容易、かつ確実に得ることができる。[Operation] According to the method for manufacturing a semiconductor device of the present invention, the surface layer is formed by supplying a curing agent to the surface side of the gel coat material. Therefore, it is possible to easily and reliably provide a semiconductor device in which the bonding wire is prevented from being broken due to the temperature cycle and the mechanical strength of the entire sealing layer is improved. Obtainable.
［実施例１］ 第１図は本発明の一実施例である半導体装置を示す断
面図、第２図はその半導体装置の部分的拡大断面図、第
３図はその半導体装置の製造方法を説明するための説明
図である。Embodiment 1 FIG. 1 is a cross-sectional view showing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a partially enlarged cross-sectional view of the semiconductor device, and FIG. 3 explains a method of manufacturing the semiconductor device. FIG.
本実施例における半導体装置は、ピン・グリップ・ア
レイ構造とされ、第１図に示すように、パッケージ本体
１は、ガラスエポキシ製などの基板２と、この基板２上
の外周部にシリコーン系の接合材5aによって接合された
アルミニウム製などのダム３と、このダム３上にシリコ
ーン系の接合材5bによって接合されたアルミニウム製な
どのキャップ６とから構成されている。なお、アルミニ
ウム材の場合、必要に応じてアルマイト処理を処するこ
とが好ましい。The semiconductor device in this embodiment has a pin grip array structure. As shown in FIG. 1, a package body 1 has a substrate 2 made of glass epoxy or the like and a silicone-based A dam 3 made of aluminum or the like joined by a joining material 5a, and a cap 6 made of aluminum or the like joined on the dam 3 by a silicone-based joining material 5b. In addition, in the case of an aluminum material, it is preferable to perform an alumite treatment as needed.
さらに、ダム、キャップ材はガラスエポキシやレジン
でも良く、接合材はエポキシ系でも可能である。Further, the dam and the cap material may be glass epoxy or resin, and the bonding material may be epoxy.
パッケージ本体１のキャビティ1a内には、所定の集積
回路を形成した半導体ペレット７が収容され、この半導
体ペレット７は前記基板２のダイパッド2a上にシリコー
ン系の接合材４によって接合されている。A semiconductor pellet 7 on which a predetermined integrated circuit is formed is accommodated in the cavity 1a of the package body 1, and the semiconductor pellet 7 is bonded to the die pad 2a of the substrate 2 by a silicone bonding material 4.
半導体ペレット７の内部電極7aは、基板２に形成され
た配線パターン2bにボンディングワイヤ８を介して電気
的に接続されている。The internal electrode 7a of the semiconductor pellet 7 is electrically connected to a wiring pattern 2b formed on the substrate 2 via a bonding wire 8.
配線パターン2bは基板２の裏面側に導出され、この導
出の途中個所にリードピン９が嵌め込みろう付けによっ
て接続されている。The wiring pattern 2b is led out to the back surface side of the substrate 2, and a lead pin 9 is fitted at a part of the lead-out and connected by brazing.
リードピン９は、基板２の裏面側から多数突出されて
格子状に配置されている。A large number of the lead pins 9 project from the back surface of the substrate 2 and are arranged in a lattice.
半導体ペレット７やボンディングワイヤ８などが収容
されているキャビティ1a内には、シリコーン樹脂などの
ゲルコート材からなる封止層10が形成されている。A sealing layer 10 made of a gel coat material such as a silicone resin is formed in the cavity 1a in which the semiconductor pellet 7 and the bonding wire 8 are accommodated.
ゲルコート材は、硬化剤添加による硬化時に副生物を
生成しない付加反応形のものが用いられ、このゲルコー
ト材の硬化により形成された封止層10は、その表面層10
aがゴム状に形成されていることにより該表面層10aにお
ける硬度が該封止層10の表面層10aより下側のゲル状の
下層10bにおける硬度より大きく形成されている。As the gel coat material, an addition reaction type that does not generate by-products when cured by the addition of a curing agent is used, and the sealing layer 10 formed by curing the gel coat material has a surface layer 10.
Since a is formed in a rubber shape, the hardness of the surface layer 10a is formed to be higher than the hardness of the gel lower layer 10b below the surface layer 10a of the sealing layer 10.
すなわち、封止層10は、その表面層10aがゴム状に形
成されていることにより、その封止層10の表面層10aに
おける分子間の結合密度がゲル状の下層10bにおける分
子間の結合密度より大きく形成されている。That is, since the surface layer 10a of the sealing layer 10 is formed in a rubber shape, the bonding density between molecules in the surface layer 10a of the sealing layer 10 is lower than the bonding density between molecules in the gel lower layer 10b. It is formed larger.
そして、ゴム状の表面層10aによって封止層10全体の
機械的信頼度（耐遠心加速性）の向上が図られ、他方、
ゲル状の下層10b内に半導体ペレット７やボンディング
ワイヤ８などが位置されて封止されていることにより、
温度サイクルによるボンディングワイヤ８の断線などが
防止される構造とされている。Then, the mechanical reliability (centrifugal acceleration resistance) of the entire sealing layer 10 is improved by the rubber-like surface layer 10a.
Since the semiconductor pellet 7 and the bonding wire 8 are located and sealed in the gel-like lower layer 10b,
The structure prevents breakage of the bonding wire 8 due to a temperature cycle.
次に、本実施例の半導体装置に製造方法について説明
する。Next, a method of manufacturing the semiconductor device according to the present embodiment will be described.
先ず、第３図に示すように、キャップ６による封止前
のパッケージ本体１と、ゲルコート材の硬化剤11が充填
されている容器12とを加熱炉13内に配置する。First, as shown in FIG. 3, the package main body 1 before sealing with the cap 6 and the container 12 filled with the curing agent 11 of the gel coat material are placed in the heating furnace 13.
加熱炉13内に配置されるパッケージ本体１は、既に、
キャビティ1a内に半導体ペレット７やボンディングワイ
ヤ８などが所定の状態に配設され、シリコーン樹脂など
のゲルコート材が充填されている。The package body 1 arranged in the heating furnace 13 already has
Semiconductor cavities 7 and bonding wires 8 are arranged in a predetermined state in the cavity 1a, and are filled with a gel coat material such as silicone resin.
この段階におけるパッケージ本体１のゲルコート材
は、既に加熱処理によって所定の粘度のゲル状に硬化さ
れている。The gel coat material of the package body 1 at this stage has already been cured into a gel having a predetermined viscosity by a heat treatment.
次いて、加熱炉13内に配置されたパッケージ本体１と
容器12とを同時に、たとえば約150℃の温度で約30分間
加熱する。Next, the package body 1 and the container 12 arranged in the heating furnace 13 are simultaneously heated at a temperature of, for example, about 150 ° C. for about 30 minutes.
この加熱により容器12内の硬化剤11が第３図に示すよ
うに気化し、この気化した硬化剤分子11aが加熱炉13内
の雰囲気中に拡散する。By this heating, the curing agent 11 in the container 12 is vaporized as shown in FIG. 3, and the vaporized curing agent molecules 11a diffuse into the atmosphere in the heating furnace 13.
そして、この雰囲気中の硬化剤分子11aがゲルコート
材の表面上に付着して該表面側の未反応のゲルコート材
の主剤と反応し、この反応によりゲルコート材の表面層
10aがゴム状に硬化する。Then, the curing agent molecules 11a in this atmosphere adhere to the surface of the gel coat material and react with the unreacted base material of the gel coat material on the surface side, and this reaction causes the surface layer of the gel coat material to react.
10a hardens to a rubbery state.
他方、その表面層10aより下側の層はそのゲル状態が
そのまま維持される。On the other hand, the layer below the surface layer 10a maintains its gel state.
すなわち、ゲルコート材の表面層10aには、容器12内
の硬化剤11から飛散した硬化剤分子11aが付加されるた
め、選択硬化が進行してゴム状に硬化し、他方、表面層
10aより下側の層には、容器12内の硬化剤の加熱前にお
ける硬化剤分子11bのみしか内在されていないため、そ
のゲル状態が維持される。That is, since the hardener molecules 11a scattered from the hardener 11 in the container 12 are added to the surface layer 10a of the gel coat material, the selective hardening progresses to harden into a rubber, while the surface layer 10a is hardened.
Since only the curing agent molecules 11b before the heating of the curing agent in the container 12 are contained in the layer below 10a, its gel state is maintained.
本実施例においては、このようにして封止層10の表面
層10aがゴム状に形成され、該表面層10aにおける硬度が
該封止層10の表面層10aより下側のゲル状の下層10bにお
ける硬度より大きく形成される。In the present embodiment, the surface layer 10a of the sealing layer 10 is thus formed in a rubber shape, and the hardness of the surface layer 10a is lower than the surface layer 10a of the sealing layer 10 in a gel-like lower layer 10b. Is formed larger than the hardness at
次いで、このような封止層10の形成後に、キャップ６
を接合材5bによってダム３上に被着してパッケージ本体
１の封止をすることにより、本実施例の半導体装置が製
造される。Then, after forming such a sealing layer 10, the cap 6
Is adhered onto the dam 3 with the bonding material 5b to seal the package body 1, whereby the semiconductor device of this embodiment is manufactured.
このようにして製造された本実施例の半導体装置によ
れば、ゲルコート材からなる封止層10は、従来の封止層
10のようにその表面層10aからその下層10bかけて均一の
硬度のゲル状に形成されているものではなく、表面層10
aがゴム状とされて該表面層10aの硬度がその下側のゲル
状下層10bより大きく形成されているので、そのゴム状
の硬度の大きい表面層10aにより封止層10全体の機械的
信頼度（耐遠心加速性）の向上を図ることができる。According to the semiconductor device of the present embodiment manufactured as described above, the sealing layer 10 made of the gel coat material is the same as the conventional sealing layer.
As shown in FIG. 10, the surface layer 10a is not formed in a gel state having a uniform hardness from the surface layer 10a to the lower layer 10b.
Since a is made rubbery and the hardness of the surface layer 10a is formed larger than that of the lower gel-like lower layer 10b, the mechanical reliability of the entire sealing layer 10 is increased by the rubbery surface layer 10a having a large hardness. (Centrifugal acceleration resistance) can be improved.
このため、たとえば封止層10に加わる大きな横加速度
により封止層10が変形してボンディングワイヤ８などが
断線されることを確実に防止することができる。For this reason, it is possible to reliably prevent the bonding layer 8 and the like from being disconnected due to the deformation of the sealing layer 10 due to, for example, a large lateral acceleration applied to the sealing layer 10.
また、表面層10aがゲル状ではなくゴム状に形成され
ていることにより該表面層10a上の粘着度が減少される
ので、表面層10a上に付着する塵埃の減少を図ることが
できる。Further, since the surface layer 10a is formed in a rubber shape instead of a gel shape, the degree of adhesion on the surface layer 10a is reduced, so that dust adhering on the surface layer 10a can be reduced.
一方、表面層10aより下側の層、すなわち半導体ペレ
ット７やボンディングワイヤ８などが位置されている下
層10bは、従来の封止層と同様のゲル状とされて硬度が
小さく形成されているので、そのゲル状の下層10bによ
り、温度サイクルによるボンディングワイヤ８の断線な
どを確実に防止することができる。On the other hand, the lower layer of the surface layer 10a, that is, the lower layer 10b where the semiconductor pellets 7 and the bonding wires 8 are located is formed in the same gel state as the conventional sealing layer and has a small hardness. The gel-like lower layer 10b can reliably prevent the bonding wire 8 from breaking due to a temperature cycle.
このため、たとえば温度サイクルによるボンディング
ワイヤ８の断線などに対する長寿命化を図ることができ
る。For this reason, it is possible to extend the life of the bonding wire 8 against disconnection due to a temperature cycle, for example.
また、本実施例の半導体装置の製造方法によれば、硬
化剤分子11aがキャビティ1a内のゲルコート材の表面上
に供給されて付加されることにより所定の硬度の表面層
10aが形成されるので、硬化剤分子11aのゲルコート材表
面上への供給量などの制御により、該表面層10aを所定
の硬度に形成することができ、このため、前記した封止
層10全体の機械的信頼度（耐遠心加速性）の向上と、温
度サイクルによるボンディングワイヤ８の断線などの防
止化とが図られた半導体装置を容易、かつ確実に得るこ
とができる。Further, according to the method of manufacturing a semiconductor device of the present embodiment, the curing agent molecules 11a are supplied to and added to the surface of the gel coat material in the cavity 1a, so that the surface layer having a predetermined hardness is provided.
Since 10a is formed, the surface layer 10a can be formed to a predetermined hardness by controlling the supply amount of the curing agent molecules 11a onto the gel coat material surface, and therefore, the entire sealing layer 10 described above can be formed. It is possible to easily and reliably obtain a semiconductor device in which the mechanical reliability (resistance to centrifugal acceleration) is improved and the bonding wire 8 is prevented from breaking due to a temperature cycle.
〔実施例２〕 第４図は本発明の他の実施例である半導体装置を示す
断面図である。Embodiment 2 FIG. 4 is a sectional view showing a semiconductor device according to another embodiment of the present invention.
この実施例２の半導体装置は、フリップチップボンデ
ィング構造とされ、半導体ペレット７の下面には、半田
合金などからなる球状のバンプ電極7bが形成されてい
る。The semiconductor device of the second embodiment has a flip chip bonding structure, and a spherical bump electrode 7b made of a solder alloy or the like is formed on the lower surface of the semiconductor pellet 7.
半導体ペレット７はバンプ電極7bを介してシリコン配
線基板14に装着され、このシリコン配線基板14は基板２
の内底面に接合材15により固定されている。The semiconductor pellet 7 is mounted on the silicon wiring board 14 via the bump electrode 7b.
Is fixed to the inner bottom surface by a bonding material 15.
パッケージ本体１の外側面からは、アウターリード16
が外部に複数導出され、このアウターリード16とシリコ
ン配線基板14とがボンディングワイヤ８を介して結線さ
れている。From the outer surface of the package body 1, the outer leads 16
Are led out to the outside, and the outer leads 16 and the silicon wiring board 14 are connected via bonding wires 8.
このようにして半導体ペレット7,シリコン配線基板1
4,ボンディングワイヤ８などが収容されているキャビテ
ィ1a内には、シリコーン樹脂などのゲルコート材からな
る封止層10が形成されている。Thus, the semiconductor pellet 7, the silicon wiring board 1
4, a sealing layer 10 made of a gel coat material such as a silicone resin is formed in the cavity 1a in which the bonding wire 8 and the like are accommodated.
封止層10は、前記した実施例１と同様に、その表面層
10aがゴム状に形成されていることにより、表面層10aに
おける硬度が該表面層10aより下側のゲル状の下層10bに
おける硬度より大きく形成されている。The sealing layer 10 has a surface layer similar to that of the first embodiment.
The hardness of the surface layer 10a is greater than the hardness of the gel-like lower layer 10b below the surface layer 10a because the rubber layer 10a is formed.
したがって、この実施例２の半導体装置においても、
前記した実施例１と同様に、ゴム状の表面層10aによっ
て封止層10全体の機械的信頼度（耐遠心加速性）の向上
を図ることができ、また表面層10a上に付着する塵埃を
減少させることができる。Therefore, also in the semiconductor device of the second embodiment,
As in the first embodiment, the mechanical reliability (centrifugal acceleration resistance) of the entire sealing layer 10 can be improved by the rubber-like surface layer 10a, and dust adhered on the surface layer 10a can be reduced. Can be reduced.
他方、ゲル状の下層10b内に半導体ペレット７のバン
プ電極7bやボンディングワイヤ８などが位置されて封止
されていることにより、温度サイクルによるバンプ電極
7bやボンディングワイヤ８の断線などを確実に防止する
ことができる。On the other hand, since the bump electrode 7b of the semiconductor pellet 7 and the bonding wire 8 are located and sealed in the gel-like lower layer 10b, the bump electrode by the temperature cycle is formed.
Disconnection of the bonding wire 7b and the bonding wire 8 can be reliably prevented.
以上、本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は前記実施例1,2に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。As described above, the invention made by the inventor has been specifically described based on the embodiments. However, the present invention is not limited to the first and second embodiments, and can be variously modified without departing from the gist thereof. Needless to say.
たとえば、前記実施例１の製造方法においては、パッ
ケージ本体１内のゲルコート材が既に所定の粘度のゲル
状に硬化され、この硬化状態のゲルコート材が充填され
ているパッケージ本体１が加熱炉13内に容器12とともに
配置されて加熱されることにより、封止層10の表面層10
aがゴム状に硬化されるようにしたが、たとえば本発明
においては、パッケージ本体１内のゲルコート材が未硬
化状態とされ、この未硬化状態のゲルコート材が充填さ
れているパッケージ本体１が加熱炉13内に容器12ととも
に配置されて加熱されることにより、封止層10の表面層
10aがゴム状に硬化されるようにしても良い。For example, in the manufacturing method of the first embodiment, the gel coat material in the package body 1 is already cured into a gel having a predetermined viscosity, and the package body 1 filled with the gel coat material in the cured state is placed in the heating furnace 13. By being arranged together with the container 12 and heated, the surface layer 10 of the sealing layer 10 is heated.
In the present invention, for example, the gel coat material in the package body 1 is set in an uncured state, and the package body 1 filled with the uncured gel coat material is heated. The surface layer of the sealing layer 10 is arranged in the furnace 13 together with the container 12 and heated.
10a may be cured into a rubber shape.
更に、本実施例におけるゲルコート材は、シリコーン
系のものが用いられているが、本発明におけるゲルコー
ト材は、そのようなものに限定されるものではなく、た
とえば硬化剤11により反応して硬化するアクリル系やエ
ポキシ系のゲルコート材などを用いることが可能であ
る。Further, a silicone-based gel coat material is used in the present embodiment, but the gel coat material in the present invention is not limited to such a material. It is possible to use an acrylic or epoxy gel coat material.
［発明の効果］ 本願において開示される発明のうち、代表的なものに
よって得られる効果を簡単に説明すれば、次のとおりで
ある。[Effects of the Invention] Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
本発明の半導体装置の製造方法によれば、前記キャビ
ティ内に充填されている前記ゲルコート材の表面側に、
硬化剤の加熱により気化した硬化剤分子を供給して前記
表面層を所定の硬度に形成するので、前記硬化剤の供給
の制御により該表面層を所定の硬度に形成することがで
き、このため、前記した温度サイクルによるボンディン
グワイヤの断線などの防止化と、封止層全体の機械的強
度の向上とが図られた半導体装置を容易、かつ確実に得
ることができる。According to the method for manufacturing a semiconductor device of the present invention, on the surface side of the gel coat material filled in the cavity,
The surface layer is formed to a predetermined hardness by supplying the curing agent molecules vaporized by heating the curing agent, so that the surface layer can be formed to a predetermined hardness by controlling the supply of the curing agent. In addition, it is possible to easily and reliably obtain a semiconductor device in which the breaking of the bonding wire due to the above-described temperature cycle is prevented and the mechanical strength of the entire sealing layer is improved.
第１図は本発明の一実施例である半導体装置を示す断面
図、 第２図はその半導体装置の部分的拡大断面図、 第３図はその半導体装置の製造方法を説明するための説
明図、 第４図は本発明の他の実施例である半導体装置を示す断
面図である。 １……パッケージ本体、1a……キャビティ、２……基
板、2a……ダイパッド、2b……配線パターン、３……ダ
ム、4,5……接合材、６……キャップ、７……半導体ペ
レット、7a……内部電極、7b……バンプ電極、８……ボ
ンディングワイヤ、９……リードピン、10……封止層、
10a……表面層、10b……下層、11……硬化剤、11a,11b
……硬化剤分子、12……容器、13……加熱炉、14……シ
リコン配線基板、15……接合材、16……アウターリー
ド。FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a partially enlarged sectional view of the semiconductor device, and FIG. 3 is an explanatory view for explaining a method of manufacturing the semiconductor device. FIG. 4 is a sectional view showing a semiconductor device according to another embodiment of the present invention. DESCRIPTION OF SYMBOLS 1 ... Package body, 1a ... Cavity, 2 ... Substrate, 2a ... Die pad, 2b ... Wiring pattern, 3 ... Dam, 4,5 ... Bonding material, 6 ... Cap, 7 ... Semiconductor pellet , 7a ... internal electrode, 7b ... bump electrode, 8 ... bonding wire, 9 ... lead pin, 10 ... sealing layer,
10a: Surface layer, 10b: Lower layer, 11: Hardener, 11a, 11b
... hardener molecules, 12 ... containers, 13 ... heating furnace, 14 ... silicon wiring board, 15 ... bonding material, 16 ... outer leads.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 沖永 隆幸 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイ・エンジニアリ ング株式会社内 (72)発明者 江俣 孝司 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイ・エンジニアリ ング株式会社内 (72)発明者 奥谷 謙 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (72)発明者 中丸 力 北海道亀田郡七飯町字中島145番地 日 立北海セミコンダクタ株式会社内 (56)参考文献 特開 昭61−101056（ＪＰ，Ａ) 特開 昭61−101055（ＪＰ，Ａ) 特開 昭62−69538（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/56 H01L 23/28 - 23/31──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takayuki Okinaga 5-20-1, Josuihonmachi, Kodaira-shi, Tokyo Inside Hitachi Ultra-SII Engineering Co., Ltd. (72) Inventor Takashi Emata Tokyo 5-20-1, Josuihonmachi, Kodaira-shi, Tokyo Hitachi Ultra-SII Engineering Co., Ltd. (72) Inventor Ken Okutani 2326, Imai, Ome-shi, Tokyo Inside Device Development Center, Hitachi, Ltd. 72) Inventor Tsutomu Nakamaru 145 Nakajima, Nanae-cho, Kameda-gun, Hokkaido Nippon Hokkai Semiconductor Co., Ltd. (56) References JP-A-61-101056 (JP, A) 1987-69538 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/56 H01L 23/28-23/31
Claims (3)
キャビティ内に収容された半導体ペレットと、前記キャ
ビティ内に充填されて前記半導体ペレットを封止してい
るゲルコート材からなる封止層とを備えている半導体装
置の製造方法であって、硬化剤を加熱して気化させた雰
囲気中に前記半導体装置を収容し、前記半導体装置の前
記封止層の表面層に前記硬化剤の加熱により気化した硬
化剤分子を供給して付加することによって、前記封止層
の表面層における硬度を該封止層の表面層より下側のゲ
ル状の下層における硬度より大きく形成することを特徴
とする半導体装置の製造方法。1. A semiconductor device comprising: a package body; a semiconductor pellet housed in a cavity of the package body; and a sealing layer made of a gel coat material filled in the cavity to seal the semiconductor pellet. A method of manufacturing a semiconductor device, wherein the semiconductor device is housed in an atmosphere in which a curing agent is heated and vaporized, and curing is performed by heating the curing agent on a surface layer of the sealing layer of the semiconductor device. By supplying and adding the agent molecules, the hardness of the surface layer of the sealing layer is formed to be greater than the hardness of the gel-like lower layer below the surface layer of the sealing layer. Production method.
た容器を加熱炉内に収容し、前記硬化剤を前記加熱炉内
で加熱することにより前記硬化剤を気化させ、この気化
により前記硬化剤から前記加熱炉内に飛散した硬化剤分
子を前記半導体装置の前記封止層の表面層に付加するこ
とを特徴とする請求項１記載の半導体装置の製造方法。2. A container containing the semiconductor device and the curing agent is accommodated in a heating furnace, and the curing agent is heated in the heating furnace to vaporize the curing agent. 2. The method for manufacturing a semiconductor device according to claim 1, wherein the curing agent molecules scattered from the inside of the heating furnace are added to a surface layer of the sealing layer of the semiconductor device.
で前記キャビティ内に充填されていることを特徴とする
請求項１、または２記載の半導体装置の製造方法。3. The method for manufacturing a semiconductor device according to claim 1, wherein said gel coat material is filled in said cavity in a cured or uncured state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070668A JP2799321B2 (en) | 1989-03-24 | 1989-03-24 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070668A JP2799321B2 (en) | 1989-03-24 | 1989-03-24 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02250361A JPH02250361A (en) | 1990-10-08 |
| JP2799321B2 true JP2799321B2 (en) | 1998-09-17 |
Family
ID=13438277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1070668A Expired - Lifetime JP2799321B2 (en) | 1989-03-24 | 1989-03-24 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2799321B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61101056A (en) * | 1984-10-24 | 1986-05-19 | Hitachi Micro Comput Eng Ltd | Semiconductor device |
-
1989
- 1989-03-24 JP JP1070668A patent/JP2799321B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02250361A (en) | 1990-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07254668A (en) | Semiconductor package for high heat dissipation | |
| JP3459804B2 (en) | Semiconductor device | |
| US6589812B2 (en) | Pre-applied adhesion promoter | |
| JP2799321B2 (en) | Method for manufacturing semiconductor device | |
| JPH1050770A (en) | Semiconductor device and its manufacture | |
| JP3655338B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| JPH0269945A (en) | Semiconductor device and manufacture thereof | |
| JP2005142452A (en) | Semiconductor device and its manufacturing method | |
| US20100007010A1 (en) | Semiconductor package, method for enhancing the bond of a bonding wire, and method for manufacturing a semiconductor package | |
| TW200522300A (en) | Chip package sturcture | |
| JPH11186440A (en) | Semiconductor device | |
| JP3686267B2 (en) | Manufacturing method of semiconductor device | |
| JPH0982846A (en) | Resin-sealed semiconductor device, manufacture thereof and lead frame to be used for that | |
| JP2002368030A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JPH0236541A (en) | Semiconductor device | |
| JPH11224883A (en) | Manufacture of resin encapsulated semiconductor device and resin encapsulated semiconductor device | |
| JP2533168B2 (en) | Method for manufacturing semiconductor device | |
| JP2000277564A (en) | Semiconductor device and manufacture thereof | |
| JPH08264686A (en) | Resin sealed semiconductor device and its manufacture | |
| JPS59208735A (en) | Semiconductor device | |
| JPH1084055A (en) | Semiconductor device and its manufacturing method | |
| JP2001352013A (en) | Semiconductor device and its manufacturing method | |
| JPS60223136A (en) | Semiconductor device | |
| JPH09134978A (en) | Semiconductor device and its manufacture | |
| TW554505B (en) | Semiconductor package |