JP2798915B2 - トランジスタインバータ装置 - Google Patents
トランジスタインバータ装置Info
- Publication number
- JP2798915B2 JP2798915B2 JP61185724A JP18572486A JP2798915B2 JP 2798915 B2 JP2798915 B2 JP 2798915B2 JP 61185724 A JP61185724 A JP 61185724A JP 18572486 A JP18572486 A JP 18572486A JP 2798915 B2 JP2798915 B2 JP 2798915B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- phase
- transistors
- parallel
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、トランジスタをブリッジ接続して成る３
相ブリッジ回路を複数組相互に接続して構成されたトラ
ンジスタインバータ装置に関するものである。 〔従来の技術〕 第５図は例えば富士時報Vol.57,No.7,1984に示された
従来のトランジスタインバータ装置を示す回路図であ
り、図において、1,2は直流電源に接続された入力端
子、3A,3B,3Cは入力端子1,2に接続され３相交流（Ｕ相,
V相,W相）を出力するトランジスタ群である。 ここで、トランジスタ群3Aは、上下一対のトランジス
タQUi,QXi（ｉ＝1,2,…,N）から成るアーム（トランジ
スタアーム）をＮ組互いに短い線で並列接続されて構成
され、Ｎ組の上下アームの両端がそれぞれ入力端子1,2
に接続されている。また、同様に、トランジスタ群3B
も、QVi,QYi（ｉ＝1,2,…,N）から構成され、入力端子
1,2に接続されるとともに、トランジスタ群3Cも、QWi,Q
Zi（ｉ＝1,2,…,N）から構成され、入力端子1,2に接続
されている。 一方、第５図において、4,5,6は３相交流（それぞれ
Ｕ相,V相,W相）の出力端子であり、これらの出力端子4,
5,6はそれぞれ出力ライン4a,5a,6aに接続されている。
そして、出力ライン4a,5a,6aは、それぞれ、トランジス
タ群3A,3B,3CにおけるＮ組のアームを並列に接続してい
る。 また、10は入力端子1,2に接続された平滑コンデン
サ、11〜16はそれぞれトランジスタQUi,QVi,QWi,QXi,QY
i,QZi（ｉ＝1,2,…,N）のベースにベース電流（ベース
ドライブ信号）を供給する端子である。 このように、従来のトランジスタインバータ装置は、
３相交流（Ｕ相,V相,W相）ごとに３つのトランジスタ群
3A,3B,3Cに分離し、並列接続されるトランジスタ同士
は、１つのブロック内で互いに極めて短い線（インダク
タンスの小さい線）で並列接続されるように構成されて
いる。 次に動作について説明する。入力端子1,2から入力さ
れる直流電流は、各トランジスタ群3A,3B,3Cへ供給され
る。各トランジスタ群3A,3B,3Cにおいて交流変換が行な
われた後、出力端子4,5,6から３相交流（Ｕ相,V相,W
相）が出力される。 ところで、従来のトランジスタインバータ装置では、
各トランジスタ群3A,3B,3Cに流れる電流値は出力電流値
と等しく、上下２つのトランジスタから成るアームの
内、端子11〜16からのベースドライブ信号の誤動作によ
り、一方のアームを構成するＮ個のトランジスタが短絡
誤動作して短絡状態になった場合、このＮ個のトランジ
スタには、当該アームの他方のトランジスタＮ個分の電
流が流入する。ところで、短絡誤動作する場合、トラン
ジスタの特性のバラツキにより、各トランジスタのオン
抵抗には差が生じる。そして各トランジスタ間はインピ
ーダンスの低い線で並列接続されているために、オン抵
抗の差が各トランジスタアーム間のインピーダンスの差
としてそのまま現れる。そしてオン抵抗の低いトランジ
スタアームに電流が偏って流れる。 したがつて、保護設計上は、最悪の場合、１つのトラ
ンジスタに、トランジスタ１個当たりの短絡電流［Ｉ
（Ａ）］の並列接続数Ｎ倍の電流［Ｉ×Ｎ（Ａ）］が、
集中することもあると想定しなければならない。 また、平滑コンデンサ10と各トランジスタ3A,3B,3Cと
の間の配線にインダクタンスｌ（μＨ）があるとする
と、インダクタンスｌにより （Ｉ×Ｎ）２×l/（２×106）（Ｊ） ……（１） のエネルギが蓄積される。 一方、トランジスタの過電圧保護のためにこの過電圧
分エネルギを吸収するコンデンサ（図示せず）が通常、
トランジスタの近くに設けられている。このエネルギ吸
収コンデンサの容量をＣ（μＦ）とし、電流遮断時の電
圧上昇値に基づいて設定されるトランジスタ保護からの
許容電圧値をＶ（Ｖ）とすると、（１）式より、 （Ｉ×Ｎ）２×l/（２×106） ＝Ｃ×V2/（２×106） であるから、エネルギ吸収コンデンサの容量Ｃは，次の
（２）式のようになる。 Ｃ＝N2×（I/V）２×ｌ（μＦ） ……（２） ここで、I,V,lを一定とすると、エネルギ吸収コンデ
ンサの容量Ｃの値は、アームの並列数Ｎの２乗に比例し
て設定される。 〔発明が解決しようとする問題点〕 従来のトランジスタインバータ装置は以上のように、
並列接続されるべきトランジスタを同一ブロックにまと
めて構成し、並列接続されるトランジスタ同士は極めて
インダクタンスの小さい短い線で並列接続される。その
ため、誤動作したオランジスタアーム間のインピーダン
スの差は各トランジスタのオン抵抗のばらつきによる差
のみによって決定されるので、保護設計上は、最悪の場
合、誤動作したトランジスタの内、オン抵抗の低いトラ
ンジスタに、他方のアームの並列接続された複数のトラ
ンジスタの全電流が集中すると考える必要がある。従っ
て、各トランジスタ毎にエネルギ吸収コンデンサの容量
Ｃの値を、トランジスタアームの並列数Ｎの２乗に比例
して増加させて設定する必要があるため、各トランジス
タに装着されるエネルギ吸収コンデンサが大きくなって
装置自体も大きくなるほか、万一、ベースドライブ信号
の誤動作により、トランジスタアームが短絡した場合に
は、過大な電流が集中してしまい、トランジスタを爆発
または焼損から保護するのは困難である。さらに、各ト
ランジスタの電流バランス測定もトランジスタ１個ごと
に計測する必要があるなど問題点があった。 この発明は上記のような問題点を解消するためになさ
れたもので、トランジスタアームの並列数に無関係にエ
ネルギ吸収コンデンサの容量を設定できるようにして、
万一の短絡時等にトランジスタを爆発あるいは焼損から
確実に保護できるとともに、簡潔な構成で電流のアンバ
ランスを防止できるトランジスタインバータ装置を得る
ことを目的とする。 〔問題点を解決するための手段〕 過電圧保護のためのエネルギ吸収コンデンサが設けら
れているトランジスタブリッジ接続して３相ブリッジ回
路を構成したブロックの複数組を、各々の直流入力端子
の同極同士、交流出力端子の同相同士を相互に並列に接
続してなるトランジスタインバータ装置において、 上記複数の３相ブリッジ回路の上記直流入力端子、上
記交流出力端子を、相互に、前記ブロックの外側で並列
接続する接続線には、それぞれインダクタンスを有する
接続線を用いたものである。 〔作用〕 上記インダクタンスを有する接続線で並列接続する構
成により、この線を含むトランジスタアームのインピー
ダンスはトランジスタのオン抵抗と並列接続線のインダ
クタンスの和となる。その結果、誤動作によるオンのと
きの各トランジスタアーム間のインピーダンス差（比）
が小さくなり、オン抵抗の低いトランジスタに他方のア
ームの全トランジスタ電流が集中して流れ込むことはな
くなるので、上記エネルギ吸収コンデンサの容量を軽減
することが可能となる。 〔発明の実施例〕 以下、この発明の一実施例を図について説明する。第
１図はこの発明の一実施例によるトランジスタインバー
タ装置を示す回路図であり、この第１図において、1,2
は直流電源に接続された入力端子、4,5,6は３相交流
（それぞれＵ相,V相,W相）の出力端子、4A,5A,6Aはそれ
ぞれ出力端子4,5,6に接続された出力ラインである。 また、７−1,7−2,…７−Ｎはそれぞれ３相ブリッジ
回路を構成するブロックであり、各３相ブリッジ回路７
−ｉ（ｉ＝1,2,…,N）は、６個のトランジスタQUi,QVi,
QWi,QXi,QYi,QZi（ｉ＝1,2,…,N）をブリッジ接続して
構成されている。つまり、トランジスタQUi,QXiと、ト
ランジスタQVi,QYiと、トランジスタQWi,QZiとがそれぞ
れ対をなして３つのアームを形成し、これらのアームは
入力端子1,2に並列に接続されている。 つまり、このブロック７−１、７−２、……７−Ｎの
中では、どのトランジスタも並列に接続されてはいな
い。 さらに、10は入力端子1,2に接続された平滑コンデン
サ、11〜16はそれぞれトランジスタQUi,QVi,QWi,QXi,QY
i,QZi（ｉ＝1,2,…,N）のベースにベース電流（ベース
ドライブ信号）を供給する端子（共通端子）である。 一方、17−1,17−2,…,17−Ｎはそれぞれ３相ブリッ
ジ回路７−1,7−2,…,7−Ｎにおける同相出力ラインと
してのＵ相出力ラインであり、これらのＵ相出力ライン
17−1,17−2,…,17−Ｎは出力ライン4Aに並列に接続さ
れる。また、18−1,18−2,…,18−Ｎはそれぞれ３相ブ
リッジ回路７−1,7−2,…,7−Ｎにおける同相出力ライ
ンとしてのＶ相出力ラインであり、これらのＶ相出力ラ
イン18−1,18−2,…,18−Ｎは出力ライン5Aに並列に接
続される。同様に、19−1,19−2,…,19−Ｎはそれぞれ
３相ブリッジ回路７−1,7−2,…７−Ｎにおける同相出
力ラインとしてのＷ相出力ラインであり、これらのＷ相
出力ライン19−1,19−2,…,19−Ｎは出力ライン6Aに並
列に接続される。 つまり、並列接続すべきトランジスタは各ブロック７
−１、７−２、……７−Ｎ間を接続する線を各ブロック
の外部に接続して、初めて、並列に接続されるものであ
る。 上記３相ブリッジ回路７−1,7−2,…,7−Ｎにおける
正および負の入力回路は、直流電源（図示せず）に接続
された正の入力端子１および負の入力端子２にそれぞれ
接続され、これら入力回路には共通かつ同一の直流電圧
が印加される。ここで、出力ライン17−１、17−２……
17−Ｎ、あるいは18−１、18−２、……18−Ｎ、あるい
は19−１、19−２、……19−Ｎを並列接続する線は、す
ぐ隣合って配置されたトランジスタ間を接続している訳
ではないので、全て、相応の長さ、即ちインダクタンス
を有している。 次に動作について説明する。直流電源に接続された入
力端子1,2から３相ブリッジ回路７−1,7−2,…,7−Ｎに
は、その入力回路に共通かつ同一の直流電圧が印加さ
れ、入力端子1,2から入力される直流電流は、各３相ブ
リッジ回路７−1,7−2,…,7−Ｎへ供給され、各３相ブ
リッジ回路７−1,7−2,…,7−Ｎにおいて交流変換が行
なわれる。そして変換された３相交流（Ｕ相,V相,W相）
は、相ごとに出力ライン17−i,18−i,19−ｉ（ｉ＝1,2,
…,N）から出力ライン4A,5A,6Aへそれぞれ出力される。 ところで、この発明の実施例では、１組の３相ブリッ
ジ回路７−ｉ（ｉ＝1,2,…,N）を流れる電流値は出力端
子4,5,6における出力電流値の1/N倍となり、上下２つの
トランジスタから成るアームが、端子11〜16からのベー
スドライブ信号の誤動作により短絡状態になったとき、
万一、１個のトランジスタのオン抵抗が他より低い値と
なったとしても、各トランジスタにそれぞれ接続線のイ
ンピーダンスが加わるので、トランジスタアーム間のイ
ンピーダンス差（比）が小さくなり、このトランジスタ
には、トランジスタ１個相当の短絡電流［Ｉ（Ａ）］し
か流れない。 すなわち、各３相ブリッジ回路７−ｉ（ｉ＝1,2,…,
N）の１相分のアームを構成する１対のトランジスタは
その一方の短絡誤動作時に対をなす他方のトランジスタ
からの電流のみを流通するようにしたのである。 また、本実施例の回路において、平滑コンデンサ10と
各３相ブリッジ回路７−ｉ（ｉ＝1,2,…,N）との間の配
線にインダクタンスｌ（μＨ）があると、インダクタン
スｌにより I2×l/（２×106）（Ｊ） ……（３） のエネルギが蓄積される。このエネルギは、短絡電流Ｉ
（Ａ）が1/Nとなることにより、従来装置［（１）式］
の（1/N）２倍であり、大幅に減少している。 同様に、トランジスタの過電圧保護のために同トラン
ジスタの近くに設けられるエネルギ吸収コンデンサの容
量Ｃ（μＦ）は、次の（４）式のようになる。 Ｃ＝（I/V）２×ｌ（μＦ） ……（２） この容量Ｃは、短絡電流Ｉ（Ａ）が1/Nとなることに
より、従来のエネルギ吸収コンデンサの容量［（２）
式］の（1/N）２倍であり、大幅に減少している。 一例として、トランジスタを３並列接続した場合（ｉ
＝1,2,3）を考えると［ただし、１並列当たりのコンデ
ンサ容量をCa（μＦ）とする］、従来では上下アームが
３組であり、１組当たりのエネルギ吸収コンデンサの容
量は、 Ｃ＝32×Ca＝9Ca（μＦ） となる。本実施例では、３相ブリッジ回路が３組必要で
あり組数は従来装置と同一であるが、１組当たりの吸収
コンデンサＣの容量は、 Ｃ＝Ca（μＦ） となる。 このように、本実施例によれば、トランジスタアーム
の並列数に無関係にエネルギ吸収コンデンサの容量を設
定でき、同容量を従来に比べ極めて小さく設定できるの
で、装置が小型に且つ安価で製作されるようになる。ま
た、万一、短絡が発生した場合でも、トランジスタの爆
発あるいは焼損を確実に防止できるとともに、各３相ブ
リッジ回路が、並列に設けられているため、故障ブロッ
クを切離して正常ブロックのみを独立して動作させるこ
とができ、装置の作動に支障を来すことはない。 そして、３相ブリッジ回路７−1,7−2,…,7−Ｎは直
流電源に接続された入力端子1,2にその入力回路が接続
され、３相ブリッジ回路７−1,7−2,…,7−Ｎには同一
の直流電源により入力として共通かつ同一の直流電圧が
印加される。このように直流電圧を共通にすることによ
り、各３相ブリッジ回路７−1,7−2,…,7−Ｎのトラン
ジスタインバータの電位を固定することができ、インピ
ーダンスを付加することなく、同一ベース信号で各トラ
ンジスタインバータ群の出力を並列にし、エネルギ吸収
コンデンサの容量の低減および短絡等による装置の焼損
を防止できる。 なお、上記実施例では、平滑コンデンサ10を一括で挿
入しているが、第２図に示すように、３相ブリッジ回路
７−1,7−2,…,7−Ｎの組数に分割し、Ｎ個の平滑コン
デンサ10−1,10−2,…,10−Ｎをそれぞれ挿入してもよ
い。 また、第3,4図に示すように、各３相ブリッジ回路７
−1,7−2,…,7−Ｎごとにトランジスタ爆発（あるいは
焼損）防止用ヒューズ20−1,20−2,…,20−Ｎを装着し
てもよい。ただし、第３図は第１図と同様の装置にヒュ
ーズ20−1,20−2,…,20−Ｎを装着した例を示し、第４
図は第２図と同様の装置にヒューズ20−2,20−2,…,20
−Ｎした例を示している。このようなヒューズを従来装
置に装着する場合、各組に挿入するヒューズは並列数が
増加するごとにヒューズ定格が大きくなり、保護が困難
であったが、本実施例の装置では、１並列単位で構成さ
れているため、同一のヒューズ定格でよく、トランジス
タの爆発（あるいは焼損）をより確実に防止できる効果
がある。 第3,4図では＋側のみにヒューズを挿入しているが、
一側のみ、又は＋，−側の両方にヒューズを挿入しても
よい。 〔発明の効果〕 以上のように、この発明によれば、並列トランジスタ
を含まない各３相ブリッジ回路をブロックとしてまと
め、このブロックの複数組を、回路、同相出力ラインが
このブロックの外部でインダクタンスを有する接続線に
より並列に接続されるように構成し、もって、各トラン
ジスタアーム間のインピーダンスの差（比）を小さくす
ることにより、上記アームが短絡誤動作時に各トランジ
スタアームへ流れる短絡電流値が大きくなる場合もある
と想定する必要はなくなるから、トランジスタアームの
並列数に無関係にエネルギ吸収コンデンサの容量を設定
でき、又、その容量を従来に比べ小さく設定できて、万
一の短絡時等にトランジスタを爆発あるいは焼損から確
実に保護できるとともに、簡素な構成で電流のアンバラ
ンスを的確に防止できるトランジスタインバータ装置を
得ることができる。 その上、各組のトランジスタには共通の端子からベー
ス信号が供給されるので、別々に駆動する場合のように
電流バランスをとるためのインピーダンスを挿入する必
要がないという利点がある。
相ブリッジ回路を複数組相互に接続して構成されたトラ
ンジスタインバータ装置に関するものである。 〔従来の技術〕 第５図は例えば富士時報Vol.57,No.7,1984に示された
従来のトランジスタインバータ装置を示す回路図であ
り、図において、1,2は直流電源に接続された入力端
子、3A,3B,3Cは入力端子1,2に接続され３相交流（Ｕ相,
V相,W相）を出力するトランジスタ群である。 ここで、トランジスタ群3Aは、上下一対のトランジス
タQUi,QXi（ｉ＝1,2,…,N）から成るアーム（トランジ
スタアーム）をＮ組互いに短い線で並列接続されて構成
され、Ｎ組の上下アームの両端がそれぞれ入力端子1,2
に接続されている。また、同様に、トランジスタ群3B
も、QVi,QYi（ｉ＝1,2,…,N）から構成され、入力端子
1,2に接続されるとともに、トランジスタ群3Cも、QWi,Q
Zi（ｉ＝1,2,…,N）から構成され、入力端子1,2に接続
されている。 一方、第５図において、4,5,6は３相交流（それぞれ
Ｕ相,V相,W相）の出力端子であり、これらの出力端子4,
5,6はそれぞれ出力ライン4a,5a,6aに接続されている。
そして、出力ライン4a,5a,6aは、それぞれ、トランジス
タ群3A,3B,3CにおけるＮ組のアームを並列に接続してい
る。 また、10は入力端子1,2に接続された平滑コンデン
サ、11〜16はそれぞれトランジスタQUi,QVi,QWi,QXi,QY
i,QZi（ｉ＝1,2,…,N）のベースにベース電流（ベース
ドライブ信号）を供給する端子である。 このように、従来のトランジスタインバータ装置は、
３相交流（Ｕ相,V相,W相）ごとに３つのトランジスタ群
3A,3B,3Cに分離し、並列接続されるトランジスタ同士
は、１つのブロック内で互いに極めて短い線（インダク
タンスの小さい線）で並列接続されるように構成されて
いる。 次に動作について説明する。入力端子1,2から入力さ
れる直流電流は、各トランジスタ群3A,3B,3Cへ供給され
る。各トランジスタ群3A,3B,3Cにおいて交流変換が行な
われた後、出力端子4,5,6から３相交流（Ｕ相,V相,W
相）が出力される。 ところで、従来のトランジスタインバータ装置では、
各トランジスタ群3A,3B,3Cに流れる電流値は出力電流値
と等しく、上下２つのトランジスタから成るアームの
内、端子11〜16からのベースドライブ信号の誤動作によ
り、一方のアームを構成するＮ個のトランジスタが短絡
誤動作して短絡状態になった場合、このＮ個のトランジ
スタには、当該アームの他方のトランジスタＮ個分の電
流が流入する。ところで、短絡誤動作する場合、トラン
ジスタの特性のバラツキにより、各トランジスタのオン
抵抗には差が生じる。そして各トランジスタ間はインピ
ーダンスの低い線で並列接続されているために、オン抵
抗の差が各トランジスタアーム間のインピーダンスの差
としてそのまま現れる。そしてオン抵抗の低いトランジ
スタアームに電流が偏って流れる。 したがつて、保護設計上は、最悪の場合、１つのトラ
ンジスタに、トランジスタ１個当たりの短絡電流［Ｉ
（Ａ）］の並列接続数Ｎ倍の電流［Ｉ×Ｎ（Ａ）］が、
集中することもあると想定しなければならない。 また、平滑コンデンサ10と各トランジスタ3A,3B,3Cと
の間の配線にインダクタンスｌ（μＨ）があるとする
と、インダクタンスｌにより （Ｉ×Ｎ）２×l/（２×106）（Ｊ） ……（１） のエネルギが蓄積される。 一方、トランジスタの過電圧保護のためにこの過電圧
分エネルギを吸収するコンデンサ（図示せず）が通常、
トランジスタの近くに設けられている。このエネルギ吸
収コンデンサの容量をＣ（μＦ）とし、電流遮断時の電
圧上昇値に基づいて設定されるトランジスタ保護からの
許容電圧値をＶ（Ｖ）とすると、（１）式より、 （Ｉ×Ｎ）２×l/（２×106） ＝Ｃ×V2/（２×106） であるから、エネルギ吸収コンデンサの容量Ｃは，次の
（２）式のようになる。 Ｃ＝N2×（I/V）２×ｌ（μＦ） ……（２） ここで、I,V,lを一定とすると、エネルギ吸収コンデ
ンサの容量Ｃの値は、アームの並列数Ｎの２乗に比例し
て設定される。 〔発明が解決しようとする問題点〕 従来のトランジスタインバータ装置は以上のように、
並列接続されるべきトランジスタを同一ブロックにまと
めて構成し、並列接続されるトランジスタ同士は極めて
インダクタンスの小さい短い線で並列接続される。その
ため、誤動作したオランジスタアーム間のインピーダン
スの差は各トランジスタのオン抵抗のばらつきによる差
のみによって決定されるので、保護設計上は、最悪の場
合、誤動作したトランジスタの内、オン抵抗の低いトラ
ンジスタに、他方のアームの並列接続された複数のトラ
ンジスタの全電流が集中すると考える必要がある。従っ
て、各トランジスタ毎にエネルギ吸収コンデンサの容量
Ｃの値を、トランジスタアームの並列数Ｎの２乗に比例
して増加させて設定する必要があるため、各トランジス
タに装着されるエネルギ吸収コンデンサが大きくなって
装置自体も大きくなるほか、万一、ベースドライブ信号
の誤動作により、トランジスタアームが短絡した場合に
は、過大な電流が集中してしまい、トランジスタを爆発
または焼損から保護するのは困難である。さらに、各ト
ランジスタの電流バランス測定もトランジスタ１個ごと
に計測する必要があるなど問題点があった。 この発明は上記のような問題点を解消するためになさ
れたもので、トランジスタアームの並列数に無関係にエ
ネルギ吸収コンデンサの容量を設定できるようにして、
万一の短絡時等にトランジスタを爆発あるいは焼損から
確実に保護できるとともに、簡潔な構成で電流のアンバ
ランスを防止できるトランジスタインバータ装置を得る
ことを目的とする。 〔問題点を解決するための手段〕 過電圧保護のためのエネルギ吸収コンデンサが設けら
れているトランジスタブリッジ接続して３相ブリッジ回
路を構成したブロックの複数組を、各々の直流入力端子
の同極同士、交流出力端子の同相同士を相互に並列に接
続してなるトランジスタインバータ装置において、 上記複数の３相ブリッジ回路の上記直流入力端子、上
記交流出力端子を、相互に、前記ブロックの外側で並列
接続する接続線には、それぞれインダクタンスを有する
接続線を用いたものである。 〔作用〕 上記インダクタンスを有する接続線で並列接続する構
成により、この線を含むトランジスタアームのインピー
ダンスはトランジスタのオン抵抗と並列接続線のインダ
クタンスの和となる。その結果、誤動作によるオンのと
きの各トランジスタアーム間のインピーダンス差（比）
が小さくなり、オン抵抗の低いトランジスタに他方のア
ームの全トランジスタ電流が集中して流れ込むことはな
くなるので、上記エネルギ吸収コンデンサの容量を軽減
することが可能となる。 〔発明の実施例〕 以下、この発明の一実施例を図について説明する。第
１図はこの発明の一実施例によるトランジスタインバー
タ装置を示す回路図であり、この第１図において、1,2
は直流電源に接続された入力端子、4,5,6は３相交流
（それぞれＵ相,V相,W相）の出力端子、4A,5A,6Aはそれ
ぞれ出力端子4,5,6に接続された出力ラインである。 また、７−1,7−2,…７−Ｎはそれぞれ３相ブリッジ
回路を構成するブロックであり、各３相ブリッジ回路７
−ｉ（ｉ＝1,2,…,N）は、６個のトランジスタQUi,QVi,
QWi,QXi,QYi,QZi（ｉ＝1,2,…,N）をブリッジ接続して
構成されている。つまり、トランジスタQUi,QXiと、ト
ランジスタQVi,QYiと、トランジスタQWi,QZiとがそれぞ
れ対をなして３つのアームを形成し、これらのアームは
入力端子1,2に並列に接続されている。 つまり、このブロック７−１、７−２、……７−Ｎの
中では、どのトランジスタも並列に接続されてはいな
い。 さらに、10は入力端子1,2に接続された平滑コンデン
サ、11〜16はそれぞれトランジスタQUi,QVi,QWi,QXi,QY
i,QZi（ｉ＝1,2,…,N）のベースにベース電流（ベース
ドライブ信号）を供給する端子（共通端子）である。 一方、17−1,17−2,…,17−Ｎはそれぞれ３相ブリッ
ジ回路７−1,7−2,…,7−Ｎにおける同相出力ラインと
してのＵ相出力ラインであり、これらのＵ相出力ライン
17−1,17−2,…,17−Ｎは出力ライン4Aに並列に接続さ
れる。また、18−1,18−2,…,18−Ｎはそれぞれ３相ブ
リッジ回路７−1,7−2,…,7−Ｎにおける同相出力ライ
ンとしてのＶ相出力ラインであり、これらのＶ相出力ラ
イン18−1,18−2,…,18−Ｎは出力ライン5Aに並列に接
続される。同様に、19−1,19−2,…,19−Ｎはそれぞれ
３相ブリッジ回路７−1,7−2,…７−Ｎにおける同相出
力ラインとしてのＷ相出力ラインであり、これらのＷ相
出力ライン19−1,19−2,…,19−Ｎは出力ライン6Aに並
列に接続される。 つまり、並列接続すべきトランジスタは各ブロック７
−１、７−２、……７−Ｎ間を接続する線を各ブロック
の外部に接続して、初めて、並列に接続されるものであ
る。 上記３相ブリッジ回路７−1,7−2,…,7−Ｎにおける
正および負の入力回路は、直流電源（図示せず）に接続
された正の入力端子１および負の入力端子２にそれぞれ
接続され、これら入力回路には共通かつ同一の直流電圧
が印加される。ここで、出力ライン17−１、17−２……
17−Ｎ、あるいは18−１、18−２、……18−Ｎ、あるい
は19−１、19−２、……19−Ｎを並列接続する線は、す
ぐ隣合って配置されたトランジスタ間を接続している訳
ではないので、全て、相応の長さ、即ちインダクタンス
を有している。 次に動作について説明する。直流電源に接続された入
力端子1,2から３相ブリッジ回路７−1,7−2,…,7−Ｎに
は、その入力回路に共通かつ同一の直流電圧が印加さ
れ、入力端子1,2から入力される直流電流は、各３相ブ
リッジ回路７−1,7−2,…,7−Ｎへ供給され、各３相ブ
リッジ回路７−1,7−2,…,7−Ｎにおいて交流変換が行
なわれる。そして変換された３相交流（Ｕ相,V相,W相）
は、相ごとに出力ライン17−i,18−i,19−ｉ（ｉ＝1,2,
…,N）から出力ライン4A,5A,6Aへそれぞれ出力される。 ところで、この発明の実施例では、１組の３相ブリッ
ジ回路７−ｉ（ｉ＝1,2,…,N）を流れる電流値は出力端
子4,5,6における出力電流値の1/N倍となり、上下２つの
トランジスタから成るアームが、端子11〜16からのベー
スドライブ信号の誤動作により短絡状態になったとき、
万一、１個のトランジスタのオン抵抗が他より低い値と
なったとしても、各トランジスタにそれぞれ接続線のイ
ンピーダンスが加わるので、トランジスタアーム間のイ
ンピーダンス差（比）が小さくなり、このトランジスタ
には、トランジスタ１個相当の短絡電流［Ｉ（Ａ）］し
か流れない。 すなわち、各３相ブリッジ回路７−ｉ（ｉ＝1,2,…,
N）の１相分のアームを構成する１対のトランジスタは
その一方の短絡誤動作時に対をなす他方のトランジスタ
からの電流のみを流通するようにしたのである。 また、本実施例の回路において、平滑コンデンサ10と
各３相ブリッジ回路７−ｉ（ｉ＝1,2,…,N）との間の配
線にインダクタンスｌ（μＨ）があると、インダクタン
スｌにより I2×l/（２×106）（Ｊ） ……（３） のエネルギが蓄積される。このエネルギは、短絡電流Ｉ
（Ａ）が1/Nとなることにより、従来装置［（１）式］
の（1/N）２倍であり、大幅に減少している。 同様に、トランジスタの過電圧保護のために同トラン
ジスタの近くに設けられるエネルギ吸収コンデンサの容
量Ｃ（μＦ）は、次の（４）式のようになる。 Ｃ＝（I/V）２×ｌ（μＦ） ……（２） この容量Ｃは、短絡電流Ｉ（Ａ）が1/Nとなることに
より、従来のエネルギ吸収コンデンサの容量［（２）
式］の（1/N）２倍であり、大幅に減少している。 一例として、トランジスタを３並列接続した場合（ｉ
＝1,2,3）を考えると［ただし、１並列当たりのコンデ
ンサ容量をCa（μＦ）とする］、従来では上下アームが
３組であり、１組当たりのエネルギ吸収コンデンサの容
量は、 Ｃ＝32×Ca＝9Ca（μＦ） となる。本実施例では、３相ブリッジ回路が３組必要で
あり組数は従来装置と同一であるが、１組当たりの吸収
コンデンサＣの容量は、 Ｃ＝Ca（μＦ） となる。 このように、本実施例によれば、トランジスタアーム
の並列数に無関係にエネルギ吸収コンデンサの容量を設
定でき、同容量を従来に比べ極めて小さく設定できるの
で、装置が小型に且つ安価で製作されるようになる。ま
た、万一、短絡が発生した場合でも、トランジスタの爆
発あるいは焼損を確実に防止できるとともに、各３相ブ
リッジ回路が、並列に設けられているため、故障ブロッ
クを切離して正常ブロックのみを独立して動作させるこ
とができ、装置の作動に支障を来すことはない。 そして、３相ブリッジ回路７−1,7−2,…,7−Ｎは直
流電源に接続された入力端子1,2にその入力回路が接続
され、３相ブリッジ回路７−1,7−2,…,7−Ｎには同一
の直流電源により入力として共通かつ同一の直流電圧が
印加される。このように直流電圧を共通にすることによ
り、各３相ブリッジ回路７−1,7−2,…,7−Ｎのトラン
ジスタインバータの電位を固定することができ、インピ
ーダンスを付加することなく、同一ベース信号で各トラ
ンジスタインバータ群の出力を並列にし、エネルギ吸収
コンデンサの容量の低減および短絡等による装置の焼損
を防止できる。 なお、上記実施例では、平滑コンデンサ10を一括で挿
入しているが、第２図に示すように、３相ブリッジ回路
７−1,7−2,…,7−Ｎの組数に分割し、Ｎ個の平滑コン
デンサ10−1,10−2,…,10−Ｎをそれぞれ挿入してもよ
い。 また、第3,4図に示すように、各３相ブリッジ回路７
−1,7−2,…,7−Ｎごとにトランジスタ爆発（あるいは
焼損）防止用ヒューズ20−1,20−2,…,20−Ｎを装着し
てもよい。ただし、第３図は第１図と同様の装置にヒュ
ーズ20−1,20−2,…,20−Ｎを装着した例を示し、第４
図は第２図と同様の装置にヒューズ20−2,20−2,…,20
−Ｎした例を示している。このようなヒューズを従来装
置に装着する場合、各組に挿入するヒューズは並列数が
増加するごとにヒューズ定格が大きくなり、保護が困難
であったが、本実施例の装置では、１並列単位で構成さ
れているため、同一のヒューズ定格でよく、トランジス
タの爆発（あるいは焼損）をより確実に防止できる効果
がある。 第3,4図では＋側のみにヒューズを挿入しているが、
一側のみ、又は＋，−側の両方にヒューズを挿入しても
よい。 〔発明の効果〕 以上のように、この発明によれば、並列トランジスタ
を含まない各３相ブリッジ回路をブロックとしてまと
め、このブロックの複数組を、回路、同相出力ラインが
このブロックの外部でインダクタンスを有する接続線に
より並列に接続されるように構成し、もって、各トラン
ジスタアーム間のインピーダンスの差（比）を小さくす
ることにより、上記アームが短絡誤動作時に各トランジ
スタアームへ流れる短絡電流値が大きくなる場合もある
と想定する必要はなくなるから、トランジスタアームの
並列数に無関係にエネルギ吸収コンデンサの容量を設定
でき、又、その容量を従来に比べ小さく設定できて、万
一の短絡時等にトランジスタを爆発あるいは焼損から確
実に保護できるとともに、簡素な構成で電流のアンバラ
ンスを的確に防止できるトランジスタインバータ装置を
得ることができる。 その上、各組のトランジスタには共通の端子からベー
ス信号が供給されるので、別々に駆動する場合のように
電流バランスをとるためのインピーダンスを挿入する必
要がないという利点がある。
【図面の簡単な説明】
第１図はこの発明の一実施例によるトランジスタインバ
ータ装置を示す回路であり、第２〜４図はそれぞれこの
発明の他の実施例を示す回路図であり、第５図は従来の
トランジスタインバータ装置を示す回路図である。 図において、７−1,7−2,…,7−Ｎ……３相ブリッジ回
路、 17−1,17−2,…,17−Ｎ……同相出力ラインとしてのＵ
相出力ライン、 18−1,18−2,…,18−Ｎ……同相出力ラインとしてのＶ
相出力ライン、 19−1,19−2,…,19−Ｎ……同相出力ラインとしてのＷ
相出力ライン、 QU1,QU2,…,QUN;QV1,QV2,…,QVN;QW1,QW2,…,QWN;QX1,Q
X2,…,QXN;QY1,QY2,…,QYN;QZ1,QZ2,…,QZN……トラン
ジスタ。 なお、図中、同一の符号は同一、又は相当部分を示して
いる。
ータ装置を示す回路であり、第２〜４図はそれぞれこの
発明の他の実施例を示す回路図であり、第５図は従来の
トランジスタインバータ装置を示す回路図である。 図において、７−1,7−2,…,7−Ｎ……３相ブリッジ回
路、 17−1,17−2,…,17−Ｎ……同相出力ラインとしてのＵ
相出力ライン、 18−1,18−2,…,18−Ｎ……同相出力ラインとしてのＶ
相出力ライン、 19−1,19−2,…,19−Ｎ……同相出力ラインとしてのＷ
相出力ライン、 QU1,QU2,…,QUN;QV1,QV2,…,QVN;QW1,QW2,…,QWN;QX1,Q
X2,…,QXN;QY1,QY2,…,QYN;QZ1,QZ2,…,QZN……トラン
ジスタ。 なお、図中、同一の符号は同一、又は相当部分を示して
いる。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭60−125173（ＪＰ，Ａ)
特開 昭52−84423（ＪＰ，Ａ)
特開 昭53−20531（ＪＰ，Ａ)
特開 昭58−133184（ＪＰ，Ａ)
特開 昭59−96879（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.6，ＤＢ名)
H02M 7/48
H02M 7/5387
Claims (1)
- (57)【特許請求の範囲】 １．トランジスタをブリッジ接続して成る３相ブリッジ
回路、このブリッジ回路の複数組を各々の直流入力端子
の同極同士、交流出力端子の同相同士を相互に並列に接
続し、前記トランジスタには該トランジスタの過電圧保
護のためのエネルギ吸収コンデンサが設けられてなるト
ランジスタインバータ装置において、 上記複数の３相ブリッジ回路の上記直流入力端子、上記
交流出力端子を相互に並列接続する接続線はそれぞれイ
ンダクタンスを有する接続線を用いることにより、上記
各３相ブリッジ回路の１相分のアームを構成する１方の
トランジスタの短絡誤動作時に、対をなす他方のトラン
ジスタに前記接続線を介して並列接続された他の３相ブ
リッジ回路のトランジスタから前記短絡誤動作したトラ
ンジスタへの電流の集中を軽減し、もって上記エネルギ
吸収コンデンサの容量を軽減可能としたことを特徴とす
るトランジスタインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185724A JP2798915B2 (ja) | 1986-08-06 | 1986-08-06 | トランジスタインバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185724A JP2798915B2 (ja) | 1986-08-06 | 1986-08-06 | トランジスタインバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6343570A JPS6343570A (ja) | 1988-02-24 |
| JP2798915B2 true JP2798915B2 (ja) | 1998-09-17 |
Family
ID=16175749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61185724A Expired - Lifetime JP2798915B2 (ja) | 1986-08-06 | 1986-08-06 | トランジスタインバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2798915B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101873078B (zh) | 2009-04-21 | 2012-11-21 | 比亚迪股份有限公司 | 一种可控整流装置以及使用该整流装置的电动机 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5284423A (en) * | 1976-01-06 | 1977-07-14 | Mitsubishi Electric Corp | Invertor protection device |
| JPS5820237B2 (ja) * | 1976-08-10 | 1983-04-22 | 株式会社東芝 | 電流形インバ−タ装置 |
| JPS60125173A (ja) * | 1983-12-10 | 1985-07-04 | Mitsui Eng & Shipbuild Co Ltd | 高周波インバ−タ |
-
1986
- 1986-08-06 JP JP61185724A patent/JP2798915B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6343570A (ja) | 1988-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3864327B2 (ja) | Ｐｗｍサイクロコンバータ | |
| JP3245504B2 (ja) | インバータ装置 | |
| JP4112085B2 (ja) | コンバータ回路装置 | |
| JPH10243660A (ja) | 電力変換装置 | |
| JP5095330B2 (ja) | インバータ装置 | |
| JP2798915B2 (ja) | トランジスタインバータ装置 | |
| JP2004248479A (ja) | ３レベルコンバータ | |
| US4982316A (en) | Polyphase full-wave rectifying circuit | |
| JPH07135781A (ja) | 直列多重インバータ装置の制御方法 | |
| JP5229880B2 (ja) | 電力変換装置 | |
| JP2001057782A (ja) | 電力変換装置 | |
| JPS5943833Y2 (ja) | 多重電圧形インバ−タの転流失敗保護回路 | |
| JPH10290572A (ja) | 電力変換装置 | |
| JPH04138021A (ja) | コンデンサ保護装置 | |
| JPH01122370A (ja) | トランジスタインバータ装置 | |
| JPH066984A (ja) | 電力変換装置 | |
| JPS5820237B2 (ja) | 電流形インバ−タ装置 | |
| JPH0419994Y2 (ja) | ||
| JPH0530758A (ja) | 電力変換装置 | |
| JPS59188378A (ja) | インバ−タ | |
| JP2670261B2 (ja) | サイリスタバルブ | |
| JPH0561860B2 (ja) | ||
| JPH02262827A (ja) | 直列多重インバータ素子の過電圧保護回路および直列多重インバータ装置 | |
| JPS58144525A (ja) | 多重インバ−タ | |
| SU1599932A1 (ru) | Устройство дл защиты преобразовател от перенапр жений |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |