JP2792461B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2792461B2 JP2792461B2 JP7095301A JP9530195A JP2792461B2 JP 2792461 B2 JP2792461 B2 JP 2792461B2 JP 7095301 A JP7095301 A JP 7095301A JP 9530195 A JP9530195 A JP 9530195A JP 2792461 B2 JP2792461 B2 JP 2792461B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- aluminum
- semiconductor device
- film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特に信頼性の高いゲート酸化膜を形成する半導
体装置を製造方法に関する。
係わり、特に信頼性の高いゲート酸化膜を形成する半導
体装置を製造方法に関する。
【０００２】
【従来の技術】従来のゲート酸化膜を有する半導体装置
は図５に示すように、シリコン基板２０に素子分離領域
２２が選択酸化法により選択的に形成され、この素子分
離領域２２により区画された素子領域２１の主面上に、
熱酸化法、急速熱酸化法あるいは化学的気相成長法等に
よりゲート酸化膜２３を形成し（図５（Ａ））、ウエハ
洗浄（例えばＲＣＡ洗浄；ＳＣ１→ＳＣ２）工程を経た
後に、ゲート酸化膜２３上に、スパッタ法、蒸着法ある
いは化学的気相成長法等によりアルミニウム、多結晶シ
リコンもしくは金属シリサイドにより電極２５の形成を
行っていた（図５（Ｂ））。
は図５に示すように、シリコン基板２０に素子分離領域
２２が選択酸化法により選択的に形成され、この素子分
離領域２２により区画された素子領域２１の主面上に、
熱酸化法、急速熱酸化法あるいは化学的気相成長法等に
よりゲート酸化膜２３を形成し（図５（Ａ））、ウエハ
洗浄（例えばＲＣＡ洗浄；ＳＣ１→ＳＣ２）工程を経た
後に、ゲート酸化膜２３上に、スパッタ法、蒸着法ある
いは化学的気相成長法等によりアルミニウム、多結晶シ
リコンもしくは金属シリサイドにより電極２５の形成を
行っていた（図５（Ｂ））。
【０００３】
【発明が解決しようとする課題】上述した従来の構造の
ゲート酸化膜においてはゲート酸化膜の薄膜化に伴い信
頼性が劣化するという問題があった。すなわち半導体デ
バイスの集積度の向上に伴い、要求されるゲート酸化膜
の膜厚はますます薄くなりその物理的限界に近づきつつ
ある。特に酸化膜厚が１０ｎｍ以下の領域になるとトン
ネル電流の影響が大きくなり、酸化膜本来の特性が得ら
れなくなる。また、従来の酸化膜単層構造では酸化膜中
のウィークスポットの存在により、酸化膜の特性が著し
く劣化するという問題があった。即ち、耐圧特性が著し
く劣化し、初期不良が多発したり、長期信頼性が著しく
損なわれるという問題があった。
ゲート酸化膜においてはゲート酸化膜の薄膜化に伴い信
頼性が劣化するという問題があった。すなわち半導体デ
バイスの集積度の向上に伴い、要求されるゲート酸化膜
の膜厚はますます薄くなりその物理的限界に近づきつつ
ある。特に酸化膜厚が１０ｎｍ以下の領域になるとトン
ネル電流の影響が大きくなり、酸化膜本来の特性が得ら
れなくなる。また、従来の酸化膜単層構造では酸化膜中
のウィークスポットの存在により、酸化膜の特性が著し
く劣化するという問題があった。即ち、耐圧特性が著し
く劣化し、初期不良が多発したり、長期信頼性が著しく
損なわれるという問題があった。
【０００４】したがって本発明の目的は、シリコン酸化
膜、特に薄いゲート酸化膜の耐圧特性の劣化を抑制した
半導体装置の製造方法を提供することである。
膜、特に薄いゲート酸化膜の耐圧特性の劣化を抑制した
半導体装置の製造方法を提供することである。
【０００５】
【課題を解決するための手段】本発明の特徴は、シリコ
ン酸化膜、特にゲート絶縁膜となるシリコン酸化膜を形
成した後、ウエット処理、好ましくは０．１〜１０００
０ｐｐｂのアルミニウムを含有したアルカリ性溶液に浸
漬する処理により前記シリコン酸化膜の表面上にアルミ
酸化物の薄膜を形成する半導体装置の製造方法にある。
ン酸化膜、特にゲート絶縁膜となるシリコン酸化膜を形
成した後、ウエット処理、好ましくは０．１〜１０００
０ｐｐｂのアルミニウムを含有したアルカリ性溶液に浸
漬する処理により前記シリコン酸化膜の表面上にアルミ
酸化物の薄膜を形成する半導体装置の製造方法にある。
【０００６】
【０００７】
【作用】このように本発明ではゲートシリコン酸化膜の
表面上にウエット処理によるアルミ酸化物の薄膜を形成
したからその耐圧特性の劣化が抑制されて信頼性が向上
した半導体装置となる。
表面上にウエット処理によるアルミ酸化物の薄膜を形成
したからその耐圧特性の劣化が抑制されて信頼性が向上
した半導体装置となる。
【０００８】
【実施例】以下、図面を参照して本発明を説明する。図
１は本発明の実施例の半導体装置の製造方法を工程順に
示した断面図である。
１は本発明の実施例の半導体装置の製造方法を工程順に
示した断面図である。
【０００９】シリコン基板１０に選択酸化法により選択
的にフィールド酸化膜を素子分離領域１２として形成
し、この素子分離領域１２により区画された素子領域１
１の主面に膜厚１０ｎｍのゲートシリコン酸化膜１３を
熱酸化法、急速熱酸化法あるいは化学的気相成長法等に
より形成する（図１（Ａ））。
的にフィールド酸化膜を素子分離領域１２として形成
し、この素子分離領域１２により区画された素子領域１
１の主面に膜厚１０ｎｍのゲートシリコン酸化膜１３を
熱酸化法、急速熱酸化法あるいは化学的気相成長法等に
より形成する（図１（Ａ））。
【００１０】次に、このシリコン基板を、例えば１００
ｐｐｂのアルミニウムを含有するアルカリ溶液（例え
ば、水酸化アンモニウム、ＴＭＡＨ等）中に浸漬しおよ
そ１０分間処理する。これによりシリコン酸化膜１３の
表面上に膜厚１ｎｍのアルミ酸化物の薄膜１４が形成さ
れる（図１（Ｂ））。
ｐｐｂのアルミニウムを含有するアルカリ溶液（例え
ば、水酸化アンモニウム、ＴＭＡＨ等）中に浸漬しおよ
そ１０分間処理する。これによりシリコン酸化膜１３の
表面上に膜厚１ｎｍのアルミ酸化物の薄膜１４が形成さ
れる（図１（Ｂ））。
【００１１】次に、このアルミ酸化物の薄膜１４上に、
スパッタ法、蒸着法あるいは化学的気相成長法等により
アルミニウム、多結晶シリコンもしくは金属シリサイド
による電極１５を形成する（図１（Ｃ））。
スパッタ法、蒸着法あるいは化学的気相成長法等により
アルミニウム、多結晶シリコンもしくは金属シリサイド
による電極１５を形成する（図１（Ｃ））。
【００１２】図１（Ｂ）の工程において、アルミニウム
はアルカリ性溶液中においては水酸化物あるいは酸化物
となりシリコンウェハ表面に吸着する。このとき、アル
カリ溶液中に過酸化水素等の酸化剤が含有されていれ
ば、より酸化物が形成されやすくなる。また、アルミニ
ウムの水酸化物は加熱分解によって容易に酸化物に変化
しうるので、ウェハ表面はアルミ酸化物の薄膜で覆われ
ることになる。さらに、シリコンウェハをアルカリ溶液
中で浸漬処理することで、より均一なアルミ酸化物の薄
膜形成が達成できる。
はアルカリ性溶液中においては水酸化物あるいは酸化物
となりシリコンウェハ表面に吸着する。このとき、アル
カリ溶液中に過酸化水素等の酸化剤が含有されていれ
ば、より酸化物が形成されやすくなる。また、アルミニ
ウムの水酸化物は加熱分解によって容易に酸化物に変化
しうるので、ウェハ表面はアルミ酸化物の薄膜で覆われ
ることになる。さらに、シリコンウェハをアルカリ溶液
中で浸漬処理することで、より均一なアルミ酸化物の薄
膜形成が達成できる。
【００１３】本発明でアルカリ溶液中のアルミニウム濃
度を０．１〜１００００ｐｐｂと規定しているのは以下
の理由による。
度を０．１〜１００００ｐｐｂと規定しているのは以下
の理由による。
【００１４】図３に、アルカリ溶液中のアルミニウム濃
度とアルミ酸化物としてシリコンウェハ表面へ吸着する
アルミニウムの吸着量との関係を示す。溶液中のアルミ
ニウム濃度が０．１〜１０００ｐｐｂの範囲では溶液中
の濃度とウェハ表面への吸着量は比例関係にあり、溶液
中濃度が１００００ｐｐｂを越えるとウェハへの吸着量
はほぼ飽和する。また、溶液中濃度が０．１ｐｐｂ未満
になると、溶液中のアルミニウム濃度の制御が困難にな
ると同時にウェハ表面への吸着量も不安定になる。従っ
て、ウェハ表面へのアルミニウムの吸着量を制御し、ア
ルミ酸化物薄膜の膜厚を厳密に制御するためには、アル
カリ溶液中のアルミニウム濃度を０．１〜１００００ｐ
ｐｂにする必要があり、また、比例範囲内の０．１〜１
０００ｐｐｂにするのがさらに好ましい。
度とアルミ酸化物としてシリコンウェハ表面へ吸着する
アルミニウムの吸着量との関係を示す。溶液中のアルミ
ニウム濃度が０．１〜１０００ｐｐｂの範囲では溶液中
の濃度とウェハ表面への吸着量は比例関係にあり、溶液
中濃度が１００００ｐｐｂを越えるとウェハへの吸着量
はほぼ飽和する。また、溶液中濃度が０．１ｐｐｂ未満
になると、溶液中のアルミニウム濃度の制御が困難にな
ると同時にウェハ表面への吸着量も不安定になる。従っ
て、ウェハ表面へのアルミニウムの吸着量を制御し、ア
ルミ酸化物薄膜の膜厚を厳密に制御するためには、アル
カリ溶液中のアルミニウム濃度を０．１〜１００００ｐ
ｐｂにする必要があり、また、比例範囲内の０．１〜１
０００ｐｐｂにするのがさらに好ましい。
【００１５】図２に本発明の実施例により製造されたＭ
ＯＳダイオードの断面構造を示す。シリコン基板１０に
選択的にフィールド酸化膜１２が形成されて素子分離領
域１２を構成している。素子分離領域に囲まれたシリコ
ン基板の素子領域１１上に熱酸化法により膜厚１０ｎｍ
のゲートシリコン酸化膜１３が形成されている。そして
ゲートシリコン酸化膜１３上面上からフィールド酸化膜
１２上面上にかけて、図１（Ｂ）の工程による膜厚１ｎ
ｍのアルミ酸化物の薄膜１４が被着形成され、素子領域
１１上においてシリコン酸化膜１３とその上のアルミ酸
化物の薄膜１４とにより多層構造のゲート酸化膜となっ
ている。そしてアルミ酸化物の薄膜１４の上面上に電極
１５が被着形成されて、電極１５およびシリコン基板の
素子領域１１を両電極とするＭＯＳダイオードを構成し
ている。
ＯＳダイオードの断面構造を示す。シリコン基板１０に
選択的にフィールド酸化膜１２が形成されて素子分離領
域１２を構成している。素子分離領域に囲まれたシリコ
ン基板の素子領域１１上に熱酸化法により膜厚１０ｎｍ
のゲートシリコン酸化膜１３が形成されている。そして
ゲートシリコン酸化膜１３上面上からフィールド酸化膜
１２上面上にかけて、図１（Ｂ）の工程による膜厚１ｎ
ｍのアルミ酸化物の薄膜１４が被着形成され、素子領域
１１上においてシリコン酸化膜１３とその上のアルミ酸
化物の薄膜１４とにより多層構造のゲート酸化膜となっ
ている。そしてアルミ酸化物の薄膜１４の上面上に電極
１５が被着形成されて、電極１５およびシリコン基板の
素子領域１１を両電極とするＭＯＳダイオードを構成し
ている。
【００１６】アルミニウムの酸化物は熱的にまた化学的
に安定であり、しかも、比誘電率も約１０と高い。した
がって、本発明のようにシリコン酸化膜とアルミニウム
酸化物の薄膜とを積層してゲート酸化膜を構成すること
により、従来のシリコン酸化膜単層のゲート酸化膜と比
較して、ゲート絶縁膜を薄膜化した場合の安定性、信頼
性を増すことができる。
に安定であり、しかも、比誘電率も約１０と高い。した
がって、本発明のようにシリコン酸化膜とアルミニウム
酸化物の薄膜とを積層してゲート酸化膜を構成すること
により、従来のシリコン酸化膜単層のゲート酸化膜と比
較して、ゲート絶縁膜を薄膜化した場合の安定性、信頼
性を増すことができる。
【００１７】以上の図２ではＭＯＳダイオードについて
説明したが、シリコン酸化膜１３およびアルミ酸化物の
薄膜１４からなる多層酸化膜を誘電体膜としたＭＯＳ容
量素子とすることもできる。また、ＭＯＳトランジスタ
のゲート絶縁膜の形成に本発明を用いて、図２のＭＯＳ
ダイオードと全く同様にＭＯＳトランジスタの製造がで
きる。ＭＯＳトランジスタの場合は、電極１５がゲート
電極となり、その下の素子領域１１の箇所がチャネル領
域となり、チャネル領域の両側（紙面に垂直方向の両
側）にソースおよびドレイン領域が形成される。
説明したが、シリコン酸化膜１３およびアルミ酸化物の
薄膜１４からなる多層酸化膜を誘電体膜としたＭＯＳ容
量素子とすることもできる。また、ＭＯＳトランジスタ
のゲート絶縁膜の形成に本発明を用いて、図２のＭＯＳ
ダイオードと全く同様にＭＯＳトランジスタの製造がで
きる。ＭＯＳトランジスタの場合は、電極１５がゲート
電極となり、その下の素子領域１１の箇所がチャネル領
域となり、チャネル領域の両側（紙面に垂直方向の両
側）にソースおよびドレイン領域が形成される。
【００１８】図４に従来技術による方法と本発明による
方法を用いて作製したＭＯＳダイオードにおけるそれぞ
れのゲート酸化膜耐圧特性について示す。なお、ゲート
酸化膜の膜厚は約１０ｎｍであり、電極としては多結晶
シリコンを用いた。
方法を用いて作製したＭＯＳダイオードにおけるそれぞ
れのゲート酸化膜耐圧特性について示す。なお、ゲート
酸化膜の膜厚は約１０ｎｍであり、電極としては多結晶
シリコンを用いた。
【００１９】従来技術による方法の図１（Ａ）の場合
は、２ＭＶ／ｃｍ以下のいわゆるＡモード不良と呼ばれ
る不良が多発しているのに対し、本発明による方法の図
１（Ｂ）の場合は、耐圧特性は大幅に改善され、ほとん
ど８ＭＶ／ｃｍ以上の真性耐圧（本来の耐圧）を示して
いる。
は、２ＭＶ／ｃｍ以下のいわゆるＡモード不良と呼ばれ
る不良が多発しているのに対し、本発明による方法の図
１（Ｂ）の場合は、耐圧特性は大幅に改善され、ほとん
ど８ＭＶ／ｃｍ以上の真性耐圧（本来の耐圧）を示して
いる。
【００２０】
【発明の効果】以上説明したように本発明によれば、ゲ
ート酸化膜をシリコン酸化膜とアルミ酸化物の薄膜との
２層構造にすることによって、デバイス特性の安定性、
信頼性を飛躍的に高めることができ、半導体装置を信頼
性良くかつ高歩留りで製造することが可能となる。
ート酸化膜をシリコン酸化膜とアルミ酸化物の薄膜との
２層構造にすることによって、デバイス特性の安定性、
信頼性を飛躍的に高めることができ、半導体装置を信頼
性良くかつ高歩留りで製造することが可能となる。
【図１】本発明の実施例の半導体装置の製造方法を工程
順に示した断面図である。
順に示した断面図である。
【図２】本発明の実施例により製造された半導体装置を
示した断面図である。
示した断面図である。
【図３】アルカリ溶液中のアルミニウム濃度とシリコン
ウェハ表面へのアルミニウム吸着量との関係を示す図で
ある。
ウェハ表面へのアルミニウム吸着量との関係を示す図で
ある。
【図４】従来技術による方法と本発明による方法を用い
て作製したＭＯＳダイオードにおけるゲート酸化膜耐圧
特性をそれぞれ示す図であり、（Ａ）が従来技術による
方法の場合、（Ｂ）が本発明による方法の場合である。
て作製したＭＯＳダイオードにおけるゲート酸化膜耐圧
特性をそれぞれ示す図であり、（Ａ）が従来技術による
方法の場合、（Ｂ）が本発明による方法の場合である。
【図５】従来技術の半導体装置の製造方法を工程順に示
した断面図である。
した断面図である。
１０，２０ シリコン基板 １１，２１ 素子領域 １２，２２ 素子分離領域（フィールド酸化膜） １３，２３ ゲート酸化膜 １４ アルミ酸化物の薄膜 １５，２５ 電極
Claims (3)
- 【請求項１】 シリコン酸化膜形成後に、ウエット処理
により前記シリコン酸化膜の表面上にアルミ酸化物の薄
膜に形成することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記ウエット処理は０．１〜１００００
ｐｐｂのアルミニウムを含有したアルカリ性溶液に浸漬
する処理であることを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項３】 半導体基板の主面にゲート酸化膜を形成
する工程と、前記半導体基板を０．１〜１００００ｐｐ
ｂのアルミニウムを含有するアルカリ性溶液に浸漬して
前記ゲート酸化膜の表面上にアルミ酸化物の薄膜を形成
する工程と、前記アルミ酸化物の薄膜の上に電極を形成
する工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7095301A JP2792461B2 (ja) | 1995-04-20 | 1995-04-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7095301A JP2792461B2 (ja) | 1995-04-20 | 1995-04-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288507A JPH08288507A (ja) | 1996-11-01 |
| JP2792461B2 true JP2792461B2 (ja) | 1998-09-03 |
Family
ID=14133957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7095301A Expired - Lifetime JP2792461B2 (ja) | 1995-04-20 | 1995-04-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2792461B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11135774A (ja) * | 1997-07-24 | 1999-05-21 | Texas Instr Inc <Ti> | 高誘電率シリケート・ゲート誘電体 |
| US11387344B2 (en) * | 2020-02-27 | 2022-07-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a semiconductor device having a doped work-function layer |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137370A (ja) * | 1984-12-10 | 1986-06-25 | Toshiba Corp | Ｍｏｓ半導体装置の製造方法 |
| JPH04177728A (ja) * | 1990-11-09 | 1992-06-24 | Matsushita Electric Ind Co Ltd | 半導体絶縁膜およびその製造方法 |
-
1995
- 1995-04-20 JP JP7095301A patent/JP2792461B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08288507A (ja) | 1996-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5763300A (en) | Method of fabricating microelectronic capacitors having tantalum pentoxide dielectrics and oxygen barriers | |
| EP0971393B1 (en) | Method of fabricating a capacitor for integrated circuit | |
| US6027947A (en) | Partially or completely encapsulated top electrode of a ferroelectric capacitor | |
| US6188098B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6211542B1 (en) | Completely encapsulated top electrode of a ferroelectric capacitor using a lead-enhanced escapsulation layer | |
| US6091109A (en) | Semiconductor device having different gate oxide thicknesses by implanting halogens in one region and nitrogen in the second region | |
| TW471001B (en) | Semiconductor device and method for producing the same | |
| US7042033B2 (en) | ULSI MOS with high dielectric constant gate insulator | |
| US5756404A (en) | Two-step nitride deposition | |
| JP2004253767A (ja) | デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法 | |
| JP2000003885A (ja) | 改良型薄膜誘電体を使用して電界効果デバイスおよびコンデンサを製造する方法および得られるデバイス | |
| JPH10189587A (ja) | 複合誘電体層及び同形成方法 | |
| TWI283058B (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JPH10107226A (ja) | 半導体メモリ装置及びその製造方法 | |
| JP2005064523A (ja) | 半導体装置のキャパシタとその製造方法、およびそのキャパシタを備えるメモリ装置 | |
| US20080044986A1 (en) | Method for improved dielectric performance | |
| US6291288B1 (en) | Method of fabricating a thin and structurally-undefective dielectric structure for a storage capacitor in dynamic random-access memory | |
| JP2792461B2 (ja) | 半導体装置の製造方法 | |
| JP3416320B2 (ja) | 半導体装置の製造方法 | |
| JPH1084085A (ja) | 半導体装置およびその製造方法 | |
| US6670231B2 (en) | Method of forming a dielectric layer in a semiconductor device | |
| JPH0145746B2 (ja) | ||
| US20070178657A1 (en) | Method of manufacturing a semiconductor device | |
| JP2000243953A (ja) | 半導体装置及びその製造方法 | |
| US20030222316A1 (en) | Semiconductor device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980519 |