JP2783710B2 - 直交変換器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力データを直交変換
する直交変換器に関し、例えば、画像符号化器や画像復
号化器に適用し得るものである。

【０００２】

【従来の技術】テレビ電話システムやテレビ会議システ
ムにおける映像信号の符号化・復号化装置（コーデッ
ク）は、ＣＣＩＴＴ勧告Ｈ．２６１で規定された符号
化、復号化方式に即して構成されると考えられる（勧告
の詳細については、『「テレビジョン学会誌」、Vol.45
No.7 1991 pp16-18』を参照）。

【０００３】この勧告Ｈ．２６１で採用された符号化方
式では、直交変換の１種である離散コサイン変換（ＤＣ
Ｔ）を採用している。また、フレーム間符号化方式がメ
インの予測符号化方式として採用されている。従って、
符号化器には、離散コサイン変換を行なう直交変換器
と、局部復号のために逆離散コサイン変換（ＩＤＣＴ）
を行なう直交変換器が設けられ、また、復号化器には逆
離散コサイン変換を行なう直交変換器が設けられる。

【０００４】ところで、フレーム間予測方式を用いた符
号化・復号化装置（コーデック）が正常に動作するため
には、送信側に局部復号化器と受信側に復号化器が、精
度を含めて全く同じ動作をする必要があり、そのため、
ループ内フィルタの演算方法を勧告Ｈ．２６１も規定し
ている。しかしながら、直交変換器が行なう離散コサイ
ン変換演算や逆離散コサイン変換演算の場合、チップ化
を前提とした種々の高速アルゴルズムが存在するため、
演算方法を一意に規定することが困難である。そのた
め、勧告Ｈ．２６１では、基準となる演算方法と、これ
以外の演算方法を採用した場合に許容できる誤差とを規
定している。また、これでも避けれない予想される送信
側と受信側とのミスマッチに対しては、一定の間隔でフ
レーム内符号化を行なうことにより、ミスマッチの累積
を防いでいる。

【０００５】符号化・復号化装置で用いられる直交変換
器は、例えば特開平２−２２７７７０号公報にも開示さ
れているように、直交変換演算（離散コサイン変換演算
又は逆離散コサイン変換演算）を行なう直交変換演算部
と、その演算結果を丸める丸め処理部とから構成されて
いる。離散コサイン変換演算又は逆離散コサイン変換演
算は、周知のように、無理数（コサイン）を含むので、
入力画素値が整数であっても得られる周波数を表す値は
小数となる。このような演算における演算誤差を抑える
ために、有効桁数分だけ演算を行ない、その演算結果を
少ないビット数に丸めて出力するようにしており、その
ため、上述した丸め処理部が設けられている。

【０００６】丸め方法としては、四捨五入に相当する処
理を行なう単純な丸め方法がある。すなわち、丸められ
るビットの中で最上位のビットに１を加算した後、それ
より上位のビットを切り出す丸め方法がある。しかし、
この方法は０レベルに対して対称な丸めではなく、すな
わち正負で対称な丸めではなく、演算誤差の平均値が０
とはならない。そこで、上述した特開平２−２２７７７
０号公報は、厳密な意味での０レベルに対して対称な丸
めを行なう方法を提供し、直交変換器の演算誤差を小さ
く抑えることを計っている。なお、特開平２−２２７７
７０号公報は、厳密な意味での０レベルに対して対称な
丸め方法を４種類開示している。

【０００７】

【発明が解決しようとする課題】上述したように、勧告
Ｈ．２６１は、直交変換演算について、基準となる演算
方法と、これ以外の演算方法を採用した場合に許容でき
る演算誤差とを規定し、できるだけ符号化器及び復号化
器での直交変換器でのミスマッチを防止するようにして
いる。すなわち、丸めについては、有効ビット数を固定
し、丸め桁位置（ビット位置）を定めている。

【０００８】しかし、丸め方法自体は定めていない。従
って、上述した規格に従うテレビ電話システムやテレビ
会議システムの端末を製造するメーカーによって異なる
丸め方法を採用する恐れがある。たとえ、直交変換演算
方法が送信側及び受信側の直交変換器において同一であ
っても、丸め方法が異なればそこで誤差が生じる。ま
た、直交変換演算方法が送信側及び受信側の直交変換器
で異なっていて丸め方法も異なれば、演算方法の違いに
よる誤差にさらに丸め方法の違いによる誤差が生じる。
すなわち、丸め方法自体の精度は上記公報に開示された
厳密な意味での０レベルに対称な丸め方法が最良である
が、システムに組み込まれた場合、その丸め方法が最良
とは言いにくい。

【０００９】上述したように、フレーム間符号化方式の
場合、予測値をつくる送信側の直交変換後の値と受信側
の直交変換後の値との誤差量が累積していき画質が劣化
する。そこで、上述したように、直交変換についても勧
告Ｈ．２６１である程度の規定を行なっているが、画質
をより向上させようと場合、丸めに伴う誤差が大きな問
題となる。そこで、勧告で丸め方法を規定することも考
えられるが、直交演算方法をも定めていない現時点で
は、かかる対処方法は実際的ではない。

【００１０】本発明は、以上の点を考慮してなされたも
のであり、直交演算結果に対する丸め方法として、各種
の丸め方法を柔軟に採用できる直交変換器を提供しよう
としたものである。

【００１１】

【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、所定個の入力データと所定個の
直交変換係数との積和演算により直交変換データを得る
直交変換演算手段と、この直交変換演算手段から出力さ
れた直交変換データを丸め桁以下の値に基づいて丸める
丸め処理手段とを備えた直交変換器において、直交変換
演算手段が、所定個の入力データと直交変換係数の各桁
毎の積和演算を行い、その桁毎の積和演算結果を桁位置
を合わせて累積加算して直交変換データを得ると共に、
その累積加算処理中の累積加算結果データに基づいて、
直交変換データの丸め桁より小さい桁のデータパターン
が丸め方法によって、丸め方が異なるデータパターンに
なっているか否かを表すフラグを得、得られた直交変換
データの丸め桁以上のデータ部分とフラグとを丸め処理
手段に出力するものであり、丸め処理手段が、丸め処理
後の値が異なるようになる境界値の直交変換データの取
り扱いだけが異なる複数種類の丸め方法のうち、外部か
ら指示された丸め方法に従って丸め処理を実行するもの
であって、基準種類の丸め方法を実行する基準丸め処理
実行部と、直交変換演算手段から出力された直交変換デ
ータが、基準種類の丸め方法と現在外部から指令されて
いる種類の丸め方法とで丸め後の値が異なるようになる
境界値である場合を、直交変換データの丸め桁の値と直
交変換演算手段からのフラグとに基づいて、検出する境
界値検出部と、この境界値検出部が検出したときに、基
準丸め処理実行部による丸め処理を、現在外部から指令
されている種類の丸め方法に従う処理に可変させる丸め
方法切替部とを有するものであることを特徴とする。

【００１２】

【００１３】ここで、直交変換演算手段が、入力データ
が入力される縦続接続された複数の第１のレジスタと、
複数の第１のレジスタのそれぞれの出力を入力として直
交変換演算を行う複数の演算ユニットとからなり、各演
算ユニットはそれぞれ、第１のレジスタの出力が入力さ
れる縦続接続された複数の第２のレジスタと、複数の第
２のレジスタの出力と、複数の直交変換係数の自己に割
り当てられた桁の値との積和演算を行う複数の所定桁積
和演算部と、複数の所定桁積和演算部から出力された桁
毎の積和演算結果を、下位の桁のものから桁合わせを行
いながら順に累積加算する累積加算部と、累積加算部に
おいて累積加算を行う際に、桁合わせによって、次の累
積加算では加算が実行されない桁の値を監視し、累積加
算の繰り返し処理の終了時において、それら監視桁の値
が全て０であるときにセットしたフラグを出力するフラ
グ発生部とを有するものであることが好ましい。

【００１４】

【作用】本発明の直交変換器における丸め処理手段は、
複数種類の丸め方法を実行でき、処理時点で外部から指
示された丸め方法に従って丸め処理を実行する。

【００１５】丸め処理手段の最初に考えられる具体的構
成としては、各丸め方法を実現する処理部を別個に設け
てそのいずれかを有効に動作させて出力させるものがあ
る。しかし、これでは構成が複雑になる。そこで、丸め
後の値が方法によって異なるようになる直交変換データ
（境界値）に対する処理だけを切り替えて行ない、他の
直交変換データに対しては丸め方法に関係なく同一の構
成で処理させることが好ましい。また、直交変換を行う
際にも、複数種類の丸め方法に対応した丸め処理をも考
慮して行うことが好ましい。請求項１はこのような考え
に基づいたものである。

【００１６】すなわち、直交変換演算手段が、所定個の
入力データと直交変換係数の各桁毎の積和演算を行い、
その桁毎の積和演算結果を桁位置を合わせて累積加算し
て直交変換データを得ると共に、その累積加算処理中の
累積加算結果データに基づいて、直交変換データの丸め
桁より小さい桁のデータパターンが丸め方法によって、
丸め方が異なるデータパターンになっているか否かを表
すフラグを得、得られた直交変換データの丸め桁以上の
データ部分とフラグとを丸め処理手段に出力するものと
した。また、丸め処理手段を、基準種類の丸め方法を実
行する基準丸め処理実行部と、直交変換演算手段から出
力された直交変換データが、基準種類の丸め方法と現在
外部から指令されている種類の丸め方法とで丸め後の値
が異なるようになる境界値である場合を、直交変換デー
タの丸め桁の値と直交変換演算手段からのフラグとに基
づいて、検出する境界値検出部と、この境界値検出部が
検出したときに、基準丸め処理実行部による丸め処理
を、現在外部から指令されている種類の丸め方法に従う
処理に可変させる丸め方法切替部とで構成した。

【００１７】この場合において、直交変換演算手段を、
入力データが入力される縦続接続された複数の第１のレ
ジスタと、複数の第１のレジスタのそれぞれの出力を入
力として直交変換演算を行う複数の演算ユニットとで構
成し、各演算ユニットをそれぞれ、第１のレジスタの出
力が入力される縦続接続された複数の第２のレジスタ
と、複数の第２のレジスタの出力と、複数の直交変換係
数の自己に割り当てられた桁の値との積和演算を行う複
数の所定桁積和演算部と、複数の所定桁積和演算部から
出力された桁毎の積和演算結果を、下位の桁のものから
桁合わせを行いながら順に累積加算する累積加算部と、
累積加算部において累積加算を行う際に、桁合わせによ
って、次の累積加算では加算が実行されない桁の値を監
視し、累積加算の繰り返し処理の終了時において、それ
ら監視桁の値が全て０であるときにセットしたフラグを
出力するフラグ発生部とを有するように構成することに
より、境界値であることの検出構成が簡単になる。

【００１８】

【実施例】

（Ａ）第１実施例 まず、本発明の第１実施例の構成及び動作を図面を参照
しながら詳述する。ここで、図１がこの実施例の全体構
成を示すブロック図、図２〜図４がこの実施例で採用可
能な丸め方法の種類を示す説明図である。

【００１９】図１において、この実施例の直交変換器１
０も大きくみれば、直交変換演算回路１１と、丸め処理
回路１５とからなる。直交変換演算回路１１は、従来と
同様なものであり、入力端子から入力されたＮ1 ビット
でなる複数の入力データに対して、所定の直交変換演算
（離散コサイン変換又は逆離散コサイン変換）を実行し
てＮ2 ビットでなる複数の直交変換データを順次丸め処
理回路１５に与える。丸め処理回路１５は、Ｎ2 ビット
でなる直交変換データの下位Ｌ−１ビットを丸めてＮ2
−Ｌ＋１ビットでなる直交変換データを形成して出力端
子より出力する。

【００２０】丸め処理回路１５は、パターン検出回路１
２、加算値選択回路１３及び加算器１４から構成されて
いる。

【００２１】パターン検出回路１２には、直交変換演算
回路１１が出力した直交変換データ及び丸め方法指令信
号ＳＥＬが与えられる。丸め方法指令信号ＳＥＬは、例
えばハードウェア的なディップスイッチやソフトウェア
的なディップスイッチが発生するものであり、ユーザの
操作に応じたものである。

【００２２】この実施例の場合、丸め方法指令信号ＳＥ
Ｌは、図２〜図４に示す丸め方法のいずれかを指令する
ものである。以下では、図２に示す丸め方法を単純丸め
方法と呼び、図３に示す丸め方法を第１の対称丸め方法
と呼び、図４に示す丸め方法を第２の対称丸め方法と呼
ぶこととする。

【００２３】これらの丸め方法はいずれも、丸め処理回
路１５に入力されるＮ2 ビットの直交変換データが取り
得る範囲を、丸められた後で最下位ビットとなる第Ｌビ
ットの１単位分の大きさ（２^L ）毎に、しかも０を中心
として正負対称に分割し、与えられた直交変換データが
属する分割範囲の中心値に丸めるものである。しかし、
これらの丸め方法は、分割された範囲の境界値（２Ｋ＋
１）２^L-1 （Ｋ＝…，−３，−２，−１，０，１，２，
３，…）をどのように丸めるかの点で異なっている。図
２〜図４において、黒丸は境界値を含む入力の範囲側を
示し、白丸は境界値を含まない入力の範囲側を示してい
る。ここで、下位Ｌ−１ビットを丸め処理する場合、境
界値の下位Ｌ−１ビットはその中の上位側から「１００
…００」となる。

【００２４】なお、図２〜図４において、入力軸及び出
力軸の括弧内の値は小数点以下を丸める場合の例を、参
考のために１０進数を用いて示している。

【００２５】上述したパターン検出回路１２は、丸め方
法指令信号ＳＥＬが単純丸め方法（図２）を指令してい
る場合には、特定パターンの検出処理を行なうことな
く、すなわち、直交変換演算回路１１からの直交変換デ
ータの値に関係なく、常に、未検出データを加算値選択
回路１３に与える。

【００２６】また、パターン検出回路１２は、丸め方法
指令信号ＳＥＬが第１の対称丸め方法（図３）を指令し
ている場合には、直交変換演算回路１１の出力直交変換
データの値が正のときに特定パターンとの検出処理を行
なう。この検出処理は、直交変換演算回路１１の出力直
交変換データの下位Ｌ−１ビットのパターンが「１００
…００」であるか否かを検出するものである。すなわ
ち、丸められた値が単純丸め方法と異なる値になる境界
値であることを検出するものである。そして、この場合
にのみ検出データを加算値選択回路１３に与える。

【００２７】さらに、パターン検出回路１２は、丸め方
法指令信号ＳＥＬが第２の対称丸め方法（図４）を指令
している場合には、直交変換演算回路１１の出力直交変
換データの値が負のときに特定パターンとの検出処理を
行なう。この検出処理も、直交変換演算回路１１の出力
直交変換データの下位Ｌ−１ビットのパターンが「１０
０…００」であるか否かを検出するものである。すなわ
ち、この場合も、丸められた値が単純丸め方法と異なる
値になる境界値であることを検出するものである。そし
て、この場合にのみ検出データを加算値選択回路１３に
与える。

【００２８】加算値選択回路１３には、パターン検出回
路１２から検出又は未検出データが与えられるだけでな
く、直交変換演算回路１１の出力直交変換データも与え
られる。加算値選択回路１３は、パターン検出回路１２
から未検出データが与えられたときには、出力直交変換
データの第Ｌ−１番目のビット（丸められるビットの中
の最上位ビット）の値「０」又は「１」を、加算器１４
に第Ｌ番目のビットへの加算値（丸め用加算値）として
出力する。他方、加算値選択回路１３は、パターン検出
回路１２から検出データが与えられたときには、出力直
交変換データの値に関係なく、加算器１４に第Ｌ番目の
ビットへの加算値（丸め用加算値）として「０」を出力
する。

【００２９】加算器１４は、直交変換演算回路１１の出
力直交変換データの第Ｌ番目のビットに、加算値選択回
路１３からの値を加算し、第Ｌ番目のビットを最下位ビ
ットとするＮ2 −Ｌ＋１ビットでなる直交変換データを
形成して出力端子より次段に出力する。

【００３０】なお、このような加算処理によって丸めが
行なわれていることについては後述する。

【００３１】次に、図２に示す単純丸め方法が指令され
た場合の丸め処理回路１５の動作を説明する。

【００３２】この場合には、パターン検出回路１２は常
に未検出データを発生して加算値選択回路１３に与え
る。従って、加算値選択回路１３は、常に加算器１４
に、直交変換演算回路１１の出力直交変換データの丸め
桁位置（第Ｌ−１番目）のビット情報を与える。加算器
１４は、そのビット情報の値を直交変換回路１１の出力
直交変換データにおける加算器出力の最下位ビット（第
Ｌ番目）に相当するビットに加算し、この最下位ビット
以上のデータを出力する。

【００３３】このような加算処理によって丸め処理が行
われていることを説明する。１０進数における単純丸め
は四捨五入で行なわれ、丸められる桁の中の最上位桁が
「０」〜「４」か「５」〜「９」かを判断し、前者の場
合には切り捨てを行ない、後者の場合には切り上げ（桁
上げ）を行なう。これに相当する２進数についての単純
丸めは『零捨壱入』であり、丸められる桁の中の最上位
桁が「０」か「１」かを判断し、「０」の場合には切り
捨てを行ない、「１」の場合には切り上げ（桁上げ）を
行なう。ここで、丸め桁（第Ｌ−１番目のビット）が
「０」の場合に行なう切り捨ては、丸められた値で最下
位となる桁（第Ｌ番目のビット）に「０」を加算するこ
とに等しい。従って、丸められた値で最下位となる桁
（第Ｌ番目のビット）に丸め桁（第Ｌ−１番目のビッ
ト）の値「０」を加算することに等しい。また、丸め桁
（第Ｌ−１番目のビット）が「１」の場合に行なう切り
上げは、丸められた値で最下位となる桁（第Ｌ番目のビ
ット）に「１」を加算することに等しい。従って、丸め
られた値で最下位となる桁（第Ｌ番目のビット）に丸め
桁（第Ｌ−１番目のビット）の値「１」を加算すること
に等しい。

【００３４】以上のように、加算器１４による加算処理
によって単純な丸めを実現できている。

【００３５】次に、図３に示す第１の対称丸め方法が指
令された場合の丸め処理回路１５の動作を説明する。

【００３６】図３及び図２の比較から明らかなように、
第１の対称丸め方法と単純丸め方法とで丸め後の値が異
なるようになるのは、直交変換演算回路１１からの出力
直交変換データの値が（２Ｋ＋１）２^L-1 （Ｋ＝０，
１，２，３，…）である正の値のときである。上述した
ように、このときの下位Ｌ−１ビットは「１００…０
０」となっている。従って、直交変換演算回路１１から
の出力直交変換データの値がこのようなときだけ、単純
丸め方法と異なる加算処理を実行すれば良い。

【００３７】そこで、パターン検出回路１２は、直交変
換演算回路１１からの出力直交変換データの値が（２Ｋ
＋１）２^L-1 （Ｋ＝０，１，２，３，…）のときに検出
データを加算値選択回路１３に与え、これ以外の値のと
きに未検出データを加算値選択回路１３に与える。加算
値選択回路１３は、未検出データが与えられた場合には
単純丸め方法と同様に処理し、他方、検出データが与え
られた場合には、丸め桁位置のビット情報「１」に関係
なく、加算器１４に「０」を出力して桁上げを禁止す
る。

【００３８】次に、図４に示す第２の対称丸め方法が指
令された場合の丸め処理回路１５の動作を説明する。

【００３９】図４及び図２の比較から明らかなように、
第２の対称丸め方法と単純丸め方法とで丸め後の値が異
なるようになるのは、直交変換演算回路１１からの出力
直交変換データの値が−（２Ｋ＋１）２^L-1 （Ｋ＝０，
１，２，３，…）である負の値のときである。上述した
ように、このときの下位Ｌ−１ビットは「１００…０
０」となっている。従って、直交変換演算回路１１から
の出力直交変換データの値がこのようなときだけ、単純
丸め方法と異なる加算処理を実行すれば良い。

【００４０】そこで、パターン検出回路１２は、直交変
換演算回路１１からの出力直交変換データの値が−（２
Ｋ＋１）２^L-1 （Ｋ＝０，１，２，３，…）のときに検
出データを加算値選択回路１３に与え、これ以外の値の
ときに未検出データを加算値選択回路１３に与える。加
算値選択回路１３は、未検出データが与えられた場合に
は単純丸め方法と同様に処理し、他方、検出データが与
えられた場合には、丸め桁位置のビット情報「１」に関
係なく、加算器１４に「０」を出力して桁上げを禁止す
る。

【００４１】従って、上述した第１実施例の直交変換器
によれば、外部からの選択指令に応じた丸め方法で、直
交変換演算回路１１から出力された直交変換データを丸
めることができ、丸めに対する自由度を高くすることが
できる。

【００４２】ここで、画像信号の符号化・復号化装置に
適用した場合、両装置間で丸め方法を揃えることがで
き、両装置間でのミスマッチを丸めの点で小さくするこ
とができる。実際上、テレビ電話システムやテレビ会議
システムの場合、送信側装置及び受信側装置で別個のメ
ーカーによるものを適用していることが多いが、少なく
ともいずれか一方の装置において上記実施例の直交変換
器が適用されている場合には、丸め方法を揃えることが
できる。

【００４３】また、第１実施例によれば、複数の丸め方
法に応じることができるにも拘らず、その構成は簡単で
ある。すなわち、複数の丸め方法に応じようとする最も
簡単な方法は、各丸め方法毎の丸め処理回路を設け、そ
れを切り替えて用いることである（これも本発明の一実
施例である）が、上記実施例の場合、加算器１４や加算
値選択回路１３等は各丸め方法に共通であって構成は簡
単である。

【００４４】（Ｂ）第２実施例 次に、本発明の第２実施例を図面を参照しながら詳述す
る。この第２実施例も、大きくみれば、図１に示すよう
に、直交変換演算回路１１と丸め処理回路１５とからな
り、丸め処理回路１５もパターン検出回路１２と加算値
選択回路１３と加算回路１４とからなっており、この点
は第１実施例と同様である。しかし、直交変換演算回路
１１が、パターン検出回路１２で処理し易い形で直交変
換データを出力する点、パターン検出回路１２がそのよ
うな形の直交変換データを処理する点で第１実施例とは
異なっている。この意味では符号を代えるべきである
が、以下でも第１実施例と同様な符号を用いることにす
る。

【００４５】そこでまず、この第２実施例における直交
変換演算回路１１の構成及び動作を説明する。なお、画
像符号化器・復号化器に用いられる直交変換器は、２次
元の直交変換を実行するものが多いが、ここでは理解を
容易にするため、１次元の直交変換を行なうとして説明
する。また、８個の入力データから８個の直交変換デー
タを得るものとして説明する。

【００４６】図５は、この第２実施例による直交変換演
算回路１１の全体構成を示すものである。図５におい
て、入力端子からシリアルに入力された入力データは、
縦続接続された８個のレジスタ群２１〜２８に入力さ
れ、ある時点をとらえると、１クロック周期ずつ異なる
各入力データが各レジスタ２１〜２８にラッチされる。
各レジスタ２１、２２、…、２８の出力端子は、対応す
る演算ユニット３１、３２、…、３８に接続されてお
り、各演算ユニット３１、３２、…、３８はそれぞれ、
８個の入力データを用いて自己に割り当てられた直交変
換データを演算して求め、出力端子を介して上述した丸
め処理回路１５に出力する。各演算ユニット３１、３
２、…、３８にはレジスタ２１、２２、…、２８を介し
て入力データが与えられるので、処理に供する８個の入
力データが揃うタイミングが異なり、そのため、各演算
ユニット３１、３２、…、３８は１クロック周期ずつ異
なるタイミングで直交変換データを出力する。

【００４７】ここで、直交変換演算回路１１への８個の
入力データをＩＮ１〜ＩＮ８とし、その出力である直交
変換データをＯＴ１〜ＯＴ８とすると、直交変換演算回
路１１による直交変換は、８×８の直交変換行列を用い
て、次の(1)式で表すことができる。

【００４８】

【数１】

【００４９】従って、ｉ番目（ｉは１〜８）の直交変換
データＯＴｉは、次の(2) 式によって求めることができ
る。

【００５０】 ＯＴｉ＝ Σ Ｄij×ＩＮｊ （Σはｊ＝１〜８について） …(2) 上述した各演算ユニット３ｉはそれぞれ、自己に係るこ
の(2) 式の演算を行なって直交変換データＯＴｉを出力
する。

【００５１】図６は、第１の演算ユニット３１の詳細構
成を示すものである。なお、各演算ユニット３ｉは同様
な詳細構成を有する。

【００５２】図６において、入力端子を介してレジスタ
３１（図５）から与えられた入力データは、縦続接続さ
れた８個のレジスタ群４１〜４８に入力され、１クロッ
ク周期ずつ異なる各入力データが各レジスタ４１〜４８
にラッチされる。各レジスタ４１、４２、…、４８の出
力端子は、対応する演算エレメント（後述するように桁
毎の積和演算構成になっている）５１、５２、…、５８
に接続されており、各演算エレメント５１、５２、…、
５８はそれぞれ、８個の入力データを用いて自己に割り
当てられた所定演算を行ない、演算結果データを累積加
算器４０に与える。各演算エレメント５１、５２、…５
８にはレジスタ４１、４２、…、４８を介して入力デー
タが与えられるので、処理に供する８個の入力データが
揃うタイミングが異なり、そのため、各演算エレメント
５１、５２、…、５８は１クロック周期ずつ異なるタイ
ミングで演算結果データを出力する。累積加算器４０
は、各演算エレメント５１、５２、…、５８からの演算
結果データを桁合わせを行ないながら累積加算し、その
累積加算データを当該演算ユニット３１に割り当てられ
た直交変換データＯＴ１として、丸め処理回路１５に出
力する。

【００５３】上述した共通的に示した(2) 式を、演算ユ
ニット３１が行なう演算に書き直すと、次の(3) 式で表
すことができる。

【００５４】 ＯＴ１＝Ｄ11×ＩＮ１＋Ｄ12×ＩＮ２＋…＋Ｄ18×ＩＮ８ …(3) この式に係る直交変換係数行列の係数Ｄ11、Ｄ12、…、
Ｄ18をそれぞれ８ビットとすると、この(3) 式は次の
(4) 式で表すことができる。

【００５５】

【数２】

【００５６】この(4) 式は、直交変換行列の係数Ｄ11、
Ｄ12、…、Ｄ18の同一ビット位置の値Ｄ11m 、Ｄ12m 、
…、Ｄ18m （ｍはビット位置を示すパラメータであり、
０〜７）について整理すると、次の(5) 式で表すことが
できる。

【００５７】

【数３】

【００５８】各演算エレメント５１、５２、…、５８は
それぞれ、この(5)式におけるビット位置毎の演算を行
なうものである。例えば、演算エレメント５１は下記の
(6)式に示す演算を行ない、演算結果データＯＴ１0 を
出力する。このようにして得られたビット位置毎の演算
結果データＯＴ１0、ＯＴ１1 、…、ＯＴ１7 を、累積
加算器４０が桁合わせを行ないながら加算して、当該演
算ユニット３１についての直交変換データＯＴ１を得
る。

【００５９】 ＯＴ１0 ＝ＩＮ１×Ｄ110 ＋ＩＮ２×Ｄ120 ＋…＋ＩＮ８×Ｄ180 …(6) 図７は、第１の演算エレメント５１の詳細構成を示すも
のである。なお、各演算エレメント５１、５２、…、５
８は同様な詳細構成を有する。

【００６０】図７において、レジスタ４１（図６）に順
次ラッチされた入力データＩＮ１、ＩＮ２、…、ＩＮ８
は２入力セレクタ６１の一方の入力端子に与えられる。
このセレクタ６１の他方の入力端子には各ビット共に０
の固定データ（以下、０データと呼ぶ）が与えられてい
る。

【００６１】このセレクタ６１には、ＲＯＭ構成の直交
変換係数メモリ６２から選択制御データが与えられる。
第１の演算エレメント５１の直交変換係数メモリ６２に
は、各直交変換行列係数Ｄ11、Ｄ12、…、Ｄ18の最下位
ビットの値Ｄ110 、Ｄ120 、…、Ｄ180 （「１」か
「０」）が格納されている。このメモリ６２からの読出
しはセレクタ６１に対する入力データの入力に同期して
行なわれる。例えば、入力データＩＮ１がセレクタ６１
に与えられているときには直交変換係数Ｄ110 が出力さ
れ、入力データＩＮ２がセレクタ６１に与えられている
ときには直交変換係数Ｄ120が出力される。

【００６２】セレクタ６１は、直交変換係数メモリ６２
から与えられたデータが「１」であれば入力データを選
択し、「０」であれば０データを選択する。従って、セ
レクタ６１は(6) 式の右辺の各項の演算をしていること
になる。

【００６３】このセレクタ６１の出力データは加算器６
３に与えられる。加算器６３は、それまでの累積加算値
データに今回セレクタ６１から与えられたデータを加算
して出力レジスタ６４に与えてラッチさせる。出力レジ
スタ６４にラッチされたデータは、それまでの累積加算
値データとしてセレクタ６５を介して上述した加算器６
３に与えられる。なお、セレクタ６５の一方の入力端子
には０データが入力されており、新たな８個の入力デー
タが当該演算エレメント５１に入力される前に与えられ
るクリア信号に基づいてこの０データを選択して加算器
６３に与え、累積加算の初期値として０データを設定す
るようになされている。

【００６４】このような処理を繰返すことにより、レジ
スタ６４には、セレクタ６１が演算した(6) 式の右辺各
項の値を順次累積加算した値がラッチされ、(6) 式の右
辺についての演算が終了したときの値のデータＯＴ１0
がこのレジスタ６４から累積加算器４０（図６）に与え
られる。

【００６５】他の演算エレメント５２、５３、…、５８
も同様な動作によって演算結果データＯＴ１1 、ＯＴ１
2 、…、ＯＴ１7 を得て累積加算器４０に与える。累積
加算器４０は、上述したように、各演算エレメント５
１、５２、…、５８からの演算結果データＯＴ１0 、Ｏ
Ｔ１1 、…、ＯＴ１7 を桁合わせを行ないながら累積加
算し、その累積加算データを当該演算ユニット３１に割
り当てられた直交変換データＯＴ１として、丸め処理回
路１５に出力する。

【００６６】図８は、上述した演算を実行する演算ユニ
ット３１の各部タイミングチャートを示すものである。
この図８から明らかなように、各演算エレメント５１、
５２、…、５８は１クロック周期ずつ異なるタイミング
で演算結果データＯＴ１0 、ＯＴ１1 、…、ＯＴ１7 を
出力する。

【００６７】図９は、上述した累積加算器４０の詳細構
成を示すものである。累積加算器４０は、加算器７１、
レジスタ７２、セレクタ７３、シフトレジスタ７４及び
フラグジェネレータ７５から構成されている。

【００６８】当該累積加算器４０には、各演算エレメン
ト５１、５２、…、５８からの演算結果データＯＴ１0
、ＯＴ１1 、…、ＯＴ１7 が、図８に示すように、１
クロック周期ずつずれて入力される。

【００６９】ここで、演算結果データＯＴ１0 、ＯＴ１
1 、…、ＯＴ１7 は、同一構成の演算エレメント５１、
５２、…、５８から出力されるものであるので、同一ビ
ット数でなる。しかし、各演算エレメント５１、５２、
…、５８は、直交変換係数についての異なるビット位置
の演算を担当しているので、各演算結果データＯＴ１0
、ＯＴ１1 、…、ＯＴ１7 の最下位ビットは、本来の
データにおける異なるビット位置に対応している。すな
わち、演算結果データＯＴ１7 の最下位ビットは演算結
果データＯＴ１6 の第２ビットに対応し、演算結果デー
タＯＴ１6 の最下位ビットは演算結果データＯＴ１5 の
第２ビットに対応し、以下、同様に１ビットずつ異な
る。

【００７０】演算エレメント５１からの演算結果データ
ＯＴ１0 が入力されたタイミングにおいては、セレクタ
７３はクリア信号に基づいてそれまでの累積加算データ
として０データを選択する。かくして、加算器７１は入
力された演算結果データＯＴ１0 をそれまでの累積加算
データとして求め、これをレジスタ７２に格納する。こ
の累積加算データＯＴ１0 はセレクタ７３に与えられ
る。このときの累積加算データＯＴ１0 の最下位ビット
の値はシフトレジスタ７４に入力される。

【００７１】次に、演算エレメント５２からの演算結果
データＯＴ１1 が入力されたときには、セレクタ７３は
そのときの累積加算データＯＴ１0 を下位に１ビットだ
けシフトさせて加算器７１に入力する。すなわち、それ
までの累積加算データＯＴ１0 と今回入力された演算結
果データＯＴ１1 の桁合わせを行なう。かくして、加算
器７１からは、累積加算データとしてＯＴ１0 ＋ＯＴ１
1 （正確には入力されたＯＴ１0 とＯＴ１1 とを加算し
た値の最下位ビットのデータを除いた部分）が出力さ
れ、これがレジスタ７２に格納される。なお、この時点
におけるＯＴ１0＋ＯＴ１1 の最下位ビットはシフトレ
ジスタ７４が保持している。レジスタ７２にラッチされ
た累積加算データＯＴ１0 ＋ＯＴ１1 はセレクタ７３に
与えられる。また、レジスタ７２にラッチされた累積加
算データＯＴ１0 ＋ＯＴ１1 の最下位ビットの値はシフ
トレジスタ７４に入力される。

【００７２】以下、同様な累積加算処理が繰返し実行さ
れ、累積加算データＯＴ１8 に対する処理が終わったと
きには、レジスタ７２には、ＯＴ１0 ＋ＯＴ１1 ＋…＋
ＯＴ１7 、従って、当該演算ユニット３１に割り当てら
れている直交変換データＯＴ１の上位側ビットが格納さ
れ、シフトレジスタ７４には直交変換データＯＴ１の下
位側ビットが格納される。

【００７３】ここで、シフトレジスタ７４の段数を、直
交変換データＯＴ１0＋ＯＴ１1 ＋…＋ＯＴ１7 （＝Ｏ
Ｔ１）の丸め桁（丸め位置ビット）のビット値までを保
持するようにしておく。このようにすると、丸め桁位置
より下位の桁のビットデータは、上述した累積加算処理
を繰返しているときに、最も下位のビットデータから順
にシフトレジスタ７４から出力されてフラグジェネレー
タ７５に入力されることになる。フラグジェネレータ７
５は、最初の演算結果データＯＴ１0 が入力される前に
０クリアされており、与えられたビットデータが「１」
のときにフラグＦＬＧを「１」とし、与えられたビット
データが「０」のときにはその直前のフラグ状態を維持
する。従って、累積加算によって得られた直交変換デー
タＯＴ１0 ＋ＯＴ１1 ＋…＋ＯＴ１7の丸め桁より小さ
い桁が全て「０」のときのみ出力時点におけるフラグＦ
ＬＧが０となり、丸め桁より小さい桁のいずれか１桁以
上で「１」があればフラグＦＬＧも「１」となる。すな
わち、フラグＦＬＧは、丸め桁より小さい桁がオール０
か否かを示している。

【００７４】かくして、累積加算器４０は、レジスタ７
２及びシフトレジスタ７４に格納されている丸め桁以上
の直交変換データＯＴ１Ｕと、丸め桁より小さい桁がオ
ール０か否かを示すフラグＦＬＧとをまとめた直交変換
データＯＴ１を丸め処理回路１５に出力する。

【００７５】この第２実施例の場合、直交変換演算回路
１１を以上のように構成したので、丸め処理回路１５に
おける構成及び処理も多少第１実施例とは異なる。

【００７６】第１実施例と異なる部分は、パターン検出
回路１２だけである。すなわち、パターン検出回路１２
は、第１実施例の場合、第１の対称丸め方法又は第２の
対称丸め方法が指令されている場合に、符号を除けば、
丸め桁以下がパターン「１００…００」になっているか
を検出する構成であったが、この実施例の場合、丸め桁
が「１」でかつフラグが「０」であることを検出する構
成であれば良い。なお、構成は異なるが、検出している
内容は等価であり、検出データ又は未検出データを加算
値選択回路１３に出力する。

【００７７】加算値選択回路１３及び加算器１４の構成
及び処理は、第１実施例と同様であるのでその説明は省
略する。

【００７８】従って、この第２実施例によっても第１実
施例と同様な効果を得ることができる。すなわち、簡単
な構成によって複数の丸め方法に応じることができる。

【００７９】この第２実施例の場合、フラグジェネレー
タ７５が必要となってはいるが、パターン検出回路１２
の構成が簡単になっている分だけ、第１実施例よりさら
に構成が簡単なものとなる。

【００８０】（Ｃ）他の実施例 上記各実施例は、３種類の丸め方法に対応できるものを
示したが、本発明は２種類以上の丸め方法に対応できる
ものであれば良い。

【００８１】また、本発明が対象とする直交変換は、離
散コサイン変換及び逆離散コサイン変換に限定されるも
のではなく、変換式に無理数等を含んで丸めが必要とな
る直交変換に広く適用することができる。

【００８２】上記各実施例においては、２の補数形式の
データを直交変換するものを示したが、データ形式はこ
れに限定されるものではない。

【００８３】

【発明の効果】以上のように、本発明によれば、丸め処
理手段が複数種類の丸め方法による処理を可能とすると
共に、外部から指令された丸め方法で処理するようにし
たので、複数の丸め方法に応じることができる汎用性が
高い直交変換器を実現することができる。

【図面の簡単な説明】

【図１】第１実施例の構成を示すブロック図である。

【図２】単純丸め方法を示す説明図である。

【図３】第１の対象丸め方法を示す説明図である。

【図４】第２の対象丸め方法を示す説明図である。

【図５】第２実施例の直交変換演算回路の全体構成を示
すブロック図である。

【図６】その演算ユニット３１の詳細構成を示すブロッ
ク図である。

【図７】その演算エレメント５１の詳細構成を示すブロ
ック図である。

【図８】演算ユニット３１の各部タイミングチャートで
ある。

【図９】演算ユニット３１内の累積加算器の詳細構成を
示すブロック図である。

【符号の説明】

１１…直交変換演算回路、１２…パターン検出回路（特
異データ検出部）、１３…加算値選択回路（丸め方法切
替部）、１４…加算器（基準丸め処理実行部）、１５…
丸め処理回路。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 17/10 ＪＯＩＳ

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 所定個の入力データと所定個の直交変換
   係数との積和演算により直交変換データを得る直交変換
   演算手段と、この直交変換演算手段から出力された直交
   変換データを丸め桁以下の値に基づいて丸める丸め処理
   手段とを備えた直交変換器において、上記直交変換演算手段が、所定個の入力データと直交変
   換係数の各桁毎の積和演算を行い、その桁毎の積和演算
   結果を桁位置を合わせて累積加算して直交変換データを
   得ると共に、その累積加算処理中の累積加算結果データ
   に基づいて、直交変換データの丸め桁より小さい桁のデ
   ータパターンが丸め方法によって、丸め方が異なるデー
   タパターンになっているか否かを表すフラグを得、得ら
   れた直交変換データの丸め桁以上のデータ部分とフラグ
   とを上記丸め処理手段に出力するものであり、 上記丸め処理手段が、丸め処理後の値が異なるようにな
   る境界値の直交変換データの取り扱いだけが異なる複数
   種類の丸め方法のうち、外部から指示された丸め方法に
   従って丸め処理を実行するものであって、 基準種類の丸め方法を実行する基準丸め処理実行部と、 上記直交変換演算手段から出力された直交変換データ
   が、基準種類の丸め方法と現在外部から指令されている
   種類の丸め方法とで丸め後の値が異なるようになる境界
   値である場合を、直交変換データの丸め桁の値と上記直
   交変換演算手段からのフラグとに基づいて、検出する境
   界値検出部と、 この境界値検出部が検出したときに、上記基準丸め処理
   実行部による丸め処理を、現在外部から指令されている
   種類の丸め方法に従う処理に可変させる丸め方法切替部
   とを有するものであることを特徴とした直交変換器。
2. 【請求項２】 上記直交変換演算手段が、入力データが入力される縦続接続された複数の第１のレ
   ジスタと、 上記複数の第１のレジスタのそれぞれの出力を入力とし
   て直交変換演算を行う複数の演算ユニットとからなり、 上記各演算ユニットはそれぞれ、 上記第１のレジスタの出力が入力される縦続接続された
   複数の第２のレジスタと、 上記複数の第２のレジスタの出力と、複数の直交変換係
   数の自己に割り当てられた桁の値との積和演算を行う複
   数の所定桁積和演算部と、 上記複数の所定桁積和演算部から出力された桁毎の積和
   演算結果を、下位の桁のものから桁合わせを行いながら
   順に累積加算する累積加算部と、 上記累積加算部において累積加算を行う際に、桁合わせ
   によって、次の累積加算では加算が実行されない桁の値
   を監視し、累積加算の繰り返し処理の終了時において、
   それら監視桁の値が全て０であるときにセットしたフラ
   グを出力するフラグ発生部とを有する ことを特徴とする
   請求項１に記載の直交変換器。