JP2532607B2 - 可変レンジを用いた直交変換演算装置 - Google Patents

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野（第６図，第７図） 従来の技術（第８図） 関連技術（第９図，第10図） 発明が解決しようとする問題点 問題点を解決するための手段（第１図） 作用 実施例（第２図，第３図） 変形例（第４図） 発明の効果（第５図） 〔概要〕 離散フーリエ変換あるいは離散コサイン変換等の直交
変換またはその逆変換を高精度に行う可変レンジを用い
た直交変換演算装置に関し， かかる直交変換演算装置のハードウェア規模を消滅す
ることを目的とし， 入力信号系列を直交変換または逆変換する変換回路
と，変換回路の出力信号における後段回路へ受け渡され
る演算レンジの小数点位置をシフトさせるレンジシフト
回路と，変換回路への入力信号の大きさに応じてレンジ
シフト回路におけるシフト量を演算してレンジシフト回
路に設定するレンジ設定回路とを具備してなる。

〔産業上の利用分野〕

本発明は，離散フーリエ変換あるいは離散コサイン変
換等の直交変換またはその逆変換を行う，可変レンジを
用いた直交変換演算装置に関する。

直交変換は種々の用途に用いられている。例えば，近
年，離散コサイン変換（DCT）は動き補償予測符号化方
式と組み合わせることにより高い情報量圧縮を望めるの
で，ビデオコーデック用のデータ変換手法として注目を
集めている。

かかる離散コサイン変換を用いた動画像の動き補償予
測符号化装置の従来例が第６図に示される。第６図にお
いて,31は減算器,32は離散コサイン変換（DCT）回路,33
は量子化器,34は逆量子化器,35は離散コサイン逆変換
（逆DCT）回路,36は加算器,37はフレームメモリ,38は動
き補償器,39は可変遅延器である。

この従来装置では，減算器31で画像入力ｘから予測値
を差し引いて予測誤差ｅを発生し，この予測誤差ｅを
DCT回路32で離散コサイン変換してその結果を量子化器3
3で量子化し，その量子化値Ｑを受信側に送る。これと
ともに，送信側において量子化値Ｑを逆量子化器34で逆
量子化し，さらに逆DCT回路35で逆DCTして局部複号信号
ｅ′を求める。この局部復号信号ｅ′に基づき，加算器
36,フレームメモリ37,動き補償制御回路38,可変遅延素
子39を用いて予測値を求めている。

このDCTと量子化が施された予測誤差信号を復号する
受信側の復号装置の従来例が第７図に示される。図中,4
1は逆量子化器,42は逆DCT回路,43は加算器,44はフレー
ムメモリ,45は可変遅延器である。この復号装置は受信
信号を逆量子化器41で逆量子化し，さらに逆DCT回路42
で逆DCTすることによって予測誤差ｅ′を復号する。こ
の予測誤差ｅ′に基づき，加算器43,フレームメモリ44,
可変遅延素子45を用いて予測値を求めて元の画像を再
生する。

このように上述の装置では，送信側でDCTと逆量子化
が施された予測誤差信号は送信側と受信側の双方で復号
されることになる。この際，送信側の逆DCT回路35の変
換特性と受信側の逆DCT回路42の変換特性が全く同じで
ないと，ミスマッチを引き起こすことになり，受信側の
再生画像が送信側の再生画像と異なってくる。フレーム
間予測符号化の場合には誤差は時間の経過とともに累積
して大きな画像劣化を生じる。

これを防ぐためには，送信側と受信側の逆DCT回路が
それぞれ高い演算精度で逆CDT演算を行うことが必要と
され，さらにその演算を行う回路を小規模な回路構成で
実現することが必要とされている。

〔従来の技術〕

例えば２次元逆DCTを行う場合，この二次元逆DCTは一
般に二つの一次元逆DCTにより構成される。この一次元
逆DCTが行列演算を行うものである場合，その演算回路
の構成は第８図に示されるようなものと考えられる。な
お，ここでc ij,sは２進数の少数ｓ位に丸めたc ijの値
を表している。

ここで入力行列のサイズを８×８と仮定し，逆DCTの
入力行列を整数行列Ｆ Ｆ＝（f ij） i,j＝1,…８ とし，コサイン変換の係数Cijを とする。これにより逆DCTは以下の式で表現される。

Ｔ−（Ｆ）＝1/4C^T・Ｆ・Ｃ Ｃ＝（c ij） i,j＝1,…８ この逆DCTの演算は，まずＦ×Ｃの演算を行ってその
結果である（Ｆ×Ｃ）を所要のビット数に四捨五入し，
さらに四捨五入後の結果とC^Tを乗算してその結果を再び
四捨五入することにより求められる。

この結果，逆DCTの演算精度を制限するものは，係数C
ijのビット精度ｓと，一次元変換後の四捨五入の結果と
して残るビット数ｋである。演算精度を上げるために
は，四捨五入の結果として残るビット数ｋを大きくすれ
ばよいのであるが，このビット数ｋが大きくなるとそれ
に従ってハードウェアの規模も大きくなり，よって経済
的な面からビット数ｋの大きさには制限がある。

この演算を小さなハードウェアで高精度に行う演算装
置が，本出願人にかかる昭和63年６月２日付出願の特願
昭63−154205に提案される。第９図はかかる演算装置を
示すブロック図であり，この装置は二次元逆DCT演算を
行っている。図において,1はDCTされた入力行列を直流
成分と交流成分とに分離する係数分離回路,3は分離され
た交流成分を直交逆変換する一次元変換回路,4は一次元
変換回路３の出力信号中における後段回路での演算に割
り当てられるｋビットの演算レンジの小数点位置をシフ
トさせるビットシフト回路,2′は一次元変換回路３の出
力信号の大きさに応じてビットシフト回路４での小数点
のシフト量を演算し，そのシフト量をビットシフト回路
４に設定するレンジ設定回路である。

５はビットシフト後の出力信号を四捨五入してｋビッ
トの演算レンジにする回路,6はさらに直交逆変換を行う
一次元変換回路,7はビットシフト回路４で小数点位置を
ビットシフトさせたデータを元の位置に戻す逆シフト回
路である。

９は直流成分を1/2^b倍にする割算回路,8は割算回路９
と逆シフト７の出力信号を加算して最終的な逆変換出力
値を求める加算回路である。

この装置の動作が以下に説明される。

例えば直交変換を用いて動画像を予測符号化処理する
場合，動きのない背景を直交変換すると出力行列中の座
標（1,1）の位置に直流成分が現れる。またこのような
直流成分のみを含む行列を直交逆変換すると，出力結果
は全ての要素が同じ値の行列となる。

このように直交逆変換の入力となる行列が直流成分を
含む場合，その直流成分の逆変換の演算誤差は出力行列
中の他の成分にもそのまま配布されることになる。よっ
て背景ブロックのように直流成分の値が大きいと，その
演算誤差の値も大きくなり，この誤差が他の要素にもそ
のまま配布されるので，この直流成分の演算誤差によっ
て直流以外の他の成分の演算精度が大きな影響を受け，
全体としての演算精度が低下する。

よって直流成分を含む入力行列の逆変換に際しては，
直流成分について誤差０％で演算ができるような形で直
流成分とその他の成分とを分離し，それぞれについて別
個に逆変換演算を行い，それぞれの結果を最終的に加え
合わすことによって高い精度で入力行列の直流逆変換を
行う。

すなわち，現在用いられている直交変換の多くはいわ
ゆる直流成分のみを持つ場合があり，この場合には次の
直交変換の関係式が成り立つ。

ここでｂは任意の整数である。

したがって，直流成分としてａ_1,1のみを含む入力行
列を逆変換すると，その結果は， となり，この1/2^bの演算は割算回路９で演算誤差を生じ
ないビットシフトで行える。

したがって，いま入力行列Ａを Ａ＝（a ij） i,j＝1,…８ とし，この入力行列Ａ中の直流成分の要素〔座標（1,
1）の要素〕が０の行列A^Oを とする。直交変換をＴ（Ａ），逆変換をT^-（Ａ）で表す
ものとすると， となる。右辺の第２項はビットシフトで精度100％で演
算を行え，誤差を生じるのは右辺の第１項のみとなる。
この第１項と第２項を加算回路112で加え合わすことに
よって入力行列Ａの逆変換の結果を得ることができる。

さらにこの右辺の第１項の演算精度を上げるため，ダ
イナミックレンジ（可変レンジ）を採用して演算を行
う。すなわち従来は固定レンジで演算を行っているた
め，十分な演算精度を得ることができなかった。そこで
演算精度を改善するために，一次元変換後の四捨五入の
直前に従来の固定レンジの代わりに可変レンジを採用
し，受け渡しのために割り当てられた保持ビット数ｋを
有効に利用する。可変レンジの設定は一次元変換回路３
での一次元変換終了後の行列要素の最大絶対値に基づき
レンジ設定回路２′で行う。具体的には８×８の行列の
場合,t番目のブロックの64個の計算結果をａ_1,1…ａ_8,8
として，可変レンジのシフト量ｍを求めると， ｍ＝min｛ｒ∈Z|r≧log₂（max|a_ij|）｝ となる。すなわち64個のa ijのうちから絶対値が最大な
ものを選び，その最大絶対値の自然対数を求め，その自
然対数よりも大きい整数のうちの最小な整数ｒを全整数
Ｚ中から求め，これをｍとする。設定されるべき演算レ
ンジは第10図に示されるように，小数点より上に桁ｍか
ら，小数点より下に桁ｍ−ｋ＋１までの範囲となる。そ
して演算結果の四捨五入をする直前に，設定レンジにな
るようにビットシフト回路４で小数点位置をシフトさせ
る。

〔発明が解決しようとする課題〕

上述の提案装置では，レンジ設定回路で取り扱うデー
タのビット数が大きく，このためハードウェア規模が大
きくなってしまうという問題点がある。

たとえば，一次元変換回路３への入力信号ａのビット
数を12ビット，逆変換の係数Ｃのビット数を16ビットと
し，入力信号と係数とを８回積和演算行うものとする
と，一次元変換回路３の出力信号のビット数は31ビット
となり，ビット数が非常に多くなってしまう。このため
レンジ設定回路のハードウェア規模は大型化する。

したがって本発明の目的は，可変レンジを用いて高精
度な直交変換演算を行う直交変換演算装置のハードウェ
ア規模を削減することにある。

〔課題を解決するための手段〕

第１図は本発明に係る原理ブロック図である。本発明
に係る直交変換演算装置は，一つの形態として，第１図
〔Ａ〕に示されるように，入力信号系列を直交変換また
は逆変換する変換回路51と，変換回路51の出力信号にお
ける後段回路へ受け渡される演算レンジの小数点位置を
シフトさせるレンジシフト回路52と，変換回路51への入
力信号を用いてレンジシフト回路52におけるシフト量を
演算してレンジシフト回路52に設定するレンジ設定回路
53とを具備してなる。

また本発明に係る直交変換演算装置は，他の形態とし
て，第１図〔Ｂ〕に示されるように，直交変換された入
力信号系列を分離回路54で直流成分と交流成分とに分離
して，それぞれについて別個に直交逆変換を行い，それ
らの結果を加算回路59で合成することにより入力信号系
列の直交逆変換を行うように構成された直交変換演算装
置において，交流成分を直交逆変換する直交逆変換回路
55と，直交逆変換回路55の出力信号における後段回路へ
受け渡される演算レンジの小数点位置をシフトさせるレ
ンジシフト回路56と，直交逆変換回路55への入力信号を
用いてレンジシフト回路56におけるシフト量を演算して
レンジシフト回路56に設定するレンジ設定回路57とを具
備してなる。

〔作用〕

本発明では，レンジ設定回路53（あるいはレンジ設定
回路58）は，変換回路51（あるいは直交逆変換回路55）
の入力側の信号の大きさに応じてレンジシフト回路52
（あるいはレンジシフト回路56）における小数点のシフ
ト量を演算している。この結果，レンジ設定回路53で取
り扱われるデータのビット数は，変換回路51の出力信号
を用いて演算を行う場合に比較して大幅に削減され，よ
ってそのハードウェア規模も削減することができる。

〔実施例〕

以下，図面を参照しつつ本発明の実施例を説明する。

第２図は本発明の一実施例としての直交変換演算装置
を示すブロック図である。この実施例は，例えば第６
図，第７図に示されるような行列演算コサイン変換を採
用した予測符号化装置における二次元逆DCT回路に用い
られるものである。

第２図において，第９図と同じ参照符号を付されたも
のは同じ構成の回路である。相違点として，レンジ設定
回路２は，一次元変換回路３の出力信号の代わりに分離
回路１からの交流成分を入力としてビットシフト回路４
のシフト量ｍを演算するように構成されている。ここで
入力のブロックサイズとしては８×８の行列を仮定し，
逆DCTを行う一次元変換回路３の入力整数行列Ｆを， Ｆ＝（f_ij）_{i,j＝1,…８} とし，コサイン変換の係数行列Ｃを Ｃ＝（c_ij）_{i,j＝1,…８} とする。

第３図はレンジ設定回路２の構成例を示すブロック図
である。図示の如く，このレンジ設定回路は，入力信号
の絶対値をとる絶対値回路21,最大値をラッチする最大
値ラッチ回路22,絶対値回路21と最大値ラッチ回路22の
出力信号を比較して絶対値回路21の出力信号が大きい時
にラッチパルスを出力する比較器23,比較器23の出力ま
たは制御信号に応じて最大値ラッチ回路22にラッチパル
スを与えるOR回路24,最大値ラッチ回路22の出力信号を
数値変換してシフト量ｍを出力する数値変換回路25,お
よび，数値変換回路25の出力信号をラッチするラッチ回
路26を含み構成される。

この実施例装置の動作が以下に説明される。まず係数
分離回路１で係数分離された交流成分は一段目の一次元
変換回路３で一次元逆DCT演算され，次式の出力（g_ij）
_{ij＝１ ８}が得られる。

この一段目の逆DCTの最大出力は次のように規定する
ことができる。

この（３）式中のmax（Σ|c_in|）は直交変換の種類に
応じて一意的に定まる定数であり，逆DCTの場合には2.6
4となる。この結果，一次元変換回路３の最大出力は，
その入力行列f_ij中から絶対値が最大となるものを選択
し，それに2.64を乗じた値ものとなる。

したがって一次元変換回路３の出力信号のレンジを設
定するには,g_ijに対して前述の（１）式を適用してシフ
ト量ｍを求めればよい。

ｍ＝min｛ｒ∈Z|r≧log₂（max|g_ij|）｝ ≒min｛ｒ∈Z|r≧log₂（max|2.64×max|f_ij||）｝ …
（４） すなわち，入力行列f_ij中から最大絶対値のものを選
択し，それに2.64を乗じた値を求め，その値の自然対数
を求める。その結果求まった値よりも大きな整数でかつ
最小の整数ｒを全整数Ｚ中から選択し，それをシフト量
ｍとする。この場合，設定される演算レンジは，一次元
変換後の四捨五入の結果として残るビット数をｋとする
と，前述の第10図に示された如く，小数点より上にｍ
桁，小数点より下に（ｍ−ｋ＋１）桁の範囲である。

第３図に示されたレンジ設定回路２は上述の演算を行
う回路である。この回路の動作を説明すると，まず入力
行列Ｆが入力されると，その先頭で制御信号によってOR
回路24を介して最大値ラッチ回路22にラッチパルスが入
力されて行列の先頭の信号の絶対値がラッチされる。

以降，この最大値ラッチ回路22の出力信号と入力され
た信号の絶対値とを比較器23で比較し，入力信号の絶対
値が最大値ラッチ回路22の出力信号より大きい場合に比
較器23からラッチパルスを最大値ラッチ回路22に出力し
てその入力信号を最大値ラッチ回路22にラッチさせる。
この操作を繰り返すことにより最大値ラッチ回路22には
入力行列Ｆの64個の要素中の最大絶対値がラッチされ
る。

数値変換回路25は最大値ラッチ回路22に保持された入
力信号の最大値を，前述の（４）式に基づき，シフト量
ｍに変換して出力する。この数値変換回路25はROM等で
構成することができる。数値変換回路25の出力シフト量
ｍはラッチ回路26にラッチされ,1ブロック周期にわたり
一定のシフト量ｍをビットシフト回路４および逆シフト
回路７に送る。

なおビットシフト回路４以降の回路の動作は第９図の
場合と同じであるので，説明を省略する。

本発明の実施にあたっては種々の変形形態が可能であ
る。第４図はかかる変形例の一つを示すブロック図であ
り，レンジ設定回路の他の構成例を示す。レンジ設定回
路以外の構成は第２図図示のものと同じである。第４図
中，第３図と同じ参照番号を付されたものは同一構成の
回路を示す。相違点として，この変形装例置は入力信号
に対して累積演算を行うための加算器27とラッチ／リセ
ット回路28,およびラッチ回路29を備えており，また数
値変換回路20の変換数値が異なっている。

この変形例装置の動作を以下に説明する。一次元変換
回路３の出力信号g_ijの最大出力値は，前述の（３）式
の他，次式のように展開することも可能である。

すなわち，逆DCTの最大出力は,8個の入力信号f_in（ｎ
＝1,…８）の累積値を求め，この累積値をｉ＝1,…８に
ついて８個求め，この８個の累積値のうちの最大のもの
に0.49を乗じた値より小さい。したがってこの（５）式
を前述の（１）式に適用してシフト量ｍを求めることが
できる。なお，（５）式中の定数0.49は逆DCTの場合の
定数であり，他の直交変換の場合には異なる値となる。

第４図の変形例装置は，この（５）式に基づいてシフ
ト量ｍを演算する回路であり，加算器27とラッチ／リセ
ット回路で28で８個の行列要素の累積値を求め，これを
ラッチ回路29にラッチするようになっており，ラッチ／
リセット回路28は制御信号によって８クロック毎に内容
がゼロにリセットされ，それにより８個の入力毎に累積
値の演算を行なえるようになっている。これ以外の回路
動作は第３図の回路と同様であるので，説明を省略す
る。

この第４図の変形例装置は,max|f_ij|の演算を行うた
め第３図の装置に比べて回路素子と扱うビット数が増
え，ハードウェアがやや複雑になるが，演算精度はやや
上がる。

なお、以上の説明では離散コサイン逆変換に本発明を
適用した場合について説明したが，これに限らず，フー
リエ変換等の他の直交変換およびその逆変換を行う演算
装置にも本発明を適用することができる。

〔発明の効果〕

本発明による演算精度向上の効果を計算機シミュレー
ションを用いて確認した結果を第５図を参照して説明す
る。テストシーンとしては誤差の累積を調べるため10秒
間のテレビ会議用シーンを使用した。DCTの量子化器は
伝送レート300kbpsとなるようにバッファ制御されてい
る。誤り確率および累積誤差を求めるために，比較用の
逆DCTとして64bit浮動小数点演算のものを採用してい
る。

第５図において，（イ）は直流成分の分離とダイナミ
ックレンジのシフトを行わない従来の方式による場合の
特性であり，（ロ）は両者を組み合わせた第９図，第３
図，第４図の方式I,II,IIIによる場合の特性であり，
（ロ）の場合,3つの方式は特性上ほとんど差異がない。
この第５図は各方式の累積誤差を比較したものであり，
ここでは駒落としは２対１とし,10秒間（150フレーム）
の処理を行っている。

第５図からも明らかなように，従来方式の場合にはミ
スマッチなし（特性ロとほぼ同じ）に比べて10秒後に最
大1.5dB程度,SNR（信号対雑音比）が劣化するのに対し
て，本発明方式Ｉ〜IIIの場合では各々最大0.05〜0.08d
B程度の劣化におさまっている。

このことから，本発明装置では高精度な演算がなされ
ていることが明らかであり，また，レンジ設定回路へ
の入力ビット数を削減できるため，ハードウェアの小型
化が可能である，あらかじめシフト量が決められるた
め，変換後のデータを一時的に蓄積するメモリ量が削減
でき，変換結果をすぐに次段の変換回路に入力できる，
上記の理由により，直交逆変換装置の入力から出力
までの遅延が少なくなる，といった効果を奏することが
できる。

【図面の簡単な説明】

第１図は本発明に係る原理ブロック図， 第２図は本発明の一実施例としの直交変換演算装置を示
すブロック図， 第３図は実施例装置におけるレンジ設定回路の詳細な構
成例を示すブロック図， 第４図は本発明の変形例装置としてのレンジ設定回路の
詳細な構成例を示すブロック図， 第５図は本発明の効果を説明するための図， 第６図は従来の動き補償予測符号化装置を示すブロック
図， 第７図は従来の動き補償予測符号化方式による復号装置
を示すブロック図， 第８図は一次元逆DCT回路の概要を示すブロック図， 第９図は本発明の関連技術として提案される直交変換演
算装置を示すブロック図，および， 第10図はダイナミックレンジの設定方法を説明する図で
ある。 図において， １……係数分離回路 2,2′……レンジ設定回路 3,6……一次元変換回路 ４……ビットシフト回路 ５……四捨五入回路 ７……逆シフト回路 8,27……加算回路 ９……割算回路 21……絶対値回路 22……最大値ラッチ回路 23……比較器 24……OR回路 20,25……数値変換回路 26,29……ラッチ回路 28……ラッチ／リセット回路 31……減算器 32……離散コサイン変換回路 33……量子化器 34,41……逆量子化器 35,42……離散コサイン逆変換回路 36,43……加算器 37,44……フレームメモリ 38……動き補償器 39,45……可変遅延器

フロントページの続き (56)参考文献 特開 平１−320527（ＪＰ，Ａ) 電子情報通信学会技術研究報告Ｖｏ ｌ．88，Ｎｏ．93（ＣＡＳ88−13）Ｐ. 91−96（1988−６−23) 昭和63年電子情報通信学会春季全国大 会Ｄ−114，Ｐ．２−106 電子情報通信学会論文誌Ａ．Ｖｏｌ. Ｊ71−Ａ，Ｎｏ．２（1988−２）Ｐ. 488−496

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】入力信号系列を直交変換または逆変換する
   変換回路（51）と， 該変換回路の出力信号における後段回路へ受け渡される
   演算レンジの小数点位置をシフトさせるレンジシフト回
   路（52）と， 該変換回路への入力信号を用いて該レンジシフト回路に
   おけるシフト量を演算して該レンジシフト回路に設定す
   るレンジ設定回路（53）と を具備してなる直交変換演算装置。
2. 【請求項２】直交変換された入力信号系列を直流成分と
   交流成分とに分離して，それぞれについて別個に直交逆
   交換を行い，それらの結果を合成することにより該入力
   信号系列の直交逆変換を行うように構成された直交変換
   演算装置において， 該交流成分を直交逆変換する直交逆変換回路（55）と， 該直交逆変換回路の出力信号における後段回路へ受け渡
   される演算レンジの小数点位置をシフトさせるレンジシ
   フト回路（56）と， 該直交逆変換回路への入力信号を用いて該レンジシフト
   回路におけるシフト量を演算して該レンジシフト回路に
   設定するレンジ設定回路（57）と を具備してなる直交変換演算装置。