JP2781850B2 - Variable gain amplifier circuit - Google Patents

Variable gain amplifier circuit

Info

Publication number
JP2781850B2
JP2781850B2 JP63196894A JP19689488A JP2781850B2 JP 2781850 B2 JP2781850 B2 JP 2781850B2 JP 63196894 A JP63196894 A JP 63196894A JP 19689488 A JP19689488 A JP 19689488A JP 2781850 B2 JP2781850 B2 JP 2781850B2
Authority
JP
Japan
Prior art keywords
circuit
variable
differential
constant current
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63196894A
Other languages
Japanese (ja)
Other versions
JPH0246013A (en
Inventor
和彦 中根
竹彦 梅山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63196894A priority Critical patent/JP2781850B2/en
Publication of JPH0246013A publication Critical patent/JPH0246013A/en
Application granted granted Critical
Publication of JP2781850B2 publication Critical patent/JP2781850B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電流分流型の利得可変増幅回路に関し、レベ
ルシフトを併せて行えるようにした利得可変増幅回路を
設定するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a current shunt type variable gain amplifier circuit, which sets a variable gain amplifier circuit capable of performing a level shift together.

〔従来の技術〕[Conventional technology]

利得可変増幅回路としては第3図に示す電流分流型の
ものが公知である。この回路は増幅回路10、差動電圧発
生回路30とを有している。差動電圧発生回路30はダイオ
ード31(32)と、トランジスタ33(34)及び抵抗35(3
6)の直列回路等からなる定電流源回路37(38)との直
列回路を備え、ダイオード31(32)と定電流源回路37
(38)との接続点電位を出力として増幅回路10のトラン
ジスタ14,16(13,15)のベースに与えている。
As a variable gain amplifier circuit, a current split type shown in FIG. 3 is known. This circuit has an amplifier circuit 10 and a differential voltage generation circuit 30. The differential voltage generating circuit 30 includes a diode 31 (32), a transistor 33 (34) and a resistor 35 (3
6) a series circuit with a constant current source circuit 37 (38) composed of a series circuit and the like, and a diode 31 (32) and a constant current source circuit 37
The potential at the connection point with (38) is output to the bases of the transistors 14, 16 (13, 15) of the amplifier circuit 10.

抵抗36は可変抵抗器であり、これの抵抗値と抵抗35の
抵抗値との差に応じてダイオード31,32側の出力電位が
異なり、この差電圧,つまり差動電圧が対をなすトラン
ジスタ13,14又は15,16のゲートに与えられることにな
る。
The resistor 36 is a variable resistor, and the output potentials of the diodes 31 and 32 differ according to the difference between the resistance value of the resistor 36 and the resistance value of the resistor 35. , 14 or 15, 16 gates.

増幅回路10は負荷抵抗11(12)及びトランジスタ13
(15)の直列回路とトランジスタ14(16)とを並列接続
し、この並列回路と、トランジスタ17(18)と、定電流
源回路19(20)とを直列接続してあり、トランジスタ1
7,18のエミッタ間に抵抗21を介装し、トランジスタ17,1
8の各ベースには抵抗22,23の夫々を介して正、負入力を
与え、抵抗12,11夫々とトランジスタ15,13夫々との接続
点を正、負の出力端子としてなるものである。
The amplifier circuit 10 includes a load resistor 11 (12) and a transistor 13
The series circuit of (15) and the transistor 14 (16) are connected in parallel, and this parallel circuit, the transistor 17 (18), and the constant current source circuit 19 (20) are connected in series.
A resistor 21 is interposed between the emitters of the transistors 7 and 18.
Positive and negative inputs are applied to the bases 8 through resistors 22 and 23, respectively, and connection points between the resistors 12 and 11 and the transistors 15 and 13 are used as positive and negative output terminals.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

以上の回路においては抵抗36の値によって定まる利得
で増幅が行われるのであるが、増幅出力のレベルをシフ
トする場合、この回路の後段にシフト回路を設ける必要
があった。逆に入力信号をシフトした上で増幅する場合
にはこの回路の前段にシフト回路を設ける必要があっ
た。
In the above circuit, amplification is performed with a gain determined by the value of the resistor 36. When shifting the level of the amplified output, it is necessary to provide a shift circuit at the subsequent stage of this circuit. Conversely, when an input signal is shifted and then amplified, it is necessary to provide a shift circuit before the circuit.

このときのレベルシフト量と増幅利得は各々、別個に
調整しなければならなかった。
At this time, the level shift amount and the amplification gain had to be separately adjusted.

本発明はこのようなシフトを行える、および、そのシ
フト量と増幅利得を同時に設定可能とする利得可変増幅
回路を提供することを目的とする。
An object of the present invention is to provide a variable gain amplifying circuit which can perform such a shift and can simultaneously set the shift amount and the amplification gain.

〔課題を解決するための手段〕[Means for solving the problem]

本発明に係る利得可変増幅回路は、ダイオード及び第
1の定電流源からなる直列回路2つを有し、該2つの少
なくとも1つの直列回路に流れる電流を連続的に変化さ
せることが可能な電流可変回路を有する利得可変用差動
電圧発生回路と、増幅対象である信号が入力される第1
の差動トランジスタ対回路と、該第1の差動トランジス
タ対回路の各トランジスタをそれぞれ定電流源トランジ
スタとする2つの第2の差動トランジスタ対回路とを備
え、前記利得可変用差動電圧発生回路が発生した利得可
変用差動電圧を第2の差動トランジスタ対回路に与え、
第2の差動トランジスタ対回路における各トランジスタ
の出力電流分流比を変化させて増幅利得を設定する利得
可変増幅回路において、第1の差動トランジスタ対回路
の一方の入力端子に接続され、前記電流可変回路により
出力電流が連続的に可変である第2の定電流源を備え、
第2の定電流源の出力電流を変化させることにより、前
記入力端子に入力される前記信号の直流電圧レベルをシ
フトさせ、しかも、前記増幅利得の増減に従って前記直
流電圧レベルが低高すべくなしてあり、前記信号の出力
電圧レベルをシフトさせるべくなしてあることを特徴と
する。
A variable gain amplifier circuit according to the present invention includes two series circuits each including a diode and a first constant current source, and a current capable of continuously changing a current flowing through the at least one series circuit. A gain-variable differential voltage generating circuit having a variable circuit;
And a second differential transistor pair circuit using each of the transistors of the first differential transistor pair circuit as a constant current source transistor. Applying the gain-variable differential voltage generated by the circuit to the second differential transistor pair circuit;
In a variable gain amplifier circuit for setting an amplification gain by changing an output current shunt ratio of each transistor in the second differential transistor pair circuit, the variable current amplifier circuit is connected to one input terminal of the first differential transistor pair circuit, A second constant current source whose output current is continuously variable by a variable circuit;
By changing the output current of the second constant current source, the DC voltage level of the signal input to the input terminal is shifted, and the DC voltage level is reduced or increased in accordance with the increase or decrease of the amplification gain. Wherein the output voltage level of the signal is shifted.

〔作用〕[Action]

前記一方の入力端子に入力された入力信号は、第2の
定電流源の供給電流に応じて定まる値だけシフトされ、
その状態で増幅されることになる。
The input signal input to the one input terminal is shifted by a value determined according to the supply current of the second constant current source,
It will be amplified in that state.

〔実施例〕〔Example〕

以下本発明をその実施例を示す図面に基づいて詳述す
る。
Hereinafter, the present invention will be described in detail with reference to the drawings showing the embodiments.

第1図は本発明の利得可変増幅回路の第1実施例を示
す回路図である。電位VCCの電源ライン及び接地ライン
間に増幅回路10及び差動電圧発生回路30が接続されてい
る。差動電圧発生回路30は第3図のものと同様であるが
先に説明を省略した部分も併せて記すと以下のとおりで
ある。
FIG. 1 is a circuit diagram showing a first embodiment of the variable gain amplifier circuit of the present invention. The amplification circuit 10 and the differential voltage generation circuit 30 are connected between the power supply line of the potential V CC and the ground line. The differential voltage generating circuit 30 is the same as that of FIG. 3, but the description of the previously omitted portions is as follows.

即ち定電流源回路39,トランジスタ40及び抵抗41の直
列回路が電源ライン,接地ライン間に接続されておりト
ランジスタ40のベース,コレクタを一括接続してこれを
トランジスタ33,34のベースに接続してある。またトラ
ンジスタ33(34)及び抵抗35(36)の直列回路37(38)
とダイオード31(32)との直列回路はダイオード31(3
2)のアノード側をバイアス回路38を介して電源ライン
に接続している。
That is, a series circuit of the constant current source circuit 39, the transistor 40, and the resistor 41 is connected between the power supply line and the ground line. The base and the collector of the transistor 40 are collectively connected, and this is connected to the bases of the transistors 33 and 34. is there. Also, a series circuit 37 (38) of a transistor 33 (34) and a resistor 35 (36)
The series circuit of the diode 31 (32)
The anode side of 2) is connected to a power supply line via a bias circuit 38.

ダイオード31,32のアノード側電位をVD,ダイオード3
1,32の電圧降下をv0,v1,これらダイオードを流れる電
流をI0,I1,抵抗35,36の抵抗値をR0,R1とする。また
定電流源回路39が流す電流をIS,抵抗41の抵抗値をRS
する。
The anode potentials of diodes 31 and 32 are set to V D , diode 3
Let the voltage drops of 1 , 32 be v 0 , v 1 , the currents flowing through these diodes be I 0 , I 1 , and the resistance values of resistors 35, 36 be R 0 , R 1 . The current flowing through the constant current source circuit 39 is represented by I S , and the resistance of the resistor 41 is represented by R S.

一方増幅回路10の構成は第3図に示したものと同様で
ある。即ち増幅回路部10は負荷抵抗11(12)及びトラン
ジスタ13(15)の直列回路とトランジスタ14(16)とを
並列接続し、この並列回路と、トランジスタ17(18)
と、定電流源回路19(20)とを直列接続してあり、トラ
ンジスタ17,18のエミッタ間に抵抗21を介装し、トラン
ジスタ17,18の各ベースには抵抗22,23の夫々を介して
正、負入力を与え、抵抗12,11夫々とトランジスタ15,13
夫々との接続点を正、負の出力端子としてなるものであ
る。抵抗11,12の値は共にRC,抵抗22,23の抵抗値はR2
R3とする。トランジスタ13,14,15,16に流れる電流値を
夫々I2a,I2b,I3a,I3bとし、定電流源19,20の供給電
流をI2,I3とする。抵抗22,23側夫々への入力信号の電
位をV2,V3とし、利得可変用の差動電圧,つまりトラン
ジスタ13(15)のベースとトランジスタ14(16)のベー
スとの間に印加される電圧をΔvとする。
On the other hand, the configuration of the amplifier circuit 10 is the same as that shown in FIG. That is, the amplifier circuit section 10 connects a series circuit of the load resistor 11 (12) and the transistor 13 (15) and the transistor 14 (16) in parallel, and the parallel circuit and the transistor 17 (18)
And the constant current source circuit 19 (20) are connected in series. A resistor 21 is interposed between the emitters of the transistors 17 and 18, and the bases of the transistors 17 and 18 are connected via resistors 22 and 23, respectively. To provide positive and negative inputs, resistors 12, 11 and transistors 15, 13 respectively.
The connection points with each become positive and negative output terminals. The values of resistors 11 and 12 are both R C , and the values of resistors 22 and 23 are R 2 ,
And R 3. The current values flowing through the transistors 13, 14, 15, 16 are I 2a , I 2b , I 3a , I 3b, respectively, and the supply currents of the constant current sources 19, 20 are I 2 , I 3 . The potentials of the input signals to the resistors 22 and 23 are set to V 2 and V 3, respectively, and a differential voltage for varying the gain is applied between the base of the transistor 13 (15) and the base of the transistor 14 (16). the that voltage and Δ v.

而して本発明回路の特徴はトランジスタ17,18の差動
トランジスタ対入力回路(第1の差動トランジスタ対回
路)の一方,この実施例ではトランジスタ17側に定電流
回路(第2の定電流源)を設けたことに特徴を有してい
る。第1図の実施例ではトランジスタ24,25(第2の定
電流源)のコレクタを一括してトランジスタ17のベース
に接続し、またエミッタは夫々トランジスタ33,34(第
1の定電流源)のエミッタに接続し、ベースはトランジ
スタ33,34,40のベースと共に定電流源回路39に接続して
いる。ここでは他の定電流源回路37,38を構成する抵抗3
5,36(抵抗36;電流可変回路)等を利用するようにして
トランジスタ24,25で定電流源回路を構成し、またそれ
ら定電流源回路37,38と電流ミラー回路構成となるよう
にしている。
Thus, the feature of the circuit of the present invention is that the transistor 17 and the differential transistor pair input circuit (first differential transistor pair circuit) are equal to each other. Source). In the embodiment of FIG. 1, the collectors of the transistors 24 and 25 (second constant current source) are connected together to the base of the transistor 17, and the emitters are connected to the transistors 33 and 34 (first constant current source), respectively. The base is connected to a constant current source circuit 39 together with the bases of the transistors 33, 34, and 40. Here, the resistors 3 that constitute the other constant current source circuits 37 and 38
A constant current source circuit is constituted by the transistors 24 and 25 by using 5, 36 (resistor 36; current variable circuit) and the like, and the constant current source circuits 37 and 38 and the current mirror circuit are constituted. I have.

次に以上の回路の動作について説明する。いまトラン
ジスタ40,33,34,24,25が等しいものとすると、トランジ
スタ24,25を流れる電流も夫々I0,I1となるから VBES+IS・RS=VBE0+2I0・R0=VBE1+2I1・R1…(1) 但しVBES:トランジスタ40のベース・エミッタ間電圧 VBE0:トランジスタ33,24のベース・エミッタ間電圧 VBE1:トランジスタ34,25のベース・エミッタ間電圧 但しq:電荷量 1.6×10-19(C) k:ボルツマン定数 1.38×10-23(J/K) T:絶対温度 300(K) であるからダイオード31,32を流れる電流I0,I1の間に
の関係が成立する。
Next, the operation of the above circuit will be described. If now it is assumed transistors 40,33,34,24,25 are equal, the current also each I 0 flowing through the transistors 24 and 25, because the I 1 V BES + I S · R S = V BE0 + 2I 0 · R 0 = V BE1 + 2I 1 · R 1 … (1) where V BES : Base-emitter voltage of transistor 40 V BE0 : Base-emitter voltage of transistors 33 and 24 V BE1 : Base-emitter voltage of transistors 34 and 25 However, q: charge amount 1.6 × 10 −19 (C) k: Boltzmann constant 1.38 × 10 −23 (J / K) T: currents I 0 , I 1 flowing through diodes 31 and 32 because the absolute temperature is 300 (K) Between Is established.

つまりR0,R1によってダイオード31,32を流れる電流I
0,I1が定まることになる。
That is, the current I flowing through the diodes 31 and 32 due to R 0 and R 1
0 and I 1 are determined.

但しI0=I1とするにはVBE0=VBESであるから R0=RS/2 …(6) とすればよい。従って となる。However, in order to set I 0 = I 1 , since V BE0 = V BES, it is sufficient to set R 0 = R S / 2 (6). Therefore Becomes

而して差動電圧ΔV 但し、Ir:ダイオード31,32の逆方向飽和電流となるか
ら(5)式を用いると ΔV=2(I0R0−I1R1) …(9) となり、ΔVがI0,I1又は抵抗35,36の抵抗値R0,R1で定
まることが分かる。
Thus, the differential voltage ΔV is However, Ir: because the reverse saturation current of the diodes 31 and 32 (5) using the equation when Δ V = 2 (I 0 R 0 -I 1 R 1) ... (9) next, delta V is I 0, It can be seen that it is determined by I 1 or the resistance values R 0 and R 1 of the resistors 35 and 36.

この差動電圧ΔVは差動トランジスタ対13と14,又は15
と16における電流の分流比を定める。即ち (8)式を用いてΔVを消去すると となる。差動トランジスタ対13と14,15と16による分流
により増幅回路部10の利得が定まるが、その変動Kは
(11)式により となる。以上要するにR0,R1により利得が定まるが、そ
の一方、ここでは抵抗36を可変とすることによって利得
を所定値に設定することができるのである。
This differential voltage ΔV is the differential transistor pair 13 and 14, or 15
And the shunt ratio of the current at 16 are determined. That is Eliminating ΔV using equation (8) Becomes The gain of the amplifier circuit section 10 is determined by the shunt by the differential transistor pairs 13 and 14, and 15 and 16, and the variation K is given by equation (11). Becomes In short, the gain is determined by R 0 and R 1. On the other hand, the gain can be set to a predetermined value by making the resistor 36 variable.

次に本発明の要旨に係る電圧シフトについてみると、
電圧V2の入力端子には定電流回路の電流I0+I1が流れる
からトランジスタ17のベース電圧は Δvi=R2(I0+I1) …(13) だけシフト(低下)する。ダイオード31,32の電流が
I0,I1であるときの利得Gは 但しG0:増幅回路10の最大利得 いま利得Gの場合にΔviの電圧シフトを与えたとする
と出力におけるシフト量(低下量)ΔV0このようにR1の調整によりI1を変化させて利得Gを変化
させ、また利得Gの変化に相反するΔV0のシフトを可能
としている。
Next, looking at the voltage shift according to the gist of the present invention,
Since the current I 0 + I 1 of the constant current circuit flows through the input terminal of the voltage V 2 , the base voltage of the transistor 17 shifts (decreases) by Δv i = R 2 (I 0 + I 1 ) (13). The current of diodes 31 and 32
The gain G when I 0 and I 1 is However G 0: maximum shift amount in the output and give a voltage shift of Delta] v i in the case of the gain current gain G (decrease amount) [Delta] V 0 of the amplifier circuit 10 Thus it is made possible a shift by changing the I 1 by adjusting the R 1 by changing the gain G, also contrary to the change in gain G [Delta] V 0.

なお上記実施例では抵抗35側にトランジスタ24を設け
ているが、このトランジスタ24は省略することができ
る。
Although the transistor 24 is provided on the resistor 35 side in the above embodiment, the transistor 24 can be omitted.

第2図は本発明の他の実施例を示している。この実施例
ではトランジスタ17のベースと接地ラインとの間にトラ
ンジスタ27と抵抗28の直列回路から成る定電流源回路を
設けている。トランジスタ27のベースは定電流源回路39
に連なっている。この回路の場合、上記定電流回路によ
って入力レベルを一定量シフトすることができる。
FIG. 2 shows another embodiment of the present invention. In this embodiment, a constant current source circuit comprising a series circuit of a transistor 27 and a resistor 28 is provided between the base of the transistor 17 and the ground line. The base of the transistor 27 is a constant current source circuit 39
It is connected to. In the case of this circuit, the input level can be shifted by a fixed amount by the constant current circuit.

〔発明の効果〕〔The invention's effect〕

以上の如き本発明による場合は、定電流源を流れる電
流による直流電圧レベルのシフト量が連続的に可変であ
り、増幅利得の変化と直流電圧レベルのシフト量の変化
とが相反すべくなしてあるから、直流電圧レベルのシフ
ト量を任意に選定が可能であることは勿論、利得を大き
くした場合にも出力信号レベルが過大にならず、また出
力信号のダイナミックレンジを広げることが出来、しか
も定電流源自体の素子の共用が出来て、使用素子数の低
減も図れる等、本発明は優れた効果を奏する。
In the case of the present invention as described above, the shift amount of the DC voltage level due to the current flowing through the constant current source is continuously variable, and the change in the amplification gain and the change in the shift amount of the DC voltage level are incompatible. Therefore, the shift amount of the DC voltage level can be arbitrarily selected, and the output signal level does not become excessive even when the gain is increased, and the dynamic range of the output signal can be widened. The present invention has excellent effects, for example, the elements of the constant current source itself can be shared and the number of elements used can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1,2図は本発明の利得可変増幅回路の回路図、第3図
は従来の利得可変増幅回路の回路図である。 10…増幅回路、17,18…トランジスタ 24,25,27…トランジスタ、28…抵抗 30…差動電圧発生回路、31,32…ダイオード 37,38…定電流源回路 なお、各図中同一符号は同一又は相当部分を示す。
1 and 2 are circuit diagrams of a variable gain amplifier circuit of the present invention, and FIG. 3 is a circuit diagram of a conventional variable gain amplifier circuit. 10 ... amplifying circuit, 17,18 ... transistor 24,25,27 ... transistor, 28 ... resistor 30 ... differential voltage generating circuit, 31,32 ... diode 37,38 ... constant current source circuit. Indicates the same or corresponding parts.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−152109(JP,A) 特開 昭57−127311(JP,A) 特開 昭56−35514(JP,A) 特開 昭62−117404(JP,A) 実開 昭57−143711(JP,U) (58)調査した分野(Int.Cl.6,DB名) H03G 3/10──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-61-152109 (JP, A) JP-A-57-127311 (JP, A) JP-A-56-35514 (JP, A) JP-A-62 117404 (JP, A) Japanese Utility Model Showa 57-143711 (JP, U) (58) Field surveyed (Int. Cl. 6 , DB name) H03G 3/10

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ダイオード及び第1の定電流源からなる直
列回路2つを有し、該2つの少なくとも1つの直列回路
に流れる電流を連続的に変化させることが可能な電流可
変回路を有する利得可変用差動電圧発生回路と、増幅対
象である信号が入力される第1の差動トランジスタ対回
路と、該第1の差動トランジスタ対回路の各トランジス
タをそれぞれ定電流源トランジスタとする2つの第2の
差動トランジスタ対回路とを備え、前記利得可変用差動
電圧発生回路が発生した利得可変用差動電圧を第2の差
動トランジスタ対回路に与え、第2の差動トランジスタ
対回路における各トランジスタの出力電流分流比を変化
させて増幅利得を設定する利得可変増幅回路において、 第1の差動トランジスタ対回路の一方の入力端子に接続
され、前記電流可変回路により出力電流が連続的に可変
である第2の定電流源を備え、第2の定電流源の出力電
流を変化させることにより、前記入力端子に入力される
前記信号の直流電圧レベルをシフトさせ、しかも、前記
増幅利得の増減に従って前記直流電圧レベルが低高すべ
くなしてあり、前記信号の出力電圧レベルをシフトさせ
るべくなしてあることを特徴とする利得可変増幅回路。
1. A gain comprising a series circuit comprising a diode and a first constant current source, and a current variable circuit capable of continuously changing a current flowing through the at least one series circuit. A variable differential voltage generating circuit, a first differential transistor pair circuit to which a signal to be amplified is input, and two transistors each having a constant current source transistor as each transistor of the first differential transistor pair circuit. A second differential transistor pair circuit, wherein the variable gain differential voltage generated by the variable gain differential voltage generating circuit is supplied to the second differential transistor pair circuit, and the second differential transistor pair circuit is provided. In the variable gain amplifier circuit for setting an amplification gain by changing an output current shunt ratio of each transistor in the first embodiment, the variable gain amplifier circuit is connected to one input terminal of a first differential transistor pair circuit, A second constant current source whose output current is continuously variable by a transformer circuit; and by changing an output current of the second constant current source, a DC voltage level of the signal input to the input terminal is changed. A variable gain amplifier circuit for shifting the DC voltage level according to the increase and decrease of the amplification gain, and for shifting the output voltage level of the signal.
JP63196894A 1988-08-06 1988-08-06 Variable gain amplifier circuit Expired - Lifetime JP2781850B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63196894A JP2781850B2 (en) 1988-08-06 1988-08-06 Variable gain amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63196894A JP2781850B2 (en) 1988-08-06 1988-08-06 Variable gain amplifier circuit

Publications (2)

Publication Number Publication Date
JPH0246013A JPH0246013A (en) 1990-02-15
JP2781850B2 true JP2781850B2 (en) 1998-07-30

Family

ID=16365418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63196894A Expired - Lifetime JP2781850B2 (en) 1988-08-06 1988-08-06 Variable gain amplifier circuit

Country Status (1)

Country Link
JP (1) JP2781850B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5635514A (en) * 1979-08-31 1981-04-08 Toshiba Corp Gain control amplifier
JPS57127311A (en) * 1981-01-30 1982-08-07 Matsushita Electric Ind Co Ltd Direct current gain controller
JPH0230902Y2 (en) * 1981-03-02 1990-08-21
JPS61152109A (en) * 1984-12-26 1986-07-10 Hitachi Ltd Control circuit
JPS62117404A (en) * 1985-11-18 1987-05-28 Hitachi Denshi Ltd Variable gain amplifier circuit

Also Published As

Publication number Publication date
JPH0246013A (en) 1990-02-15

Similar Documents

Publication Publication Date Title
US4437023A (en) Current mirror source circuitry
EP0004099A1 (en) Electrically variable impedance circuit
JPH09219630A (en) Differential circuit
JPH0695610B2 (en) Bias voltage generating circuit and method thereof
JPS6412405B2 (en)
US4369410A (en) Monolithically integrable transistor amplifier having gain control means
JPH0770935B2 (en) Differential current amplifier circuit
JP2781850B2 (en) Variable gain amplifier circuit
JPS6154286B2 (en)
US5977760A (en) Bipolar operational transconductance amplifier and output circuit used therefor
US4529946A (en) Differential amplifier circuit
JPH0347010B2 (en)
JP2591853B2 (en) Clamp circuit
JPH066612Y2 (en) Variable gain circuit
JP3360911B2 (en) Differential amplifier circuit
JPH066607Y2 (en) Gain control circuit
JPS5879312A (en) Current mirror circuit
JPS6167310A (en) Agc amplifier circuit
JP3283981B2 (en) Differential amplifier
JPH0326670Y2 (en)
JP2532900Y2 (en) Limiter circuit
JPH0358603A (en) Gain control circuit
JPH0680997B2 (en) Multiplication circuit
JPH0630423B2 (en) Gain control amplifier
JPH0734532B2 (en) Gain control circuit