JP3283981B2 - Differential amplifier - Google Patents

Differential amplifier

Info

Publication number
JP3283981B2
JP3283981B2 JP32530393A JP32530393A JP3283981B2 JP 3283981 B2 JP3283981 B2 JP 3283981B2 JP 32530393 A JP32530393 A JP 32530393A JP 32530393 A JP32530393 A JP 32530393A JP 3283981 B2 JP3283981 B2 JP 3283981B2
Authority
JP
Japan
Prior art keywords
current
transistors
base
transistor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32530393A
Other languages
Japanese (ja)
Other versions
JPH07183739A (en
Inventor
英樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32530393A priority Critical patent/JP3283981B2/en
Publication of JPH07183739A publication Critical patent/JPH07183739A/en
Application granted granted Critical
Publication of JP3283981B2 publication Critical patent/JP3283981B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、差動増幅段トランジス
タのコレクタ側負荷として、それぞれカレントミラー回
路を用いた差動増幅器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a differential amplifier using a current mirror circuit as a collector-side load of a differential amplification transistor.

【0002】[0002]

【従来の技術】この種の差動増幅回路の従来例を図4に
示す。即ち、一対の差動入力段トランジスタQ1、Q2
の両エミッタが共通な定電流源I1に接続された回路
と、エミッタを正電源Vccとし、電流入力側トランジ
スタQ3、Q5の各コレクタ、ベース間に抵抗R1、R
2を用い、電流出力側トランジスタQ4、Q6に電流利
得増倍作用を持たせたカレントミラー回路1、2を設
け、差動対Q1、Q2の負荷としてカレントミラー回路
1、2の入力側を接続し、その電流入力側トランジスタ
Q3、Q5のベースを共通接続することによって、差動
増幅器を構成する。
2. Description of the Related Art FIG. 4 shows a conventional example of this type of differential amplifier circuit. That is, a pair of differential input stage transistors Q1, Q2
A circuit in which both emitters are connected to a common constant current source I1, an emitter is a positive power supply Vcc, and resistors R1, R2 are connected between collectors and bases of current input side transistors Q3, Q5.
2, the current output transistors Q4 and Q6 are provided with current mirror circuits 1 and 2 having a current gain multiplying function, and the input sides of the current mirror circuits 1 and 2 are connected as loads on the differential pair Q1 and Q2. Then, the bases of the current input side transistors Q3 and Q5 are commonly connected to form a differential amplifier.

【0003】この差動増幅器にあって、交流信号は、ト
ランジスタQ1→トランジスタQ2→抵抗R2→抵抗R
1で構成される電気的閉回路内を循環し、トランジスタ
Q3、Q5の共通ベースは、交流的に接地された仮想接
地点(つまり電位が動かない基準点)となるため、抵抗
R1、R2は、交流的な負荷として作用する。
In this differential amplifier, an AC signal is supplied from a transistor Q1, a transistor Q2, a resistor R2, and a resistor R.
1 circulates in the electrically closed circuit formed by the circuit 1 and the common base of the transistors Q3 and Q5 is a virtual ground point (that is, a reference point at which the potential does not move) grounded in an alternating current. , Acting as an alternating load.

【0004】したがってその電圧増幅率G1、G2は、
トランジスタQ1、Q2の等価的エミッタ抵抗reと抵
抗R1、R2によりそれぞれ求められ、 G1=R1/2re G2=R2/2re で与えられる。よって所望とする利得は、抵抗R1、R
2を交流的負荷として選定すればよく、この抵抗で生じ
た交流電圧が、カレントミラー回路1、2の出力側トラ
ンジスタQ4、Q6に伝達される。
Therefore, the voltage amplification factors G1 and G2 are
It is obtained by the equivalent emitter resistance re of the transistors Q1 and Q2 and the resistances R1 and R2, respectively, and is given by G1 = R1 / 2re G2 = R2 / 2re. Therefore, the desired gain is determined by the resistances R1, R
2 may be selected as an AC load, and the AC voltage generated by this resistor is transmitted to the output transistors Q4 and Q6 of the current mirror circuits 1 and 2.

【0005】ここで、図4の差動増幅器のカレントミラ
ー回路1、2における無信号時出力バイアス電流のβ
(エミッタ接地の電流増幅率)依存性を考察する。即ち
カレントミラー回路1、2の出力側トランジスタQ4、
Q6のベース電位は、それぞれ入力側トランジスタQ
3、Q5の共通ベース電位(Vbel)に、そのベース
電流Ibと抵抗R1、R2で生ずる電圧を加えた形で与
えられるため、その出力バイアス(直流)電流I2、I
3はそれぞれ次式によって求められる。
Here, β of the output bias current when there is no signal in the current mirror circuits 1 and 2 of the differential amplifier shown in FIG.
The dependence on (current amplification factor of common emitter) will be considered. That is, the output side transistors Q4 of the current mirror circuits 1 and 2,
The base potential of Q6 is the input transistor Q
3 and Q5 are applied in a form in which the base current Ib and the voltage generated by the resistors R1 and R2 are added to the common base potential (Vbel), so that the output bias (DC) currents I2 and I2
3 is obtained by the following equations.

【0006】 I2=IC exp(R1・Ib/VT ) =IC exp(R1・IC /VT ・β) I3=IC exp(R2・Ib/VT ) =IC exp(R2・IC /VT ・β) (IC は、無信号時のカレントミラー回路1、2の入力
トランジスタQ3、Q5のバイアス電流)従って、上式
より、カレントミラー回路1、2の出力バイアス電流I
2、I3はβ依存性を持ち、その値によってI2、I3
の出力バイアス電流は増減する。
I2 = IC exp (R1 · Ib / VT) = IC exp (R1 · IC / VT · β) I3 = IC exp (R2 · Ib / VT) = IC exp (R2 · IC / VT · β) ( IC is the bias current of the input transistors Q3 and Q5 of the current mirror circuits 1 and 2 when there is no signal).
2, I3 has β dependence, and depending on its value, I2, I3
Output bias current increases or decreases.

【0007】ゆえに、差動増幅器において高利得を得よ
うとして、その交流的負荷抵抗R1、R2の値を大きく
設定すれば、βによるカレントミラー回路の無信号時出
力バイアス電流I2、I3のバラツキは増大する。
Therefore, if the values of the AC load resistances R1 and R2 are set to be large in order to obtain a high gain in the differential amplifier, the dispersion of the output bias currents I2 and I3 of the current mirror circuit when there is no signal due to β can be reduced. Increase.

【0008】[0008]

【発明が解決しようとする課題】本発明は上記実情に鑑
みてなされたもので、高利得を得ようとして、上記抵抗
R1、R2に相当する抵抗値を大に設定した場合におい
ても、負荷となるカレントミラー回路の無信号時出力バ
イアス電流が、βに依存せずに設定できる差動増幅器を
提供するものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and even if the resistance values corresponding to the resistors R1 and R2 are set to be large in order to obtain a high gain, the present invention is not limited thereto. It is an object of the present invention to provide a differential amplifier capable of setting an output bias current at the time of no signal of a current mirror circuit without depending on β.

【0009】[0009]

【課題を解決するための手段と作用】本発明は、入力段
として、第1電源電極より定電流バイアスが供給された
差動対のトランジスタを用い、これらトランジスタのコ
レクタに負荷として、電流入、出力側トランジスタのエ
ミッタを第2電源電極としかつ電流入力側トランジスタ
のコレクタとベース間に抵抗を設けて電流出力に対して
電流利得増倍作用を持たせた一対のカレントミラー回路
を、前記電流入力側トランジスタのコレクタを前記差動
対のトランジスタのコレクタにそれぞれ接続することに
より設け、前記各カレントミラー回路の電流入力側トラ
ンジスタのベースどうしを共通接続して共通ベースとし
てなり、この共通ベースに、前記各カレントミラー回路
の前記抵抗に前記電流入力側トランジスタのベース電流
が流れるのを阻止するためのバイアス回路を接続したこ
とを特徴とする差動増幅器である。
According to the present invention, a differential pair of transistors supplied with a constant current bias from a first power supply electrode is used as an input stage. A pair of current mirror circuits each having a current power multiplication effect on a current output by providing a resistor between a collector and a base of the current input side transistor, using the emitter of the output side transistor as a second power supply electrode; The collectors of the side transistors are connected to the collectors of the transistors of the differential pair, respectively, and the bases of the current input side transistors of the current mirror circuits are commonly connected to form a common base. Prevents the base current of the current input transistor from flowing through the resistor of each current mirror circuit A differential amplifier, characterized in that connecting the bias circuit because.

【0010】すなわち本発明は、従来のものでは、上記
出力バイアス電流I2、I3がカレントミラー回路の電
流入力側トランジスタQ3、Q5の共通ベース電流Ib
の抵抗R1、R2への通電に依存するが、この共通ベー
ス電流Ibを抵抗R1、R2へ流さなくても済む構成と
することにより、共通ベース電流Ibを無視でき、つま
りはこのIb変化のもとになるβ依存性が無視でき、以
て無信号時のカレントミラー回路の出力バイアス電流
が、βに依存せずに設定できた等価な機能が実現できる
差動増幅器が構成できるようにしたものである。
That is, according to the present invention, in the prior art, the output bias currents I2 and I3 are set to the common base current Ib of the current input side transistors Q3 and Q5 of the current mirror circuit.
, The common base current Ib does not need to flow through the resistors R1 and R2, so that the common base current Ib can be ignored. Being able to configure a differential amplifier that can realize the equivalent function that the output bias current of the current mirror circuit when there is no signal can be set without depending on β It is.

【0011】[0011]

【実施例】以下図面を参照して本発明の実施例を説明す
る。図1は、同実施例の回路構成図であるが、これは、
図4のものと対応させた場合の例であるから、対応箇所
には同一符号を付し、特徴とする点の説明を行う。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit configuration diagram of the embodiment.
Since this is an example in the case of making it correspond to that of FIG. 4, the corresponding portions are denoted by the same reference numerals, and the feature points will be described.

【0012】図1の特徴は、カレントミラー回路1、2
の電流入力側のトランジスタQ3、Q5の共通ベース
に、前記各カレントミラー回路の抵抗R1、R2への電
流入力側トランジスタQ3、Q5のベース電流阻止用バ
イアス回路21を接続したことである。
The feature of FIG. 1 is that the current mirror circuits 1, 2
Is connected to a common base of the transistors Q3 and Q5 on the current input side, and a bias circuit 21 for blocking the base current of the transistors Q3 and Q5 on the current input side to the resistors R1 and R2 of each current mirror circuit.

【0013】即ち図1では、トランジスタQ3、Q5の
共通ベースから、βに応じたベース電流を取り出すべ
く、定電流源I4よりバイアス電流が通電されるPNP
トランジスタQ7を設け、そのエミッタを電源Vccに
接続し、トランジスタQ7のコレクタ、ベース間に抵抗
R3を接続し、トランジスタQ7のコレクタから抵抗R
4を介して、トランジスタQ3、Q5の共通ベースに接
続する。
That is, in FIG. 1, in order to extract a base current corresponding to β from the common base of the transistors Q3 and Q5, a PNP in which a bias current is applied from a constant current source I4.
A transistor Q7 is provided, its emitter is connected to the power supply Vcc, a resistor R3 is connected between the collector and base of the transistor Q7, and a resistor R3 is connected from the collector of the transistor Q7.
4 to a common base of the transistors Q3 and Q5.

【0014】ここで例えば、抵抗R3、R4の抵抗値
は、定電流源I1、I4の電流比に応じた設定をすれば
よく、又トランジスタQ7は、これとトランジスタQ
3、Q5とで、カレントミラー回路と類似した構成とす
れば、図4のトランジスタQ3、Q5のベース電流Ib
と等価の電流を、トランジスタQ3、Q5の共通ベース
から取りだし易くなる。
Here, for example, the resistance values of the resistors R3 and R4 may be set in accordance with the current ratio of the constant current sources I1 and I4.
3 and Q5, the base current Ib of the transistors Q3 and Q5 in FIG.
It is easy to take out a current equivalent to that from the common base of the transistors Q3 and Q5.

【0015】上記のように、電流源I1対I4、抵抗R
3対R4の比を、カレンシミラー回路1、2のベース電
流に合わせて設定することにより、各βに応じたベース
電流Ibを、トランジスタQ3、Q5の共通接続点から
取り出すことができ、ベース電流Ibは抵抗R1、R2
を流れないから、無信号時のカレントミラー回路の出力
バイアス電流I2、I3は、βに依存しないと等価の状
態で設定されるものである。
As described above, the current sources I1-I4 and the resistance R
By setting the ratio of 3 to R4 in accordance with the base currents of the currency mirror circuits 1 and 2, a base current Ib corresponding to each β can be extracted from the common connection point of the transistors Q3 and Q5. The current Ib is connected to the resistors R1, R2
Therefore, the output bias currents I2 and I3 of the current mirror circuit when there is no signal are set in an equivalent state if they do not depend on β.

【0016】図2は、図1を改良し、カレントミラー回
路1、2およびバイアス回路21のトランジスタに対し
て、エミッタ抵抗R5〜R9を挿入することで、回路
1、2、21のトランジスタのアーリ効果対策、ペアを
必要とするトランジスタ間のベース・エミッタ間電圧V
beのばらつきを改善した例である。
FIG. 2 is an improvement of FIG. 1 in which the emitters R5 to R9 are inserted into the transistors of the current mirror circuits 1 and 2 and the bias circuit 21 so that the transistors of the circuits 1, 2 and 21 are early. Effect countermeasure, base-emitter voltage V between transistors requiring pair
This is an example in which the variation in be is improved.

【0017】図3は、使用トランジスタの極性を反転し
た差動増幅器としても構成できることを示したものであ
る。ここで使用トランジスタの符号は、Q101〜Q1
07として示してある。この図3の回路例では、バイア
ス回路21から、トランジスタ103、105の共通ベ
ースへ、β依存が生じないように(抵抗R1、R2に電
流が流れないように)電流供給して、無信号時のカレン
トミラー回路の出力バイアス電流を、β依存せずに設定
できることを可能としたものである。
FIG. 3 shows that a differential amplifier in which the polarity of the transistor used is inverted can be configured. Here, the signs of the transistors used are Q101 to Q1.
It is shown as 07. In the circuit example of FIG. 3, a current is supplied from the bias circuit 21 to the common base of the transistors 103 and 105 so that β does not depend on the current (so that no current flows through the resistors R1 and R2). Can be set without depending on β.

【0018】[0018]

【発明の効果】以上説明したごとく本発明によれば、高
利得を得ようとした場合においても、負荷となるカレン
トミラー回路の無信号時出力バイアス電流が、βに依存
せずに設定できる差動増幅器を提供することができるも
のである。
As described above, according to the present invention, even when an attempt is made to obtain a high gain, the no-signal output bias current of the current mirror circuit serving as a load can be set without depending on β. A dynamic amplifier can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の回路図。FIG. 1 is a circuit diagram of one embodiment of the present invention.

【図2】本発明の異なる実施例の回路図。FIG. 2 is a circuit diagram of another embodiment of the present invention.

【図3】本発明の異なる実施例の回路図。FIG. 3 is a circuit diagram of another embodiment of the present invention.

【図4】従来の差動増幅器の回路図。FIG. 4 is a circuit diagram of a conventional differential amplifier.

【符号の説明】[Explanation of symbols]

1、2…カレントミラー回路、21…バイアス回路、Q
1〜Q7…トランジスタ、R1〜R4…抵抗、I1、I
4…電流源、Vcc…電源。
1, 2, current mirror circuit, 21 bias circuit, Q
1 to Q7: transistors, R1 to R4: resistors, I1, I
4 ... Current source, Vcc ... Power supply.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03F 3/45 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H03F 3/45

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力段として、第1電源電極より定電流バ
イアスが供給された差動対のトランジスタを用い、これ
らトランジスタのコレクタに負荷として、電流入、出力
側トランジスタのエミッタを第2電源電極としかつ電流
入力側トランジスタのコレクタとベース間に抵抗を設け
て電流出力に対して電流利得増倍作用を持たせた一対の
カレントミラー回路を、前記電流入力側トランジスタの
コレクタを前記差動対のトランジスタのコレクタにそれ
ぞれ接続することにより設け、前記各カレントミラー回
路の電流入力側トランジスタのベースどうしを共通接続
して共通ベースとしてなり、この共通ベースに、前記各
カレントミラー回路の前記抵抗に前記電流入力側トラン
ジスタのベース電流が流れるのを阻止するためのバイア
ス回路を接続したことを特徴とする差動増幅器。
An input stage uses a differential pair of transistors to which a constant current bias is supplied from a first power supply electrode, and loads the collectors of these transistors with current input and output side emitters as second power supply electrodes. And a pair of current mirror circuits provided with a resistor between the collector and the base of the current input side transistor and having a current gain multiplication effect on the current output, the collector of the current input side transistor being connected to the differential pair. The bases of the current input side transistors of the respective current mirror circuits are connected in common to form a common base. The common base is connected to the resistors of the respective current mirror circuits. Connected a bias circuit to prevent the base current of the input transistor from flowing Differential amplifier characterized by and.
【請求項2】前記バイアス回路は、前記第1電源電極よ
り定電流バイアスを供給されたトランジスタを別途設
け、このトランジスタのエミッタを第2電源電極に接続
し、コレクタ、ベース間に第1の抵抗を接続し、この抵
抗のコレクタ側端部を、第2の抵抗を介して前記共通ベ
ースに接続した請求項1に記載の差動増幅器。
2. The bias circuit according to claim 1, further comprising a transistor to which a constant current bias is supplied from the first power supply electrode, an emitter of the transistor connected to the second power supply electrode, and a first resistor connected between the collector and the base. 2. The differential amplifier according to claim 1, wherein a collector-side end of the resistor is connected to the common base via a second resistor.
JP32530393A 1993-12-22 1993-12-22 Differential amplifier Expired - Fee Related JP3283981B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32530393A JP3283981B2 (en) 1993-12-22 1993-12-22 Differential amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32530393A JP3283981B2 (en) 1993-12-22 1993-12-22 Differential amplifier

Publications (2)

Publication Number Publication Date
JPH07183739A JPH07183739A (en) 1995-07-21
JP3283981B2 true JP3283981B2 (en) 2002-05-20

Family

ID=18175315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32530393A Expired - Fee Related JP3283981B2 (en) 1993-12-22 1993-12-22 Differential amplifier

Country Status (1)

Country Link
JP (1) JP3283981B2 (en)

Also Published As

Publication number Publication date
JPH07183739A (en) 1995-07-21

Similar Documents

Publication Publication Date Title
JPS61230411A (en) Electric circuit
US3534279A (en) High current transistor amplifier stage operable with low current biasing
JP3697679B2 (en) Stabilized power circuit
JPS6156642B2 (en)
US5162751A (en) Amplifier arrangement
JPS6212691B2 (en)
US4451800A (en) Input bias adjustment circuit for amplifier
JPH0770935B2 (en) Differential current amplifier circuit
JP3283981B2 (en) Differential amplifier
JPH0626287B2 (en) Amplifier
JP3427482B2 (en) Operational amplifier
US3460049A (en) Single ended and differential stabilized amplifier
KR930007795B1 (en) Amp circuit operable at low power amplification
JPH0220164B2 (en)
JP2956609B2 (en) Bipolar multiplier
JPH03112214A (en) Voltage comparator
JP2623954B2 (en) Variable gain amplifier
JP2716560B2 (en) Semiconductor integrated circuit
JP3547895B2 (en) Constant current generation circuit
JP2781850B2 (en) Variable gain amplifier circuit
JP2703953B2 (en) Current amplifier circuit
JPS6259485B2 (en)
JPS6034284B2 (en) amplifier circuit
JPH07336161A (en) Differential amplifier
JPS628987B2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080301

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090301

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110301

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees