JP2768997B2 - 光信号処理装置 - Google Patents
光信号処理装置Info
- Publication number
- JP2768997B2 JP2768997B2 JP1260248A JP26024889A JP2768997B2 JP 2768997 B2 JP2768997 B2 JP 2768997B2 JP 1260248 A JP1260248 A JP 1260248A JP 26024889 A JP26024889 A JP 26024889A JP 2768997 B2 JP2768997 B2 JP 2768997B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- branching
- delay
- signal processing
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、光技術を信号処理に適用した光信号処理
分野において、光ディジタル（トランスバーサル）フィ
ルタ、シフトレジスタ、CDM（Code Devision Multiplex
ing）用光符号器、光相関器等に用いることができる光
可変遅延手段を有する光信号処理装置に関するものであ
る。
分野において、光ディジタル（トランスバーサル）フィ
ルタ、シフトレジスタ、CDM（Code Devision Multiplex
ing）用光符号器、光相関器等に用いることができる光
可変遅延手段を有する光信号処理装置に関するものであ
る。
（従来の技術） 信号処理分野において利用されている従来の電気回路
で構成されるトランスバーサルフィルタは、第６図に示
す構成となっている。データ入力端子１′から入力され
た電気信号は、遅延器３−１〜３−ｎにより順次遅延さ
れる。各遅延器の出力は、重み付け回路５−１〜５−ｎ
によって重み付けされた後、加算器６で加算され、出力
端子４′に処理された出力を得る。重み付け回路の係数
は、可変な回路が実現されているが、一般に遅延量は固
定である。つまり、後から変更できない。この重み付け
係数を０とすることにより、ある遅延量の信号を０とす
ることができる。処理される信号は、アナログ信号、デ
ィジタル信号の場合があり、時間的に連続または離散の
場合がある。振幅がディジタルで、時間的には離散の場
合が通常のディジタル信号処理（DSP）と呼ばれてい
る。第６図の例では振幅がアナログ、時間的には離散の
場合を示している。
で構成されるトランスバーサルフィルタは、第６図に示
す構成となっている。データ入力端子１′から入力され
た電気信号は、遅延器３−１〜３−ｎにより順次遅延さ
れる。各遅延器の出力は、重み付け回路５−１〜５−ｎ
によって重み付けされた後、加算器６で加算され、出力
端子４′に処理された出力を得る。重み付け回路の係数
は、可変な回路が実現されているが、一般に遅延量は固
定である。つまり、後から変更できない。この重み付け
係数を０とすることにより、ある遅延量の信号を０とす
ることができる。処理される信号は、アナログ信号、デ
ィジタル信号の場合があり、時間的に連続または離散の
場合がある。振幅がディジタルで、時間的には離散の場
合が通常のディジタル信号処理（DSP）と呼ばれてい
る。第６図の例では振幅がアナログ、時間的には離散の
場合を示している。
従来、電気回路で構成するディジタル回路のシフトレ
ジスタにおいては、第７図に示す通り、遅延器３−１
〜３−ｎを縦列的に接続し、データ入力端子７−１に
入力された論理の１または０を示す２値電気信号を、遅
延器３−１〜３−ｎにおいてクロック端子７−２に
入力されるクロックパルスに従って順次ラッチすること
により、遅延量の異なる２値信号（論理）出力を出力端
子４′−１〜４′−ｎに得ている。多くの場合、各遅延
器３−１〜３−ｎの遅延量D1〜Dnは同一である。高
周波回路の場合は、テレビ回路によく見られるように、
第８図に示すようにクロックを用いずに、導線内を伝搬
する電気信号が遅延することを利用して、求める遅延量
を発生するためのコイルを、各遅延器３−１〜３−ｎの
遅延素子とし、固定遅延量を与えることもよく用いられ
ている。
ジスタにおいては、第７図に示す通り、遅延器３−１
〜３−ｎを縦列的に接続し、データ入力端子７−１に
入力された論理の１または０を示す２値電気信号を、遅
延器３−１〜３−ｎにおいてクロック端子７−２に
入力されるクロックパルスに従って順次ラッチすること
により、遅延量の異なる２値信号（論理）出力を出力端
子４′−１〜４′−ｎに得ている。多くの場合、各遅延
器３−１〜３−ｎの遅延量D1〜Dnは同一である。高
周波回路の場合は、テレビ回路によく見られるように、
第８図に示すようにクロックを用いずに、導線内を伝搬
する電気信号が遅延することを利用して、求める遅延量
を発生するためのコイルを、各遅延器３−１〜３−ｎの
遅延素子とし、固定遅延量を与えることもよく用いられ
ている。
他方、遅延量が可変の電気回路で構成されたシフトレ
ジスタの例を第９図に示す。データ入力端子９−１に入
力された信号は、クロック入力端子９−２に入力された
クロック信号に従って順次遅延回路３−１〜３−ｎを伝
搬し、ある遅延時間を経た後、遅延器出力端子４′−１
〜４′−ｎに現れる。遅延器出力端子４′−１〜４′−
ｎが、選択的に出力端子４″−１〜４″−ｍへ接続さ
れ、シフトレジスタ出力となる。この選択は可変であ
り、出力設定端子９から所望遅延量の選択が可能であ
る。この回路は、第９図中の点線で囲んだ部分を１個の
ICで実現した実例がある。
ジスタの例を第９図に示す。データ入力端子９−１に入
力された信号は、クロック入力端子９−２に入力された
クロック信号に従って順次遅延回路３−１〜３−ｎを伝
搬し、ある遅延時間を経た後、遅延器出力端子４′−１
〜４′−ｎに現れる。遅延器出力端子４′−１〜４′−
ｎが、選択的に出力端子４″−１〜４″−ｍへ接続さ
れ、シフトレジスタ出力となる。この選択は可変であ
り、出力設定端子９から所望遅延量の選択が可能であ
る。この回路は、第９図中の点線で囲んだ部分を１個の
ICで実現した実例がある。
さらに、光固定遅延回路を用いた光処理回路の実例を
第10図に示す。この回路は、昭和63年電子情報通信学会
秋季全国大会、Ｂ−407「WDM光スプレッドスペクトラム
の実験」に発表されている、光スペクトラム拡散通信
（CDM）用の光符号化器および光相関器の構成を示して
いる。光入力端子10−１に入力された光パルスは、光分
配器８″によって分配され、光固定遅延器３−１〜３−
ｎに分配される。別個の遅延量を持った光固定遅延器３
−１〜３−ｎを出た光パルスは、光合成器７″で合成さ
れ、光出力端子10−４に処理後の光パルスを得る。先の
論文では、光分配器８″、光合成器７″は２×２のシン
グルモードファイバカプラの組合せで実現されており、
光固定遅延器３−１〜３−ｎはシングルモード光ファイ
バで実現されている。しかしながら、この光処理回路は
光固定営遅延器が固定であるので、処理特性が固定であ
る。
第10図に示す。この回路は、昭和63年電子情報通信学会
秋季全国大会、Ｂ−407「WDM光スプレッドスペクトラム
の実験」に発表されている、光スペクトラム拡散通信
（CDM）用の光符号化器および光相関器の構成を示して
いる。光入力端子10−１に入力された光パルスは、光分
配器８″によって分配され、光固定遅延器３−１〜３−
ｎに分配される。別個の遅延量を持った光固定遅延器３
−１〜３−ｎを出た光パルスは、光合成器７″で合成さ
れ、光出力端子10−４に処理後の光パルスを得る。先の
論文では、光分配器８″、光合成器７″は２×２のシン
グルモードファイバカプラの組合せで実現されており、
光固定遅延器３−１〜３−ｎはシングルモード光ファイ
バで実現されている。しかしながら、この光処理回路は
光固定営遅延器が固定であるので、処理特性が固定であ
る。
第11図に光可変遅延手段の一例を示す。これは、特願
昭62−257831号（特開平１−99335号）に記載されてい
る光可変遅延素子として、半導体レーザへ光パルスを注
入し光励起によって発振する光パルスの時間の遅れを利
用している。この方法はバイアス電流を調整することに
よって、アナログ的に遅延量を変えることができる利点
があるが、製造技術上または制御技術上困難な要因が多
いので、現状の技術では実用的ではなく、遅延量は現状
では最大2ns程度しかとれないと考えられている。
昭62−257831号（特開平１−99335号）に記載されてい
る光可変遅延素子として、半導体レーザへ光パルスを注
入し光励起によって発振する光パルスの時間の遅れを利
用している。この方法はバイアス電流を調整することに
よって、アナログ的に遅延量を変えることができる利点
があるが、製造技術上または制御技術上困難な要因が多
いので、現状の技術では実用的ではなく、遅延量は現状
では最大2ns程度しかとれないと考えられている。
以上の従来技術を見るとわかるように、電気回路にお
いては遅延量が可変、つまり、ハード要素を交換するこ
となく、遅延量および重み付け係数を任意に何度でもそ
のつど変更できる装置が実現されているが、光回路にお
いては、遅延回路は一般的には固定であり、可変な素子
は現実的な装置化には困難な点が多い。
いては遅延量が可変、つまり、ハード要素を交換するこ
となく、遅延量および重み付け係数を任意に何度でもそ
のつど変更できる装置が実現されているが、光回路にお
いては、遅延回路は一般的には固定であり、可変な素子
は現実的な装置化には困難な点が多い。
（発明が解決しようとする課題） 本発明の目的は、従来実現されていなかった遅延時間
が可変で、入出力間の処理特性を必要に応じて変えるこ
とのできる光可変遅延手段を具備した光信号処理装置を
提供することにある。
が可変で、入出力間の処理特性を必要に応じて変えるこ
とのできる光可変遅延手段を具備した光信号処理装置を
提供することにある。
（課題を解決するための手段） 本発明の光信号処理装置は、入力光が入力される分岐
（合流）比を変えることができる第１の光分岐合流手段
と、第１の光路と光の伝搬時間を遅延させる光遅延手段
を含む第２の光路との組と、分岐（合流）比を変えるこ
とができる第２の光分岐合流手段とを具備し、前記第１
の光分岐合流手段と初段の前記第２の光分岐合流手段が
上記光路の組で接続され、前記第２の光分岐合流手段が
前記光路の組により縦続的に複数接続される。
（合流）比を変えることができる第１の光分岐合流手段
と、第１の光路と光の伝搬時間を遅延させる光遅延手段
を含む第２の光路との組と、分岐（合流）比を変えるこ
とができる第２の光分岐合流手段とを具備し、前記第１
の光分岐合流手段と初段の前記第２の光分岐合流手段が
上記光路の組で接続され、前記第２の光分岐合流手段が
前記光路の組により縦続的に複数接続される。
すなわち本発明の光信号処理装置は、光信号を入力信
号とし、光信号を出力信号とし、内部の処理も光信号と
して行う。さらに、光遅延手段として光可変遅延手段を
用いることができ、これは、固定的遅延手段と、光回路
の切り換え手段または分配量可変手段により構成するこ
とができる。
号とし、光信号を出力信号とし、内部の処理も光信号と
して行う。さらに、光遅延手段として光可変遅延手段を
用いることができ、これは、固定的遅延手段と、光回路
の切り換え手段または分配量可変手段により構成するこ
とができる。
（作用） 本発明の光信号処理装置は、遅延時間が可変な光遅延
回路を用いているので、従来のように、同一の遅延回路
を縦列的に並べて必要な遅延量の点のみを選択し不必要
な遅延量に相当するタップを遊ばせて遅延素子数を多く
することなく、必要な遅延時間のみを設定し、かつハー
ド的に回路が出来上がった後も、装置外部からの制御信
号によって遅延時間を変えることができる。
回路を用いているので、従来のように、同一の遅延回路
を縦列的に並べて必要な遅延量の点のみを選択し不必要
な遅延量に相当するタップを遊ばせて遅延素子数を多く
することなく、必要な遅延時間のみを設定し、かつハー
ド的に回路が出来上がった後も、装置外部からの制御信
号によって遅延時間を変えることができる。
また、固定的光遅延手段および光回路の切り換え手段
または分配量可変手段は何れも既存の技術であるため実
現性は確かである。
または分配量可変手段は何れも既存の技術であるため実
現性は確かである。
さらに、入力から出力まで光信号の状態のままであ
り、現状でも各機能は光導波路で実現できるから、光導
波路等を用いた全光IC回路化が可能となるので、他の光
機能素子と同一光基板上に集積できる。
り、現状でも各機能は光導波路で実現できるから、光導
波路等を用いた全光IC回路化が可能となるので、他の光
機能素子と同一光基板上に集積できる。
（実施例） 実施例１ 第１図は、本発明の光信号処理装置の第１の実施例を
示す。光入力端子１から入った光信号は、分岐比が可変
な光可変カプラ６−１を通り、光出力端子４へ直接出力
される場合が遅延量が最小（D0とする）となる。光可変
カプラ６−１〜６−ｎは、例えばLiNbO3基板上の平行な
２本の光導波路に電極を平行に設置し、その電極に加え
る電圧によって生じる電気光学効果を利用して分岐比を
制御するものであり、従来から公知の製造方法で製造さ
れている。例えば、光可変カプラ６−１に加える電圧を
制御して光入力端子１から来た光信号を光カプラ６−２
へ切り換え（100％）、光カプラ６−２の制御電圧を制
御して遅延器３″−１へ光信号を切り換えると、光出力
端子４には遅延器３″−１が発生する遅延量D1だけ遅延
量が増して、総遅延量はD0＋D1となる。D0＝０と近似す
ると、以下同様の原理でD1,D1＋D2,D1＋D2＋D3・・・＋
Dnの遅延量を得ることができる。
示す。光入力端子１から入った光信号は、分岐比が可変
な光可変カプラ６−１を通り、光出力端子４へ直接出力
される場合が遅延量が最小（D0とする）となる。光可変
カプラ６−１〜６−ｎは、例えばLiNbO3基板上の平行な
２本の光導波路に電極を平行に設置し、その電極に加え
る電圧によって生じる電気光学効果を利用して分岐比を
制御するものであり、従来から公知の製造方法で製造さ
れている。例えば、光可変カプラ６−１に加える電圧を
制御して光入力端子１から来た光信号を光カプラ６−２
へ切り換え（100％）、光カプラ６−２の制御電圧を制
御して遅延器３″−１へ光信号を切り換えると、光出力
端子４には遅延器３″−１が発生する遅延量D1だけ遅延
量が増して、総遅延量はD0＋D1となる。D0＝０と近似す
ると、以下同様の原理でD1,D1＋D2,D1＋D2＋D3・・・＋
Dnの遅延量を得ることができる。
実施例２ 本発明の光信号処理装置を用いて、フィルタ特性を可
変にしたトランスバーサルフィルタを第２図に示す。光
入力端子１から入った光信号は、可変な光遅延器３″−
１〜３″−ｎで遅延を受け、必要に応じて光カプラ６−
１〜６−ｎを動作させることにより、光出力端子４−1,
4−２に必要な出力信号を得る。第６図との対比を示す
と以下のようになる。第６図の電気回路で構成するトラ
ンスバーサルフィルタは基本原理の通り、遅延回路、重
み付け手段、加算回路をそれぞれ別個のデバイスで実現
しているが、第２図に示した本発明の光信号処理装置で
は重み付け手段及び加算回路は同一のデバイスで実現し
ている。
変にしたトランスバーサルフィルタを第２図に示す。光
入力端子１から入った光信号は、可変な光遅延器３″−
１〜３″−ｎで遅延を受け、必要に応じて光カプラ６−
１〜６−ｎを動作させることにより、光出力端子４−1,
4−２に必要な出力信号を得る。第６図との対比を示す
と以下のようになる。第６図の電気回路で構成するトラ
ンスバーサルフィルタは基本原理の通り、遅延回路、重
み付け手段、加算回路をそれぞれ別個のデバイスで実現
しているが、第２図に示した本発明の光信号処理装置で
は重み付け手段及び加算回路は同一のデバイスで実現し
ている。
この回路はCDM用の符号器として動作させることがで
きる。CDM用符号器は１個の光パルスを入力すると、あ
る決まったパターンを持ったパルス列を発生する装置で
ある。CDM用符号器を第２図の構成で実現できることは
第２図を見れば自明であるが、簡単に説明する。光入力
端子１から１個の光パルスを入力すると、その光パルス
は可変な光遅延器３″−１〜３″−ｎで遅延を受け、必
要に応じて光カプラ６−１〜６−ｎを動作させることに
より出力端子４−1,4−２に必要なパルス列を得ること
ができる。
きる。CDM用符号器は１個の光パルスを入力すると、あ
る決まったパターンを持ったパルス列を発生する装置で
ある。CDM用符号器を第２図の構成で実現できることは
第２図を見れば自明であるが、簡単に説明する。光入力
端子１から１個の光パルスを入力すると、その光パルス
は可変な光遅延器３″−１〜３″−ｎで遅延を受け、必
要に応じて光カプラ６−１〜６−ｎを動作させることに
より出力端子４−1,4−２に必要なパルス列を得ること
ができる。
また、この回路はCDM用の復号器として動作させるこ
とができる。CDM用復号器は、あるパターンを持ったパ
ルス列を入力すると、そのパターンが復号器内に遅延量
のパターンとして内蔵するパターンとの相関をとる装置
である。相関がとれた時には出力として大きな光パルス
を得るが、相関がとれないとき、つまりパターンが不一
致のときには小さな光パルスとなる。光可変遅延によっ
て、複数の異なるビットレートおよびパターンに合わせ
て符号化を行うことができる。
とができる。CDM用復号器は、あるパターンを持ったパ
ルス列を入力すると、そのパターンが復号器内に遅延量
のパターンとして内蔵するパターンとの相関をとる装置
である。相関がとれた時には出力として大きな光パルス
を得るが、相関がとれないとき、つまりパターンが不一
致のときには小さな光パルスとなる。光可変遅延によっ
て、複数の異なるビットレートおよびパターンに合わせ
て符号化を行うことができる。
第３図に、本発明の重み付けおよび加算手段に用いる
光カプラ６−１〜６−ｎの実施例を示す。この光カプラ
５は、例えばLiNbO3基板上に作った２本の光導波路に電
極を近づけて作ったものであるが、この電極に加れる制
御電圧を制御端子２−１に与えることにより、分岐比を
変えることができる。と同時に光入力端子１と２に入る
光の合成比を変えて、これらの光を合成することができ
る。
光カプラ６−１〜６−ｎの実施例を示す。この光カプラ
５は、例えばLiNbO3基板上に作った２本の光導波路に電
極を近づけて作ったものであるが、この電極に加れる制
御電圧を制御端子２−１に与えることにより、分岐比を
変えることができる。と同時に光入力端子１と２に入る
光の合成比を変えて、これらの光を合成することができ
る。
このような本発明においては、光遅延器３″〜１−
３″〜ｎを第４図又は第５図のように構成することがで
きる。
３″〜ｎを第４図又は第５図のように構成することがで
きる。
第４図の構成においては、光入力端子１から入った光
信号は１×ｎ光スイッチ８によってｎ個ある端子へ択一
的に出力される。光固定遅延器３−１〜３−ｎはそれぞ
れ異なる遅延時間を持つ。これらは、例えば光ファイ
バ、光導波路から成る光の伝搬時間を利用した遅延素子
により構成される。つまり、１×ｎスイッチ８によりい
ずれか一つの径路を選択することにより、光入力端子１
と光出力端子４間の遅延時間を選択することができる。
信号は１×ｎ光スイッチ８によってｎ個ある端子へ択一
的に出力される。光固定遅延器３−１〜３−ｎはそれぞ
れ異なる遅延時間を持つ。これらは、例えば光ファイ
バ、光導波路から成る光の伝搬時間を利用した遅延素子
により構成される。つまり、１×ｎスイッチ８によりい
ずれか一つの径路を選択することにより、光入力端子１
と光出力端子４間の遅延時間を選択することができる。
第５図の構成においては、光フリップフロップ形の光
遅延器３′−１〜３′−ｎに制御端子を設けることによ
って、遅延時間の制御を行うことができる。この制御端
子に加える光フリップフロップのバイアス条件を変える
ことによって、光フリップフロップの動作を停止するこ
とができるので、１×ｎの光スイッチ８は受動素子の１
×ｎの光分配器８′に置き換えて光遅延器３′−１〜
３′−ｎに光信号を分配し、ｎ×１の光スイッチ７は受
動素子のｎ×１の光合成器７′に置き換える構成になっ
ている。
遅延器３′−１〜３′−ｎに制御端子を設けることによ
って、遅延時間の制御を行うことができる。この制御端
子に加える光フリップフロップのバイアス条件を変える
ことによって、光フリップフロップの動作を停止するこ
とができるので、１×ｎの光スイッチ８は受動素子の１
×ｎの光分配器８′に置き換えて光遅延器３′−１〜
３′−ｎに光信号を分配し、ｎ×１の光スイッチ７は受
動素子のｎ×１の光合成器７′に置き換える構成になっ
ている。
本発明の光信号処理装置を用いて、可変なシフトレジ
スタを構成したときの全体図は、第１図、第２図、第４
図、第５図で実現できる。一例として第２図で説明する
と、光入力端子１から入った光信号は、可変な光遅延器
３″−１〜３″−ｎで可変的な遅延を受け、必要に応じ
て光カプラ６−１〜６−ｎを動作させることにより、光
出力端子４−1,4−２に必要な遅延量の出力信号を得
る。可変な光遅延器３″−１〜３″−ｎには第４図、第
５図等の構成をあてはめることができる。なお、光遅延
器は固定的な遅延器でもよいが、可変な光遅延器を用い
た方が、柔軟な構成となる。
スタを構成したときの全体図は、第１図、第２図、第４
図、第５図で実現できる。一例として第２図で説明する
と、光入力端子１から入った光信号は、可変な光遅延器
３″−１〜３″−ｎで可変的な遅延を受け、必要に応じ
て光カプラ６−１〜６−ｎを動作させることにより、光
出力端子４−1,4−２に必要な遅延量の出力信号を得
る。可変な光遅延器３″−１〜３″−ｎには第４図、第
５図等の構成をあてはめることができる。なお、光遅延
器は固定的な遅延器でもよいが、可変な光遅延器を用い
た方が、柔軟な構成となる。
光固定遅延器は、光ファイバ、光導波路、光フリップ
フロップで実現できる。また、光カプラ６−１〜６−ｎ
は第３図に示す光カプラ５において、光入力端子１と２
に光の入力すると、光出力端子３および４に両方の入力
を合成した出力を得ることができる。光カプラ５に加え
る電圧によって、カプラの分岐比を変えることができる
ので、光入力端子２からの入力を遮断して光入力端子１
からの入力のみを光出力端子３または光出力端子４に出
力したり、光入力端子１からの入力を遮断して光入力端
子２からの入力のみを出力することができる。この機能
によって可変なシフトレジスタは入出力間の遅延量を変
えることができる。一例として第２図においてD1＋D2の
遅延量が必要な時は、光カプラ６−２のみ動作させ、他
の光カプラは動作させないように電圧を設定すればよ
い。ここに、光カプラを「動作させる」とは、第３図に
おいて、光入力端子１からの入力のみを光出力端子３ま
たは４に出すことを意味し、「動作させない」とは、光
入力端子２からの入力のみを光出力端子３または４に出
すことを意味する。なお、第３図の光カプラ５の光入力
端子１に入った光信号は、理想的、近似的には光出力端
子３と４に分配されるので、一方の出力端子３に100％
出力させると、光出力端子４には出力されない。光入力
端子２に入力された場合も同様であるので、出力として
光出力端子３と４の何れを使うかによって制御電圧の加
え方が異なる。
フロップで実現できる。また、光カプラ６−１〜６−ｎ
は第３図に示す光カプラ５において、光入力端子１と２
に光の入力すると、光出力端子３および４に両方の入力
を合成した出力を得ることができる。光カプラ５に加え
る電圧によって、カプラの分岐比を変えることができる
ので、光入力端子２からの入力を遮断して光入力端子１
からの入力のみを光出力端子３または光出力端子４に出
力したり、光入力端子１からの入力を遮断して光入力端
子２からの入力のみを出力することができる。この機能
によって可変なシフトレジスタは入出力間の遅延量を変
えることができる。一例として第２図においてD1＋D2の
遅延量が必要な時は、光カプラ６−２のみ動作させ、他
の光カプラは動作させないように電圧を設定すればよ
い。ここに、光カプラを「動作させる」とは、第３図に
おいて、光入力端子１からの入力のみを光出力端子３ま
たは４に出すことを意味し、「動作させない」とは、光
入力端子２からの入力のみを光出力端子３または４に出
すことを意味する。なお、第３図の光カプラ５の光入力
端子１に入った光信号は、理想的、近似的には光出力端
子３と４に分配されるので、一方の出力端子３に100％
出力させると、光出力端子４には出力されない。光入力
端子２に入力された場合も同様であるので、出力として
光出力端子３と４の何れを使うかによって制御電圧の加
え方が異なる。
可変なシフトレジスタは第２図に示したと同様に、第
１図、第４図、第５図でも実施できる。
１図、第４図、第５図でも実施できる。
（発明の効果） 以上述べたように、本発明の光信号処理装置は、光可
変遅延手段を具備する全光演算装置であり、入出力間の
処理特性を必要に応じて変えることができる。また従来
のように、光信号を一たん電気信号に変換した後に、再
び光信号に変換する必要がないので、光電気変換回路、
電気光変換回路、電気処理回路による速度制約、処理制
約を受けることがない。また固定的光遅延手段および光
回路の切り換え手段または分配量可変手段の構成要素
は、何れも既存の技術であるため実現性は確かである。
変遅延手段を具備する全光演算装置であり、入出力間の
処理特性を必要に応じて変えることができる。また従来
のように、光信号を一たん電気信号に変換した後に、再
び光信号に変換する必要がないので、光電気変換回路、
電気光変換回路、電気処理回路による速度制約、処理制
約を受けることがない。また固定的光遅延手段および光
回路の切り換え手段または分配量可変手段の構成要素
は、何れも既存の技術であるため実現性は確かである。
また可変するに際して、部品の交換を伴うことなく、
光信号経路がすべて光部品で構成されているので、可変
であるにもかかわらず、光修正回路化が可能であるとい
う特長を有する。
光信号経路がすべて光部品で構成されているので、可変
であるにもかかわらず、光修正回路化が可能であるとい
う特長を有する。
第１図は本発明の光信号処理装置の第１の実施例を示す
図、 第２図は本発明の光信号処理装置の第２の実施例を示す
図、 第３図は光スイッチの動作説明図、 第４図は光可変遅延手段の構成例を示す図、 第５図は光可変遅延手段の他の構成例を示す図、 第６図はトランスバーサルフィルタの原理図を示すとと
もに、電気回路で構成する従来技術によるトランスバー
サルフィルタの構成図、 第７図は従来技術のうち、電気回路で構成するディジタ
ルのシフトレジスタを示す図、 第８図は従来技術のうち、電気回路で構成し、クロック
を用いない遅延回路を示す図、 第９図は従来技術のうち、電気回路で構成し、クロック
を用いる可変シフトレジスタ回路を示す図、 第10図は従来技術のうち、光回路で構成した光符号器お
よび相関器を示す図、 第11図は従来技術のうち、光回路で構成した光演算器を
示す図である。 1,2……光入力端子 １′……入力端子 １−1,1−２……光入力端子 ２−１……制御端子 ３……光出力端子 ３−１〜３−ｎ……光固定遅延器 ３′−１〜３′−ｎ、３″−１〜３″−ｎ、３−１〜
３−ｎ……光遅延器 4,4−１〜４−ｎ……光出力端子 ４′……出力端子 ４′−１〜４′−ｎ……遅延器出力端子 ４″−１〜４″−ｍ……出力端子 ５……光カプラ ５−０〜５−ｎ……重み付け回路 ６……加算器 ６−１〜６−ｎ……光カプラ ６′−１〜６′−ｍ……光スイッチ ７……ｎ×１の光スイッチ ７′……ｎ×１の光合成器 ７″……光合成器 ７−１……データ入力端子 ７−２……クロック入力端子 ８……１×ｎの光スイッチ ８′……１×ｎの光分配器 ８″……光分配器 ８−１……データ入力端子 ９……出力設定端子 ９−１……データ入力端子 ９−２……クロック入力端子 10−１……光入力端子 10−４……光出力端子 11……印加電気信号源
図、 第２図は本発明の光信号処理装置の第２の実施例を示す
図、 第３図は光スイッチの動作説明図、 第４図は光可変遅延手段の構成例を示す図、 第５図は光可変遅延手段の他の構成例を示す図、 第６図はトランスバーサルフィルタの原理図を示すとと
もに、電気回路で構成する従来技術によるトランスバー
サルフィルタの構成図、 第７図は従来技術のうち、電気回路で構成するディジタ
ルのシフトレジスタを示す図、 第８図は従来技術のうち、電気回路で構成し、クロック
を用いない遅延回路を示す図、 第９図は従来技術のうち、電気回路で構成し、クロック
を用いる可変シフトレジスタ回路を示す図、 第10図は従来技術のうち、光回路で構成した光符号器お
よび相関器を示す図、 第11図は従来技術のうち、光回路で構成した光演算器を
示す図である。 1,2……光入力端子 １′……入力端子 １−1,1−２……光入力端子 ２−１……制御端子 ３……光出力端子 ３−１〜３−ｎ……光固定遅延器 ３′−１〜３′−ｎ、３″−１〜３″−ｎ、３−１〜
３−ｎ……光遅延器 4,4−１〜４−ｎ……光出力端子 ４′……出力端子 ４′−１〜４′−ｎ……遅延器出力端子 ４″−１〜４″−ｍ……出力端子 ５……光カプラ ５−０〜５−ｎ……重み付け回路 ６……加算器 ６−１〜６−ｎ……光カプラ ６′−１〜６′−ｍ……光スイッチ ７……ｎ×１の光スイッチ ７′……ｎ×１の光合成器 ７″……光合成器 ７−１……データ入力端子 ７−２……クロック入力端子 ８……１×ｎの光スイッチ ８′……１×ｎの光分配器 ８″……光分配器 ８−１……データ入力端子 ９……出力設定端子 ９−１……データ入力端子 ９−２……クロック入力端子 10−１……光入力端子 10−４……光出力端子 11……印加電気信号源
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 3/00,1/31 H04B 10/00 G06E 1/00 H04Q 11/00
Claims (6)
- 【請求項１】入力光が入力される分岐（合流）比を変え
ることができる第１の光分岐合流手段と、第１の光路と
光の伝搬時間を遅延させる光遅延手段を含む第２の光路
との組と、分岐（合流）比を変えることができる第２の
光分岐合流手段とを具備し、前記第１の光分岐合流手段
と初段の前記第２の光分岐合流手段が上記光路の組で接
続され、前記第２の光分岐合流手段が前記光路の組によ
り縦続的に複数接続されたことを特徴とする光信号処理
装置。 - 【請求項２】前記第１の光分岐合流手段に出力光を取り
出す手段を付加したことを特徴とする請求項１に記載の
光信号処理装置。 - 【請求項３】最終段の前記第２の光分岐合流手段から出
力光を取り出す手段を付加したことを特徴とする請求項
１に記載の光信号処理装置。 - 【請求項４】前記光遅延手段が光遅延量を変えることが
できる光遅延手段であることを特徴とする請求項１乃至
３のいずれか１項に記載の光信号処理装置。 - 【請求項５】前記光遅延手段が、互いに異なる固定遅延
量を与える複数の光固定遅延回路と、入力される光を前
記光固定遅延回路の内１つを選択して入力する第１の切
替え手段と、前記光固定遅延回路から出力される光を選
択して出力する第２の切替え手段とからなることを特徴
とする請求項４に記載の光信号処理装置。 - 【請求項６】前記光遅延手段が、互いに異なる固定遅延
量を与える複数個の光固定遅延回路と、入力された光を
前記光固定遅延回路へ等分岐する光分岐手段と、前記光
固定遅延回路の出力を等合流する光合流手段とを具備
し、前記光固定遅延回路は光の通過状態と阻止状態とを
切替える手段を有することを特徴とする請求項４に記載
の光信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260248A JP2768997B2 (ja) | 1989-10-06 | 1989-10-06 | 光信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260248A JP2768997B2 (ja) | 1989-10-06 | 1989-10-06 | 光信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03123325A JPH03123325A (ja) | 1991-05-27 |
| JP2768997B2 true JP2768997B2 (ja) | 1998-06-25 |
Family
ID=17345411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1260248A Expired - Lifetime JP2768997B2 (ja) | 1989-10-06 | 1989-10-06 | 光信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2768997B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4668557B2 (ja) * | 2004-07-07 | 2011-04-13 | 日本電信電話株式会社 | 光センサ |
| JP4902447B2 (ja) * | 2007-07-06 | 2012-03-21 | 日本電信電話株式会社 | 波長分散補償回路 |
| JP5126958B2 (ja) * | 2007-11-06 | 2013-01-23 | 株式会社アドバンテスト | 光通過装置および試験装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5979696A (ja) * | 1982-10-28 | 1984-05-08 | Nec Corp | 光時間スイツチ |
| JPS60126630A (ja) * | 1983-12-14 | 1985-07-06 | Nec Corp | 光スイツチ |
| JPH0714228B2 (ja) * | 1986-08-20 | 1995-02-15 | 富士通株式会社 | 時分割波長分割併合型光交換通話路装置 |
-
1989
- 1989-10-06 JP JP1260248A patent/JP2768997B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03123325A (ja) | 1991-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3374174B2 (ja) | フォトニックネットワークのパケットルーティング方法およびフォトニックネットワーク用パケットルータ | |
| US5892864A (en) | Optical 1×N and N×N switching matrix having a tree structure | |
| JP3553881B2 (ja) | 偏光モード分散を補償するための方法および補償器 | |
| US5353114A (en) | Opto-electronic interferometic logic | |
| JP5222083B2 (ja) | 多方路光スイッチ | |
| JP3527455B2 (ja) | 光信号処理装置 | |
| JP2768997B2 (ja) | 光信号処理装置 | |
| US5764396A (en) | Optical regenerative circuit | |
| EP3874327B1 (en) | Optical finite impulse response filter with rate flexibility and multi-wavelength operation capability based on integrated delay lines with micro-ring resonators | |
| EP1328077B1 (en) | Optical pulse pattern generator | |
| JPH0586711B2 (ja) | ||
| US6901178B2 (en) | Fast tunable optical filter | |
| WO2012153817A1 (ja) | 光回路 | |
| JP2749901B2 (ja) | 光信号可変遅延装置を用いた光クロックの遅延方法 | |
| JP2000298295A (ja) | 光ａｄｍ | |
| Moriwaki et al. | 1,000-port Scale and 100-µs Switching with Carrier-grade Devices | |
| JP2004086027A (ja) | 光遅延装置ならびにその遅延時間差の測定方法および遅延時間の調整方法 | |
| Zhixun et al. | A full-duplex 5× 5 optical router based on a hybrid photonic-plasmonic switch | |
| JP2827501B2 (ja) | 光セルフ・ルーテイング回路 | |
| JP3816493B2 (ja) | 光信号処理装置 | |
| JPH1010588A (ja) | 導波路型光マトリクススイッチ | |
| JP2001242494A (ja) | 光信号処理回路 | |
| Miliou et al. | Designing an all-optical packet filtering module for WDM broadcast-and-select star networks | |
| JPS61116495A (ja) | 光空間分割スイツチ | |
| JP2748726B2 (ja) | 光セルフルーティング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100410 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100410 Year of fee payment: 12 |