JP2763079B2 - セクタマーク検出方法及び回路 - Google Patents
セクタマーク検出方法及び回路Info
- Publication number
- JP2763079B2 JP2763079B2 JP2629992A JP2629992A JP2763079B2 JP 2763079 B2 JP2763079 B2 JP 2763079B2 JP 2629992 A JP2629992 A JP 2629992A JP 2629992 A JP2629992 A JP 2629992A JP 2763079 B2 JP2763079 B2 JP 2763079B2
- Authority
- JP
- Japan
- Prior art keywords
- sector
- signal
- sector mark
- detected
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プリフォーマットされ
たセクタマークを検出してセクタ同期を行う光ディスク
装置のセクタマーク検出方法及び検出回路に関するもの
である。
たセクタマークを検出してセクタ同期を行う光ディスク
装置のセクタマーク検出方法及び検出回路に関するもの
である。
【０００２】
【従来技術】光ディスク装置はトラック間隔を数ミクロ
ンオーダに設定できるために大きな記憶容量が得られ、
近年、計算機システム等の大容量記憶装置として注目さ
れている。
ンオーダに設定できるために大きな記憶容量が得られ、
近年、計算機システム等の大容量記憶装置として注目さ
れている。
【０００３】図４(a) は光ディスクのセクタ構造を示す
ものであり、各セクタＳＲの先頭部に該セクタＳＲの先
頭を示すセクタマークＳｍが、また、それに続いて各セ
クタＳＲの番地を示すＩＤマークが物理的な凹凸である
ピットとして刻設されており、該セクタマークＳｍ等は
データ領域Ｄに対して既にフォーマッチィングされてい
る領域という意味でプリフォーマット領域Ｆと呼ばれて
いる。
ものであり、各セクタＳＲの先頭部に該セクタＳＲの先
頭を示すセクタマークＳｍが、また、それに続いて各セ
クタＳＲの番地を示すＩＤマークが物理的な凹凸である
ピットとして刻設されており、該セクタマークＳｍ等は
データ領域Ｄに対して既にフォーマッチィングされてい
る領域という意味でプリフォーマット領域Ｆと呼ばれて
いる。
【０００４】データ領域Ｄにデータの記録や再生を行う
には、アドレス情報（ＩＤ番号）に基づいて目的とする
セクタＳＲを探すようになっており、この時にプリフォ
ーマット領域Ｆに形成されているセクタマークＳｍより
の再生信号Ｓｒ（図４(b) ）を判別してセクタマーク検
出信号を出力するセクタマーク検出回路が設けられる。
には、アドレス情報（ＩＤ番号）に基づいて目的とする
セクタＳＲを探すようになっており、この時にプリフォ
ーマット領域Ｆに形成されているセクタマークＳｍより
の再生信号Ｓｒ（図４(b) ）を判別してセクタマーク検
出信号を出力するセクタマーク検出回路が設けられる。
【０００５】図５は従来のセクタマーク検出回路の一例
を示すものである。最小ピット長さと光ディスクの回転
速度で決まるピット間隔τを１単位とし、５τ検出器２
６、３τ検出器２８の２つのパルス幅検出器が設けら
れ、５τ検出パルスは３０τディレイ回路３０を介し
て、また直接多数決回路１００に出力される。一方、３
τ検出パルスは２４τディレイ回路３２、１４τディレ
イ回路３４及び８τディレイ回路３６の各々で遅延され
た後、多数決回路１００に出力される。
を示すものである。最小ピット長さと光ディスクの回転
速度で決まるピット間隔τを１単位とし、５τ検出器２
６、３τ検出器２８の２つのパルス幅検出器が設けら
れ、５τ検出パルスは３０τディレイ回路３０を介し
て、また直接多数決回路１００に出力される。一方、３
τ検出パルスは２４τディレイ回路３２、１４τディレ
イ回路３４及び８τディレイ回路３６の各々で遅延され
た後、多数決回路１００に出力される。
【０００６】即ち、図７に示すようにセクタマークＳｍ
の再生信号Ｓｒが正しく得られると、時刻ｔ1 〜ｔ4 の
各検出パルスが、上記各ディレイ回路３０〜３６で遅延
を受けて時刻ｔ5 で同時に多数決回路１００に与えら
れ、該多数決回路１００は５つの検出パルスの中、例え
ば３パルス以上が得られればセクタマーク検出信号を出
力する。
の再生信号Ｓｒが正しく得られると、時刻ｔ1 〜ｔ4 の
各検出パルスが、上記各ディレイ回路３０〜３６で遅延
を受けて時刻ｔ5 で同時に多数決回路１００に与えら
れ、該多数決回路１００は５つの検出パルスの中、例え
ば３パルス以上が得られればセクタマーク検出信号を出
力する。
【０００７】上記多数決回路１００は図６に示すように
上記５つの検出されるべきパルス数の中、実際は何個の
パルスが検出されたかを検出するパルス数判定手段１０
が備えられ、該パルス数判定手段１０は例えば上記５つ
の入力すべきパルスの中、３個のパルスが検出されると
検出パルス数〔３〕（即ち、組合せ 5Ｃ3 〔５パルス中
３パルスが検出される組合せ〕を満足している場合）と
して対応する検出パルス数信号Ｓｃ1 をＯＮ（例えば
“０”）にする。５つの入力の中、４つまで検出される
と検出パルス数〔４〕に対応する検出パルス数信号Ｓｃ
2 及び検出パルス数〔３〕に対応する検出パルス数信号
Ｓｃ1 をＯＮにする。
上記５つの検出されるべきパルス数の中、実際は何個の
パルスが検出されたかを検出するパルス数判定手段１０
が備えられ、該パルス数判定手段１０は例えば上記５つ
の入力すべきパルスの中、３個のパルスが検出されると
検出パルス数〔３〕（即ち、組合せ 5Ｃ3 〔５パルス中
３パルスが検出される組合せ〕を満足している場合）と
して対応する検出パルス数信号Ｓｃ1 をＯＮ（例えば
“０”）にする。５つの入力の中、４つまで検出される
と検出パルス数〔４〕に対応する検出パルス数信号Ｓｃ
2 及び検出パルス数〔３〕に対応する検出パルス数信号
Ｓｃ1 をＯＮにする。
【０００８】これ等の各検出パルス数信号Ｓｃ1 ，Ｓｃ
2 ，Ｓｃ3 はマルチプレクサ２０を構成するアンドゲー
トＧ1 、Ｇ2 、Ｇ3 に入力されているとともに、該アン
ドゲートＧ1 、Ｇ2 、Ｇ3 には図示しないマイクロプロ
セッサより数設定がなされている。すなわち、マイクロ
プロセッサより検出パルス数〔３〕に対応する設定信号
Ｑ1 がＯＮ（例えば“０”）が入力されていると、パル
ス数判定手段１０での検出パルス数が〔３〕以上のと
き、アンドゲートＧ1 がＯＮとなり、セクタマーク検出
信号Ｓｔを出力する。マイクロプロセッサより検出パル
ス数〔４〕が設定されているとき（設定信号Ｑ2 がＯＮ
になっているとき）、パルス数判定手段１０での検出パ
ルス数が〔４〕（検出パルス数信号Ｓｃ1 ，Ｓｃ2 がＯ
Ｎ）以上のとき、アンドゲートＧ2 がＯＮとなってセク
タマーク検出信号Ｓｔを出力するが、このとき検出パル
ス数が〔３〕以下ではセクタマーク検出信号Ｓｔは出力
されない。
2 ，Ｓｃ3 はマルチプレクサ２０を構成するアンドゲー
トＧ1 、Ｇ2 、Ｇ3 に入力されているとともに、該アン
ドゲートＧ1 、Ｇ2 、Ｇ3 には図示しないマイクロプロ
セッサより数設定がなされている。すなわち、マイクロ
プロセッサより検出パルス数〔３〕に対応する設定信号
Ｑ1 がＯＮ（例えば“０”）が入力されていると、パル
ス数判定手段１０での検出パルス数が〔３〕以上のと
き、アンドゲートＧ1 がＯＮとなり、セクタマーク検出
信号Ｓｔを出力する。マイクロプロセッサより検出パル
ス数〔４〕が設定されているとき（設定信号Ｑ2 がＯＮ
になっているとき）、パルス数判定手段１０での検出パ
ルス数が〔４〕（検出パルス数信号Ｓｃ1 ，Ｓｃ2 がＯ
Ｎ）以上のとき、アンドゲートＧ2 がＯＮとなってセク
タマーク検出信号Ｓｔを出力するが、このとき検出パル
ス数が〔３〕以下ではセクタマーク検出信号Ｓｔは出力
されない。
【０００９】上記図５、図６に示した従来のセクタマー
ク検出回路の動作を図８に示すタイミング図に基づいて
更に説明する。まず上位の制御装置よりリード指示（ラ
イト指示、イレーズ指示）されると、トラックサーボＯ
Ｎとなる。このトラックサーボのＯＮ後や、トラックジ
ャンプ終了時に、読み出し（書き込み、イレーズ）指示
信号Ｓｑが図５に示すプリセクタサーチ信号作成手段４
０に入力され、これによってプリセクタサーチが開始す
る。すなわち、該プリセクタサーチ信号作成手段４０よ
りプリセクタサーチ信号Ｓｐが出力され、このプリセク
タサーチ信号Ｓｐは上記５τ検出器２６、３τ検出器２
８を開いて、再生信号を入力させるために使用される
が、このとき、セクタマークＳｍの位置が最初から判っ
ていないので、相当長い時間Ｔｏ（例えば１０００ｂｙ
ｔ程度）上記５τ検出器２６、３τ検出器２８を開くよ
うにしないと上記再生信号からセクタマークＳｍを検出
できない。
ク検出回路の動作を図８に示すタイミング図に基づいて
更に説明する。まず上位の制御装置よりリード指示（ラ
イト指示、イレーズ指示）されると、トラックサーボＯ
Ｎとなる。このトラックサーボのＯＮ後や、トラックジ
ャンプ終了時に、読み出し（書き込み、イレーズ）指示
信号Ｓｑが図５に示すプリセクタサーチ信号作成手段４
０に入力され、これによってプリセクタサーチが開始す
る。すなわち、該プリセクタサーチ信号作成手段４０よ
りプリセクタサーチ信号Ｓｐが出力され、このプリセク
タサーチ信号Ｓｐは上記５τ検出器２６、３τ検出器２
８を開いて、再生信号を入力させるために使用される
が、このとき、セクタマークＳｍの位置が最初から判っ
ていないので、相当長い時間Ｔｏ（例えば１０００ｂｙ
ｔ程度）上記５τ検出器２６、３τ検出器２８を開くよ
うにしないと上記再生信号からセクタマークＳｍを検出
できない。
【００１０】しかしながら、一旦セクタマークＳｍが検
出されると、次のセクタマークＳｍの位置は該最初のセ
クタマーク位置より予測することができる。そこで、上
記最初のセクタマークＳｍに対応するセクタマーク検出
信号Ｓｔ1 が出力されると、該セクタマーク検出信号Ｓ
ｔ1 は上位の制御装置に帰され、ここで次のセクタマー
クＳｍの位置付近でのデータのみ上記検出器２６、２８
に入力するウインドパルスＳｗが形成され、このウイン
ドパルスＳｗを利用して上記検出器２６、２８を開くこ
とによって以後のセクタマークの検出がなされる。
出されると、次のセクタマークＳｍの位置は該最初のセ
クタマーク位置より予測することができる。そこで、上
記最初のセクタマークＳｍに対応するセクタマーク検出
信号Ｓｔ1 が出力されると、該セクタマーク検出信号Ｓ
ｔ1 は上位の制御装置に帰され、ここで次のセクタマー
クＳｍの位置付近でのデータのみ上記検出器２６、２８
に入力するウインドパルスＳｗが形成され、このウイン
ドパルスＳｗを利用して上記検出器２６、２８を開くこ
とによって以後のセクタマークの検出がなされる。
【００１１】
【発明が解決しようとする課題】ところが、上記プリセ
クタサーチにおけるように長い時間、上記検出器２６、
２８を開くと、ノイズや記録ドメインによって得られる
再生信号によって、誤検出する確率が高くなる。
クタサーチにおけるように長い時間、上記検出器２６、
２８を開くと、ノイズや記録ドメインによって得られる
再生信号によって、誤検出する確率が高くなる。
【００１２】更に、セクタマークＳｍが誤検出かどうか
の判断は、ＩＤを検出してＩＤが読めない時に誤検出と
判定し、誤検出を判定すると再びプリセクタサーチを繰
り返すことになり、処理性能が低下する。
の判断は、ＩＤを検出してＩＤが読めない時に誤検出と
判定し、誤検出を判定すると再びプリセクタサーチを繰
り返すことになり、処理性能が低下する。
【００１３】そこで、セクタマークＳｍの誤検出を防止
するため、図５、図６に示した多数決回路１００の設定
数を大きくする、例えば、多数決回路１００で５つの検
出パルスの内の４つが得られた時にセクタマークの検出
パルスを出力するように厳しくする。しかし、このよう
に多数決回路１００の設定数を大きくすると、プリセク
タサーチ以外でのセクタマークＳｍの検出性能が極端に
低くなってしまい、検出性能の向上と誤検出の防止とが
両立できない問題があった。
するため、図５、図６に示した多数決回路１００の設定
数を大きくする、例えば、多数決回路１００で５つの検
出パルスの内の４つが得られた時にセクタマークの検出
パルスを出力するように厳しくする。しかし、このよう
に多数決回路１００の設定数を大きくすると、プリセク
タサーチ以外でのセクタマークＳｍの検出性能が極端に
低くなってしまい、検出性能の向上と誤検出の防止とが
両立できない問題があった。
【００１４】本発明はこのような従来の問題点に鑑みて
なされたもので、プリセクタサーチにおけるセクタマー
クの誤検出の確率をできるだけ小さく抑えるとともにプ
リセクタサーチ以外の期間でセクタマークの検出が確実
に行い得る光ディスク装置のセクタマーク検出回路を提
供することを目的とする。
なされたもので、プリセクタサーチにおけるセクタマー
クの誤検出の確率をできるだけ小さく抑えるとともにプ
リセクタサーチ以外の期間でセクタマークの検出が確実
に行い得る光ディスク装置のセクタマーク検出回路を提
供することを目的とする。
【００１５】
【課題を解決するための手段】本発明は上記の目的を達
成するために以下の手段を採用している。すなわち、セ
クタマークＳｍより検出されるべき所定数のパルスが所
定の設定数以上の数で検出されたときに、セクタマーク
Ｓｍを検出したとみなすともに、プリセクタサーチによ
って最初のセクタマークＳｍが検出された後は、ウイン
ドパルスＳｗによってセクタマークＳｍの位置部分のデ
ータに基づいた検出がなされるセクタマーク検出方法に
おいて、プリセクタサーチ期間Ｔo の上記設定数をウイ
ンドパルスＳｗ確立後の設定数より大きくしたセクタマ
ーク検出方法である。
成するために以下の手段を採用している。すなわち、セ
クタマークＳｍより検出されるべき所定数のパルスが所
定の設定数以上の数で検出されたときに、セクタマーク
Ｓｍを検出したとみなすともに、プリセクタサーチによ
って最初のセクタマークＳｍが検出された後は、ウイン
ドパルスＳｗによってセクタマークＳｍの位置部分のデ
ータに基づいた検出がなされるセクタマーク検出方法に
おいて、プリセクタサーチ期間Ｔo の上記設定数をウイ
ンドパルスＳｗ確立後の設定数より大きくしたセクタマ
ーク検出方法である。
【００１６】上記方法を実現するためにこの発明は、図
１に示すように、セクタマークＳｍより検出されるべき
所定数のパルスの中、何個のパルスが検出されたかを判
定するパルス数判定手段１０と、該パルス数判定手段１
０より出力される検出パルス数信号Ｓｃの中、設定数以
上の数に対応する検出パルス数信号Ｓｃが入力したとき
に、セクタマーク検出信号Ｓｔを出力するマルチプレク
サ２０とよりなる多数決回路１００を備え、プリセクタ
サーチ信号Ｓｐによって最初のセクタマークＳｍが検出
された後は、ウインドパルスＳｗによってセクタマーク
Ｓｍの位置部分のみのデータに基づいた検出がなされる
セクタマーク検出回路において、プリセクタサーチ信号
Ｓｐが入力されたときは、設定数Ａに対応する数設定信
号Ｑ2 をマルチプレクサ２０に入力し、ウインドパルス
Ｓｗ確立後は上記設定数Ａより小さい設定数Ｂに対応す
る数設定信号Ｑ1 をマルチプレクサ２０に入力するゲー
ト回路３０を上記多数決回路１００に設けるようにし
た。
１に示すように、セクタマークＳｍより検出されるべき
所定数のパルスの中、何個のパルスが検出されたかを判
定するパルス数判定手段１０と、該パルス数判定手段１
０より出力される検出パルス数信号Ｓｃの中、設定数以
上の数に対応する検出パルス数信号Ｓｃが入力したとき
に、セクタマーク検出信号Ｓｔを出力するマルチプレク
サ２０とよりなる多数決回路１００を備え、プリセクタ
サーチ信号Ｓｐによって最初のセクタマークＳｍが検出
された後は、ウインドパルスＳｗによってセクタマーク
Ｓｍの位置部分のみのデータに基づいた検出がなされる
セクタマーク検出回路において、プリセクタサーチ信号
Ｓｐが入力されたときは、設定数Ａに対応する数設定信
号Ｑ2 をマルチプレクサ２０に入力し、ウインドパルス
Ｓｗ確立後は上記設定数Ａより小さい設定数Ｂに対応す
る数設定信号Ｑ1 をマルチプレクサ２０に入力するゲー
ト回路３０を上記多数決回路１００に設けるようにし
た。
【００１７】
【作用】プリセクタサーチ時に設定数を大きくすること
によって、セクタマークＳｍの誤検出率が低くなり、そ
の後小さい設定数とすることでプリセクタマークは確実
に検出され、無用のリトライを行うことを防止できる。
によって、セクタマークＳｍの誤検出率が低くなり、そ
の後小さい設定数とすることでプリセクタマークは確実
に検出され、無用のリトライを行うことを防止できる。
【００１８】上記ゲート回路３０ではプリセクタサーチ
信号Ｓｐが入力されている期間は大きい設定数に対応す
る設定信号Ｑ1 が出力され、プリセクタゲート信号Ｓｐ
が入力されていない期間は、小さい設定数に対応する設
定信号Ｑ2 が出力され、マルチプレクサ２０のそれぞれ
の設定数に対応するゲートを開く。これによってプリセ
クタサーチ時とそれ以外のときとで、設定数を変更でき
ることになる。
信号Ｓｐが入力されている期間は大きい設定数に対応す
る設定信号Ｑ1 が出力され、プリセクタゲート信号Ｓｐ
が入力されていない期間は、小さい設定数に対応する設
定信号Ｑ2 が出力され、マルチプレクサ２０のそれぞれ
の設定数に対応するゲートを開く。これによってプリセ
クタサーチ時とそれ以外のときとで、設定数を変更でき
ることになる。
【００１９】
【実施例】図２は本発明の一実施例を示すブロック図、
図３は図１のタイミング図である。
図３は図１のタイミング図である。
【００２０】パルス数判定手段１０から検出パルス数
〔３〕、〔４〕、〔５〕に対応する検出パルス数信号Ｓ
ｃ1 、Ｓｃ2 、Ｓｃ3 の反転信号が出力され、またマル
チプレクサ２０を構成する各アンドゲートＧ1 、Ｇ2 、
Ｇ3 に入力されるようになっており、さらに各アンドゲ
ートＧ1 、Ｇ2 、Ｇ3 の出力はオアゲートＧ10より出力
されている。上記したようにこの検出パルス数信号Ｓｃ
は、例えば検出パルス数が〔４〕であると、検出パルス
数〔５〕に対応する検出パルス数信号Ｓｃ3 は“１”
（ノンアクティブ）、検出パルス数〔４〕、〔３〕に対
応する検出パルス数信号Ｓｃが“０”（アクティブ）に
なる。
〔３〕、〔４〕、〔５〕に対応する検出パルス数信号Ｓ
ｃ1 、Ｓｃ2 、Ｓｃ3 の反転信号が出力され、またマル
チプレクサ２０を構成する各アンドゲートＧ1 、Ｇ2 、
Ｇ3 に入力されるようになっており、さらに各アンドゲ
ートＧ1 、Ｇ2 、Ｇ3 の出力はオアゲートＧ10より出力
されている。上記したようにこの検出パルス数信号Ｓｃ
は、例えば検出パルス数が〔４〕であると、検出パルス
数〔５〕に対応する検出パルス数信号Ｓｃ3 は“１”
（ノンアクティブ）、検出パルス数〔４〕、〔３〕に対
応する検出パルス数信号Ｓｃが“０”（アクティブ）に
なる。
【００２１】一方、アンドゲートＧ4 の一方の端子に
は、プリセクタサーチ信号作成手段４０より出力される
プリセクタサーチ信号Ｓｐが反転されて入力され、ま
た、該アンドゲートＧ4 の他方の端子にはマイクロプロ
セッサ１より検出パルス数〔３〕に対応する設定信号Ｑ
1 が入力され、その出力は上記アンドゲートＧ1 に入力
されている。
は、プリセクタサーチ信号作成手段４０より出力される
プリセクタサーチ信号Ｓｐが反転されて入力され、ま
た、該アンドゲートＧ4 の他方の端子にはマイクロプロ
セッサ１より検出パルス数〔３〕に対応する設定信号Ｑ
1 が入力され、その出力は上記アンドゲートＧ1 に入力
されている。
【００２２】上記プリセクタサーチ信号作成手段４０の
出力はオアゲートＧ5 にも入力されるとともに、該オア
ゲートＧ5 の他方の端子にはマイクロプロセッサ１より
の検出パルス数〔４〕に対応する設定信号Ｑ2 が入力さ
れ、その出力は上記アンドゲートＧ2 の他方の端子に入
力されている。
出力はオアゲートＧ5 にも入力されるとともに、該オア
ゲートＧ5 の他方の端子にはマイクロプロセッサ１より
の検出パルス数〔４〕に対応する設定信号Ｑ2 が入力さ
れ、その出力は上記アンドゲートＧ2 の他方の端子に入
力されている。
【００２３】更に、マイクロプロセッサ１よりの検出パ
ルス数〔５〕に対応する設定信号Ｑ 3 は上記アンドゲー
トＧ3 に入力されている。この構成により上位の制御装
置よりプリセクタサーチ信号作成手段４０に読み出しＩ
Ｄ（記録ＩＤ、消去ＩＤ）が与えられると、プリセクタ
サーチゲート信号作成手段４０は図３(a) に示すような
プリセクタサーチ信号Ｓｐを出力する。一方、マイクロ
プロセッサ１よりの設定信号Ｑ1 が“０”（アクティ
ブ）に設定されるが、アンドゲートＧ4 には上記のよう
にプリセクタサーチ信号Ｓｐが反転されて入力されてい
るので、該アンドゲートＧ4 はＯＦＦとなり、更に、ア
ンドゲートＧ1 もＯＦＦとなる。ところが、上記プリセ
クタサーチ信号ＳｐはオアゲートＧ5 を介して、マルチ
プレクサ２０のアンドゲートＧ2 に検出パルス数〔４〕
の設定信号Ｑ2 として入力されることになる。
ルス数〔５〕に対応する設定信号Ｑ 3 は上記アンドゲー
トＧ3 に入力されている。この構成により上位の制御装
置よりプリセクタサーチ信号作成手段４０に読み出しＩ
Ｄ（記録ＩＤ、消去ＩＤ）が与えられると、プリセクタ
サーチゲート信号作成手段４０は図３(a) に示すような
プリセクタサーチ信号Ｓｐを出力する。一方、マイクロ
プロセッサ１よりの設定信号Ｑ1 が“０”（アクティ
ブ）に設定されるが、アンドゲートＧ4 には上記のよう
にプリセクタサーチ信号Ｓｐが反転されて入力されてい
るので、該アンドゲートＧ4 はＯＦＦとなり、更に、ア
ンドゲートＧ1 もＯＦＦとなる。ところが、上記プリセ
クタサーチ信号ＳｐはオアゲートＧ5 を介して、マルチ
プレクサ２０のアンドゲートＧ2 に検出パルス数〔４〕
の設定信号Ｑ2 として入力されることになる。
【００２４】この状態でパルス数判定手段１０よりパル
ス数〔４〕、又は〔５〕のいずれかが検出されたとき、
検出パルス数信号Ｓｃ2 又はＳｃ3 とＳｃ2 がアクティ
ブとなりアンドゲートＧ2 をＯＮすることになって、オ
アゲートＧ10よりセクタマーク検出信号Ｓｔ1 が出力さ
れることになる。ところが、検出パルス数〔３〕に対応
する検出パルス数信号Ｓｃ1 がパルス数判定手段１０よ
り出力されても、アンドゲートＧ1 はＯＦＦされている
ので、セクタマーク検出信号Ｓｔ1 は出力されないこと
になる。
ス数〔４〕、又は〔５〕のいずれかが検出されたとき、
検出パルス数信号Ｓｃ2 又はＳｃ3 とＳｃ2 がアクティ
ブとなりアンドゲートＧ2 をＯＮすることになって、オ
アゲートＧ10よりセクタマーク検出信号Ｓｔ1 が出力さ
れることになる。ところが、検出パルス数〔３〕に対応
する検出パルス数信号Ｓｃ1 がパルス数判定手段１０よ
り出力されても、アンドゲートＧ1 はＯＦＦされている
ので、セクタマーク検出信号Ｓｔ1 は出力されないこと
になる。
【００２５】このようにセクタマーク検出信号Ｓｔ1 が
出力されると、上位の制御装置はセクタマークウインド
信号Ｓｗを所定間隔で出力するとともに、上記プリセク
タサーチ信号Ｓｐを“１”（ＯＦＦ）にする。
出力されると、上位の制御装置はセクタマークウインド
信号Ｓｗを所定間隔で出力するとともに、上記プリセク
タサーチ信号Ｓｐを“１”（ＯＦＦ）にする。
【００２６】これによって、該プリセクタサーチ信号Ｓ
ｐが反転されて入力されているアンドゲートＧ4 はＯＮ
となり、検出パルス数〔３〕に対応する設定信号Ｑ1 が
アンドゲートＧ1 に与えられることになる。この状態で
検出パルス数〔３〕より大きな数に対応する検出パルス
数信号Ｓｃ1 〔（検出パルス数〔４〕のときＳｃ1 とＳ
ｃ2 ）又は（検出パルス数〔５〕のときＳｃ1 、Ｓ
ｃ2 、Ｓｃ3 ）〕がアクティブになると、オアゲートＧ
10よりセクタマーク検出信号Ｓｔ2 、Ｓｔ3 …が出力さ
れることになる。従って、上記のように一旦ウインドパ
ルスＳｗが確立した後は検出パルス数〔３〕以上でセク
タマーク検出信号Ｓｔを出力することになる。
ｐが反転されて入力されているアンドゲートＧ4 はＯＮ
となり、検出パルス数〔３〕に対応する設定信号Ｑ1 が
アンドゲートＧ1 に与えられることになる。この状態で
検出パルス数〔３〕より大きな数に対応する検出パルス
数信号Ｓｃ1 〔（検出パルス数〔４〕のときＳｃ1 とＳ
ｃ2 ）又は（検出パルス数〔５〕のときＳｃ1 、Ｓ
ｃ2 、Ｓｃ3 ）〕がアクティブになると、オアゲートＧ
10よりセクタマーク検出信号Ｓｔ2 、Ｓｔ3 …が出力さ
れることになる。従って、上記のように一旦ウインドパ
ルスＳｗが確立した後は検出パルス数〔３〕以上でセク
タマーク検出信号Ｓｔを出力することになる。
【００２７】尚、図２においてマイクロプロセッサ１よ
り設定信号Ｑ2 、Ｑ3 （検出パルス数〔３〕、〔４〕に
対応）も出力できるようになっており、プリセクタサー
チ期間及びセクタマークウインド確立後のセクタサーチ
に一貫して、例えば、検出パルス数〔４〕を設定するこ
とができる。
り設定信号Ｑ2 、Ｑ3 （検出パルス数〔３〕、〔４〕に
対応）も出力できるようになっており、プリセクタサー
チ期間及びセクタマークウインド確立後のセクタサーチ
に一貫して、例えば、検出パルス数〔４〕を設定するこ
とができる。
【００２８】
【発明の効果】以上説明したようにこの発明はプリセク
タサーチ期間はセクタマークの設定数を大きく、セクタ
マークウインドが確立した後は上記設定数を小さくして
いるので、プリセクタサーチでのセクタマーク誤検出の
頻度が小さく（従来より５０％程度小さく）なり、リト
ライに要する時間を短くすることができるとともに、プ
リセクタサーチ期間以外での検出確率を上げることがで
きる効果がある。
タサーチ期間はセクタマークの設定数を大きく、セクタ
マークウインドが確立した後は上記設定数を小さくして
いるので、プリセクタサーチでのセクタマーク誤検出の
頻度が小さく（従来より５０％程度小さく）なり、リト
ライに要する時間を短くすることができるとともに、プ
リセクタサーチ期間以外での検出確率を上げることがで
きる効果がある。
【図１】本発明原理ブロック図である。
【図２】本発明実施例ブロック図である。
【図３】図２のタイミング図である。
【図４】トラックフォーマットを示す概念図である。
【図５】従来例ブロック図である。
【図６】多数決回路のブロック図である。
【図７】従来例タイミング図である。
【図８】従来例タイミング図である。
１ マイクロプロセッサ １０ パルス数判定手段 ２０ マルチプレクサ ３０ ゲート回路 １００ 多数決回路 Ａ，Ｂ 設定数 Ｇ4 アンドゲート Ｓｃ 検出パルス数信号 Ｓｍ セクタマーク Ｔｏ プリセクタサーチ期間 Ｓｐ プリセクタサーチ信号 Ｓｔ セクタマーク検出信号 Ｓｗ ウインドパルス Ｑ1 ，Ｑ2 数設定信号
Claims (5)
- 【請求項１】 セクタマーク(Sm)より検出されるべき所
定数のパルスが所定の設定数以上で検出されたときに、
セクタマーク(Sm)を検出したとみなすともに、プリセク
タサーチによって最初のセクタマーク(Sm)が検出された
後は、ウインドパルス(Sw)によってセクタマーク(Sm)の
位置部分のデータに基づいた検出がなされるセクタマー
ク検出方法において、 プリセクタサーチ期間(To)の上記設定数をウインドパル
ス(Sw)確立後の設定数より大きくしたことを特徴とする
セクタマーク検出方法。 - 【請求項２】 セクタマーク(Sm)より検出されるべき所
定数のパルスの中、何個のパルスが検出されたかを判定
するパルス数判定手段(10)と、該パルス数判定手段(10)
より出力される検出パルス数信号(Sc)の中、設定数以上
の数に対応する検出パルス数信号(Sc)が入力したとき
に、セクタマーク検出信号(St)を出力するマルチプレク
サ(20)とよりなる多数決回路(100) を備え、プリセクタ
サーチ信号(Sp)によって最初のセクタマーク(Sm)が検出
された後は、ウインドパルス(Sw)によってセクタマーク
(Sm)の位置部分のみの再生信号に基づいた検出がなされ
るセクタマーク検出回路において、 プリセクタサーチ信号(Sp)が入力されたときは、設定数
(A) に対応する数設定信号(Q2)をマルチプレクサ(20)に
入力し、ウインドパルス(Sw)確立後は上記設定数(A) よ
り小さい設定数(B) に対応する数設定信号(Q1)をマルチ
プレクサ(20)に入力するゲート回路(30)を上記多数決回
路(100) に設けたことを特徴とするセクタマーク検出回
路。 - 【請求項３】 上記ゲート回路(30)がプリセクタサーチ
信号(Sp)によって、上記設定数(B) に対応する数設定信
号(Q1)のマルチプレクサ(20)への入力をＯＦＦするアン
ドゲート(G4)を備えるとともに、プリセクタサーチ信号
(Sp)を上記設定数(A) に対応する数設定信号(Q2)として
マルチプレクサ(20)へ入力する請求項２に記載のセクタ
マーク検出回路。 - 【請求項４】 上記設定数(B) が〔３〕であり、設定数
(A) が〔４〕である請求項３に記載のセクタマーク検出
回路。 - 【請求項５】 上記設定数(A) あるいはそれより大きい
数がマイクロプロセッサ(1) からも設定できるようにし
た請求項２に記載のセクタマーク検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2629992A JP2763079B2 (ja) | 1992-02-13 | 1992-02-13 | セクタマーク検出方法及び回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2629992A JP2763079B2 (ja) | 1992-02-13 | 1992-02-13 | セクタマーク検出方法及び回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05225703A JPH05225703A (ja) | 1993-09-03 |
| JP2763079B2 true JP2763079B2 (ja) | 1998-06-11 |
Family
ID=12189463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2629992A Expired - Fee Related JP2763079B2 (ja) | 1992-02-13 | 1992-02-13 | セクタマーク検出方法及び回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2763079B2 (ja) |
-
1992
- 1992-02-13 JP JP2629992A patent/JP2763079B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05225703A (ja) | 1993-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5446604A (en) | Apparatus for detecting addresses recorded on each sector of a disk by detecting a first address mark and then in the absence of a second address mark, generating a pseudo address mark a predetermined time after detecting the first address mark | |
| US5418659A (en) | Reliable time-domain demarcation of split formats in embedded-servo, zoned-data recording disk drives | |
| JP3021880B2 (ja) | 磁気ディスク記録媒体のアドレスマーク検出装置 | |
| JP3501636B2 (ja) | ハードディスクドライブのデータ補償回路及びその方法 | |
| KR100240788B1 (ko) | 디지탈 데이타 재생 장치 | |
| JP2763079B2 (ja) | セクタマーク検出方法及び回路 | |
| EP0833329A2 (en) | Reproducing apparatus for temporarily writing reproduced data into memory | |
| EP0409649B1 (en) | Information recording and reproducing device | |
| JPH02231621A (ja) | 回転記憶装置における情報転送方式 | |
| JP3008613B2 (ja) | ディスク状記録媒体のセクタマーク検出装置 | |
| KR100192437B1 (ko) | 광 기록 재생기의 기록에러 위치 검출장치 | |
| JPH0580070B2 (ja) | ||
| JP2933172B2 (ja) | 磁気記録再生装置 | |
| JP2567763B2 (ja) | ディスク再生装置の再生速度可変回路 | |
| JPH07147059A (ja) | 磁気ディスク装置 | |
| JP2560597B2 (ja) | デ−タ変換ディスク装置 | |
| JP2572383B2 (ja) | 磁気デイスク装置 | |
| JPH0512805A (ja) | デイスク装置 | |
| JPH05205277A (ja) | 光ヘツドのトラツキング位置検出方式 | |
| JPS61292275A (ja) | デ−タ記録再生方式 | |
| JPS61142572A (ja) | デ−タ記録方式 | |
| JPS60217562A (ja) | デ−タ記録方式 | |
| JPH0397142A (ja) | 光磁気ディスクの信号検出方法 | |
| JPS61971A (ja) | 記録円盤再生装置 | |
| KR940018732A (ko) | 고속 억세스용 하드 디스크의 억세스 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980310 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |