JP2758840B2 - 輝度調整回路 - Google Patents
輝度調整回路Info
- Publication number
- JP2758840B2 JP2758840B2 JP6259964A JP25996494A JP2758840B2 JP 2758840 B2 JP2758840 B2 JP 2758840B2 JP 6259964 A JP6259964 A JP 6259964A JP 25996494 A JP25996494 A JP 25996494A JP 2758840 B2 JP2758840 B2 JP 2758840B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- output
- brightness adjustment
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【0001】
【産業上の利用分野】本発明は蛍光表示管等の発光素子
や、そのような発光素子を用いた表示装置の輝度調整回
路に関するものである。
や、そのような発光素子を用いた表示装置の輝度調整回
路に関するものである。
【0002】
【従来の技術】蛍光表示管(以下「FL管」という)は
VTR等の機器において、動作表示や時刻表示等に用い
られている。例えば、このようなFL管を用いた数字表
示装置は、図4に示すように各桁が8字状に配された7
個のセグメントa〜gから成っている。尚、図4は3桁
表示の場合を示している。
VTR等の機器において、動作表示や時刻表示等に用い
られている。例えば、このようなFL管を用いた数字表
示装置は、図4に示すように各桁が8字状に配された7
個のセグメントa〜gから成っている。尚、図4は3桁
表示の場合を示している。
【0003】図5はこの3桁の数字の表示部をドライブ
するドライブ回路を示しており、40は第1桁のグリッ
ド電圧供給ライン41、第2桁のグリッド電圧供給ライ
ン42、第3桁のグリッド電圧供給ライン43に順位パ
ルスP1、P2、P3を与えるグリッド電圧供給回路で
ある。パルスP1は第1桁の7個のセグメントa〜gに
共通である。P2、P3についても同様に第2桁、第3
桁の7個のセグメントについて共通である。
するドライブ回路を示しており、40は第1桁のグリッ
ド電圧供給ライン41、第2桁のグリッド電圧供給ライ
ン42、第3桁のグリッド電圧供給ライン43に順位パ
ルスP1、P2、P3を与えるグリッド電圧供給回路で
ある。パルスP1は第1桁の7個のセグメントa〜gに
共通である。P2、P3についても同様に第2桁、第3
桁の7個のセグメントについて共通である。
【0004】50はアノード電圧供給回路であり、7個
のセグメントに対応する電圧Ea〜Egを出力する。P
1がライン41に与えられるとき、電圧Ea〜Egとし
て第1桁のセグメント用のアノード電圧が出力される。
同様に、P2、P3がライン42、43に与えられると
き、電圧Ea〜Egとして第2桁、第3桁のセグメント
用のアノード電圧が出力される。図5において、ライン
41〜43とライン51〜57の交点が各セグメントに
対応し、その交点の横のラインと縦のラインが共にハイ
レベルのとき当該セグメントが点灯する。
のセグメントに対応する電圧Ea〜Egを出力する。P
1がライン41に与えられるとき、電圧Ea〜Egとし
て第1桁のセグメント用のアノード電圧が出力される。
同様に、P2、P3がライン42、43に与えられると
き、電圧Ea〜Egとして第2桁、第3桁のセグメント
用のアノード電圧が出力される。図5において、ライン
41〜43とライン51〜57の交点が各セグメントに
対応し、その交点の横のラインと縦のラインが共にハイ
レベルのとき当該セグメントが点灯する。
【0005】パルスP1、P2、P3は図3(イ)に示
すような関係で回路40から出力される。このとき、各
FL管の輝度は100%とする。この輝度を可変するの
に、従来はパルスP1、P2、P3の幅を可変すること
によって行なっていた。図6はその可変の様子を示して
おり、100%の輝度を与える場合のパルス幅に対し
50%の輝度を与える場合のパルス幅はパルスの中心
Lから左右それぞれ半分ずつ幅狭となっている。
すような関係で回路40から出力される。このとき、各
FL管の輝度は100%とする。この輝度を可変するの
に、従来はパルスP1、P2、P3の幅を可変すること
によって行なっていた。図6はその可変の様子を示して
おり、100%の輝度を与える場合のパルス幅に対し
50%の輝度を与える場合のパルス幅はパルスの中心
Lから左右それぞれ半分ずつ幅狭となっている。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うにパルス幅を可変する輝度調整回路は輝度の可変設定
が難しい上に、回路規模も大きくなるという欠点があっ
た。
うにパルス幅を可変する輝度調整回路は輝度の可変設定
が難しい上に、回路規模も大きくなるという欠点があっ
た。
【0007】本発明はこのような点に鑑みなされたもの
であって、構成が簡単で、輝度の可変設定が容易な輝度
調整回路を提供することを目的とする。
であって、構成が簡単で、輝度の可変設定が容易な輝度
調整回路を提供することを目的とする。
【0008】
【課題を解決するための手段】上記の目的を達成するた
め本発明の第1の構成では、複数の発光素子の第1電極
に共通にパルスを与えるとともに前記複数の発光素子の
第2電極に個別に信号電圧を与えることによって所定の
表示を行なう表示装置の輝度調整回路であって、 前記
第1電極へ与えられる周期および幅が一定のパルスの数
を可変する手段をを設けている。
め本発明の第1の構成では、複数の発光素子の第1電極
に共通にパルスを与えるとともに前記複数の発光素子の
第2電極に個別に信号電圧を与えることによって所定の
表示を行なう表示装置の輝度調整回路であって、 前記
第1電極へ与えられる周期および幅が一定のパルスの数
を可変する手段をを設けている。
【0009】また、本発明の第2の構成では、前記第1
の構成の輝度調整回路において前記複数の発光素子は各
々が蛍光表示管であり、第1電極がグリッドで、第2電
極がアノードであることを特徴とする。
の構成の輝度調整回路において前記複数の発光素子は各
々が蛍光表示管であり、第1電極がグリッドで、第2電
極がアノードであることを特徴とする。
【0010】本発明の第3の構成では、複数の表示部
と、これら表示部を所定周期で順次繰り返し点灯するパ
ルスを発生する手段とを有する表示装置のための輝度調
整回路であって、クロックをカウントするカウンタと、
前記カウンタの出力に基いて前記複数の各表示部に対
応した点灯用パルスを発生するパルス形成回路と、輝度
調整用の操作手段と、前記操作手段の出力に応じて前記
パルス形成回路の出力パルスの一部をマスクする回路
と、前記カウンタに入力されるクロックの周期を前記操
作手段の出力に応じて切り換えるクロック切り換え回路
と、を有している。
と、これら表示部を所定周期で順次繰り返し点灯するパ
ルスを発生する手段とを有する表示装置のための輝度調
整回路であって、クロックをカウントするカウンタと、
前記カウンタの出力に基いて前記複数の各表示部に対
応した点灯用パルスを発生するパルス形成回路と、輝度
調整用の操作手段と、前記操作手段の出力に応じて前記
パルス形成回路の出力パルスの一部をマスクする回路
と、前記カウンタに入力されるクロックの周期を前記操
作手段の出力に応じて切り換えるクロック切り換え回路
と、を有している。
【0011】また、本発明の第4の構成では、蛍光表示
管で構成された表示部に対し、蛍光表示管のグリッドに
印加するパルスを加えるようにした表示装置のための輝
度調整回路において、前記グリッドに印加されるパルス
を発生するパルス発生回路と、輝度調整用の操作手段
と、前記パルス発生回路で発生されたパルスの一部を前
記操作手段の出力に応じて無効にする回路とを有する。
管で構成された表示部に対し、蛍光表示管のグリッドに
印加するパルスを加えるようにした表示装置のための輝
度調整回路において、前記グリッドに印加されるパルス
を発生するパルス発生回路と、輝度調整用の操作手段
と、前記パルス発生回路で発生されたパルスの一部を前
記操作手段の出力に応じて無効にする回路とを有する。
【0012】
【作用】上記第1の構成によると、所定期間当りのパル
スの数が変えられることになり、これによって発光素子
のトータルの点灯時間が変わり、輝度が変わることにな
る。そして、パルスの幅を変えるのでなく、マスキング
等によって、そのパルスの数を変えるのであるから、回
路的な設計が容易で輝度設定の精度も良い。
スの数が変えられることになり、これによって発光素子
のトータルの点灯時間が変わり、輝度が変わることにな
る。そして、パルスの幅を変えるのでなく、マスキング
等によって、そのパルスの数を変えるのであるから、回
路的な設計が容易で輝度設定の精度も良い。
【0013】
【0014】第3の構成によると、操作手段の操作によ
って所定時間当り何個のパルスをマスキングするかが決
まり、それによって点灯パルスの数が変えられることに
なる。そして、パルスを形成する元になるクロックの周
期を切り換えることができるので、操作手段によってパ
ルスの数が変えられるだけでなく、例えばマスクされる
期間の長さも変えることができ、その分、輝度の調整数
を多くとることができる。
って所定時間当り何個のパルスをマスキングするかが決
まり、それによって点灯パルスの数が変えられることに
なる。そして、パルスを形成する元になるクロックの周
期を切り換えることができるので、操作手段によってパ
ルスの数が変えられるだけでなく、例えばマスクされる
期間の長さも変えることができ、その分、輝度の調整数
を多くとることができる。
【0015】第4の構成によると、操作手段によってパ
ルスを無効にし、それによって点灯パルスの数が決ま
り、輝度を変えることができる。
ルスを無効にし、それによって点灯パルスの数が決ま
り、輝度を変えることができる。
【0016】
【実施例】以下、本発明の実施例を図面に従って説明す
る。まず、本発明の原理を図3を参照して説明する。図
3(イ)は先に述べた従来例の場合であるが、この従来
例の点灯パルスP1、P2、P3を含む単位周期Tを本
実施例では、図3(ロ)に示すように、4つの小周期
A、B、C、Dに分割している。
る。まず、本発明の原理を図3を参照して説明する。図
3(イ)は先に述べた従来例の場合であるが、この従来
例の点灯パルスP1、P2、P3を含む単位周期Tを本
実施例では、図3(ロ)に示すように、4つの小周期
A、B、C、Dに分割している。
【0017】そして、パルスP11、P12、P13の
幅と周期は同一であり、且つ一定不変とする。ただし、
P11、P12、P13は位相は異なっている。図3
(ロ)の如く、各小周期A、B、C、Dの全てにこれら
のパルスが存在した形で表示部に与えられるとき、輝度
を100%とする。そして、輝度を変える場合は、パル
スをマスクすることによって行なう。
幅と周期は同一であり、且つ一定不変とする。ただし、
P11、P12、P13は位相は異なっている。図3
(ロ)の如く、各小周期A、B、C、Dの全てにこれら
のパルスが存在した形で表示部に与えられるとき、輝度
を100%とする。そして、輝度を変える場合は、パル
スをマスクすることによって行なう。
【0018】図3(ハ)は小周期B、C、Dのパルスを
マスクし、小周期Aのパルスのみとした場合を示してお
り、このとき輝度は1/4(即ち25%)となる。図3
の実施例では輝度は100%、75%、50%、25%
の4段階に可変できる。図1はこれを実現するための回
路構成を示している。
マスクし、小周期Aのパルスのみとした場合を示してお
り、このとき輝度は1/4(即ち25%)となる。図3
の実施例では輝度は100%、75%、50%、25%
の4段階に可変できる。図1はこれを実現するための回
路構成を示している。
【0019】図1において、1は輝度調整用のICであ
り、3はそのクロック端子2を介して与えられるクロッ
クCLKをカウントするカウンタである。このIC1を
図4に示す如き3桁の表示部の表示に用いるものとする
と、カウンタ3は3カウントするごとにリセットされ
る。
り、3はそのクロック端子2を介して与えられるクロッ
クCLKをカウントするカウンタである。このIC1を
図4に示す如き3桁の表示部の表示に用いるものとする
と、カウンタ3は3カウントするごとにリセットされ
る。
【0020】カウンタ3の出力はパルス形成回路4に供
給される。パルス形成回路は図3(ロ)に示すようなパ
ルスを出力路4、5、6に出力する。即ち、出力路4に
は第1桁点灯用のパルスが出力され、出力路5、6には
それぞれ第2、第3桁点灯用のパルスが出力される。こ
れらのパルスはAND回路12、13、14へ印加され
る。
給される。パルス形成回路は図3(ロ)に示すようなパ
ルスを出力路4、5、6に出力する。即ち、出力路4に
は第1桁点灯用のパルスが出力され、出力路5、6には
それぞれ第2、第3桁点灯用のパルスが出力される。こ
れらのパルスはAND回路12、13、14へ印加され
る。
【0021】操作キー7は輝度調整用のキーであり、そ
の出力はマイクロコンピュータ8に取り込まれる。マイ
クロコンピュータ8は操作キー7の出力に応じた調整デ
ータをシリアルに出力する。この調整データは端子9を
通してIC1内部に入力され、デコーダ10で解読され
る。そのデコーダの出力はディミング用のタイミング作
成回路11へ与えられる。
の出力はマイクロコンピュータ8に取り込まれる。マイ
クロコンピュータ8は操作キー7の出力に応じた調整デ
ータをシリアルに出力する。この調整データは端子9を
通してIC1内部に入力され、デコーダ10で解読され
る。そのデコーダの出力はディミング用のタイミング作
成回路11へ与えられる。
【0022】このタイミング作成回路11から出力され
る信号の一部はカウンタ3へリセット信号として供給さ
れ、またパルス形成回路4の動作タイミング制御として
与えられる。タイミング作成回路11は、また、小周期
A、B、C、Dに関して1又は0を出力する。今、操作
キー7により輝度75%が設定されたとすると、図2の
(b)に示すように、小周期A、B、Cでは1、小周期
Dでは0を出力路15に出力する。
る信号の一部はカウンタ3へリセット信号として供給さ
れ、またパルス形成回路4の動作タイミング制御として
与えられる。タイミング作成回路11は、また、小周期
A、B、C、Dに関して1又は0を出力する。今、操作
キー7により輝度75%が設定されたとすると、図2の
(b)に示すように、小周期A、B、Cでは1、小周期
Dでは0を出力路15に出力する。
【0023】図2の(a)はタイミング作成回路11内
のカウンタ(図示せず)のカウント値を示している。こ
のカウンタは4カウントごとにリセットされるようにな
っている。図2の最上欄の0、1、2はカウンタ3のカ
ウント値であり、1桁、2桁、3桁の欄はパルス形成回
路4の出力を示す。ただし、1はハイレベル、0はロー
レベルである。
のカウンタ(図示せず)のカウント値を示している。こ
のカウンタは4カウントごとにリセットされるようにな
っている。図2の最上欄の0、1、2はカウンタ3のカ
ウント値であり、1桁、2桁、3桁の欄はパルス形成回
路4の出力を示す。ただし、1はハイレベル、0はロー
レベルである。
【0024】前記出力路15に出力された信号はAND
回路12、13、14に与えられる。その結果、小周期
DにおいてはパルスP11、P12、P13が無効にさ
れ(マスクされ)、出力端子16、17、18に導出さ
れないことになる。図3(ハ)の場合は、タイミング作
成回路11から出力路15に出力される信号はAのみが
1つで、B、C、Dが0となることはいうまでもない。
回路12、13、14に与えられる。その結果、小周期
DにおいてはパルスP11、P12、P13が無効にさ
れ(マスクされ)、出力端子16、17、18に導出さ
れないことになる。図3(ハ)の場合は、タイミング作
成回路11から出力路15に出力される信号はAのみが
1つで、B、C、Dが0となることはいうまでもない。
【0025】以上のようにして、周期Tにおける小周期
A、B、C、Dを操作キー7の操作に従ってマスクする
ことにより所定の時間当りのパルス数を変えて輝度を調
整することができる。上記実施例では4段階(100
%、75%、50%、25%)の調整しかできないが、
小周期の数を増やすことによって調整数を増加すること
が可能である。
A、B、C、Dを操作キー7の操作に従ってマスクする
ことにより所定の時間当りのパルス数を変えて輝度を調
整することができる。上記実施例では4段階(100
%、75%、50%、25%)の調整しかできないが、
小周期の数を増やすことによって調整数を増加すること
が可能である。
【0026】また、上記実施例において、マスクする周
期の幅を可変することによっても調整数を多くすること
ができる。図1において、点線ブロックで示すクロック
切り換え回路19は、それを行なうための手段である。
例えば、図2の例では小周期Dの期間に、入力端子2に
入力されるクロックCLKをそのまま通過させるモード
と、1/2に分周して通過させるモードとを設けること
によってマスクされる期間の長さを2つに場合分けで
き、その分、調整数が1つ増加する。
期の幅を可変することによっても調整数を多くすること
ができる。図1において、点線ブロックで示すクロック
切り換え回路19は、それを行なうための手段である。
例えば、図2の例では小周期Dの期間に、入力端子2に
入力されるクロックCLKをそのまま通過させるモード
と、1/2に分周して通過させるモードとを設けること
によってマスクされる期間の長さを2つに場合分けで
き、その分、調整数が1つ増加する。
【0027】また、小周期C、Dをマスクする場合に
も、同じようにクロックをそのまま通過させるモードと
分周するモードによって調整数が増加する。尚、クロッ
ク切り換え回路19はデコーダ10の出力によって制御
される。
も、同じようにクロックをそのまま通過させるモードと
分周するモードによって調整数が増加する。尚、クロッ
ク切り換え回路19はデコーダ10の出力によって制御
される。
【0028】
【発明の効果】以上説明したように本発明によれば、請
求項1に記載の如く、所定期間当りのパルスの数を変え
ることによって輝度を変えているので、マスキング等に
よって、そのパルスの数を変えることができ、回路的な
設計が容易で輝度設定の精度も良い。また、簡単な構成
で実現できる。
求項1に記載の如く、所定期間当りのパルスの数を変え
ることによって輝度を変えているので、マスキング等に
よって、そのパルスの数を変えることができ、回路的な
設計が容易で輝度設定の精度も良い。また、簡単な構成
で実現できる。
【0029】請求項3や請求項4によると、操作手段の
操作によって点灯パルスの数が変えられる。
操作によって点灯パルスの数が変えられる。
【0030】更に、請求項3の構成によると、パルスを
形成する元になるクロックの周期を切り換えることがで
きるので、操作手段によってパルスの数が変えられるだ
けでなく、例えばマスクされる期間の長さも変えること
ができ、その分、輝度の調整数を多くとることができ
る。
形成する元になるクロックの周期を切り換えることがで
きるので、操作手段によってパルスの数が変えられるだ
けでなく、例えばマスクされる期間の長さも変えること
ができ、その分、輝度の調整数を多くとることができ
る。
【図1】本発明を実施した輝度調整回路を示す回路図。
【図2】その動作説明図。
【図3】同じく動作説明図。
【図4】表示部の構成を示す図。
【図5】その駆動回路を示す図。
【図6】従来の輝度調整回路の調整方法を説明するため
の波形図。
の波形図。
1 輝度調整IC 2 クロック端子 3 カウンタ 4 パルス形成回路 7 操作キー 8 マイクロコンピュータ 10 デコーダ 11 タイミング作成回路 12、13、14 AND回路
Claims (4)
- 【請求項1】複数の発光素子の第1電極に共通にパルス
を与えるとともに前記複数の発光素子の第2電極に個別
に信号電圧を与えることによって所定の表示を行なう表
示装置の輝度調整回路であって、 前記第1電極へ与えられる 周期および幅が一定のパルス
の数を可変する手段を設けたことを特徴とする輝度調整
回路。 - 【請求項2】前記複数の発光素子は各々が蛍光表示管で
あり、第1電極がグリッドで、第2電極がアノードであ
ることを特徴とする請求項1に記載の輝度調整回路。 - 【請求項3】複数の表示部と、これら表示部を所定周期
で順次繰り返し点灯するパルスを発生する手段とを有す
る表示装置のための輝度調整回路であって、 クロックをカウントするカウンタと、 前記カウンタの出力に基いて前記複数の各表示部に対応
した点灯用パルスを発生するパルス形成回路と、 輝度調整用の操作手段と、 前記操作手段の出力に応じて前記パルス形成回路の出力
パルスの一部をマスクする回路と、 前記カウンタに入力されるクロックの周期を前記操作手
段の出力に応じて切り換えるクロック切り換え回路と、 を有することを特徴とする輝度調整回路。 - 【請求項4】蛍光表示管で構成された表示部に対し、蛍
光表示管のグリッドに印加するパルスを加えるようにし
た表示装置のための輝度調整回路において、前記グリッドに印加される パルスを発生するパルス発生
回路と、 輝度調整用の操作手段と、 前記パルス発生回路で発生されたパルスの一部を前記操
作手段の出力に応じて無効にする回路と、 を有することを特徴とする輝度調整回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6259964A JP2758840B2 (ja) | 1994-10-25 | 1994-10-25 | 輝度調整回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6259964A JP2758840B2 (ja) | 1994-10-25 | 1994-10-25 | 輝度調整回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08123352A JPH08123352A (ja) | 1996-05-17 |
JP2758840B2 true JP2758840B2 (ja) | 1998-05-28 |
Family
ID=17341381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6259964A Expired - Fee Related JP2758840B2 (ja) | 1994-10-25 | 1994-10-25 | 輝度調整回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2758840B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5857192A (ja) * | 1981-09-30 | 1983-04-05 | 富士通株式会社 | 液晶表示方式 |
JPH06103431B2 (ja) * | 1985-03-08 | 1994-12-14 | 株式会社アスキ− | デイスプレイコントロ−ラ |
-
1994
- 1994-10-25 JP JP6259964A patent/JP2758840B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08123352A (ja) | 1996-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920006906A (ko) | 표시장치의 구동회로 | |
US4356483A (en) | Matrix drive system for liquid crystal display | |
US4204209A (en) | Fluorescent display device comprising a pair of anode connection groups | |
JP2758840B2 (ja) | 輝度調整回路 | |
JPS5826036B2 (ja) | 表示デバイスのための制御回路 | |
US4362398A (en) | Multiplexed LCD analog timepiece | |
US4027305A (en) | System for driving liquid crystal display device | |
CA1147878A (en) | Gas discharge display circuit | |
KR200182551Y1 (ko) | 전자렌지의 조리시간 표시장치 | |
JPH08335056A (ja) | 表示装置 | |
JP4318900B2 (ja) | 遊技機 | |
JPH01200394A (ja) | 表示装置 | |
CN117082673B (zh) | 发光器件的亮度控制方法和装置、发光模组 | |
JPH01266595A (ja) | 発光ダイオードマトリックスディスプレイの点灯輝度制御装置 | |
JPS61200592A (ja) | 放電表示板の駆動方式 | |
SU1083225A1 (ru) | Устройство дл отображени информации | |
JPS5924891A (ja) | 放電表示板の駆動方式 | |
SU879636A1 (ru) | Устройство дл индикации | |
JP3038929B2 (ja) | 蛍光表示管コントローラ | |
JP2669334B2 (ja) | 表示駆動装置 | |
JPS6335035B2 (ja) | ||
SU987669A1 (ru) | Устройство дл цифровой индикации | |
JPH0654413B2 (ja) | 液晶表示素子の駆動装置 | |
JPH0667617A (ja) | 表示装置 | |
SU924742A1 (ru) | Устройство дл индикации |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |