JP2755983B2 - 時分割多重データ―パケット変換回路 - Google Patents

時分割多重データ―パケット変換回路

Info

Publication number
JP2755983B2
JP2755983B2 JP5555889A JP5555889A JP2755983B2 JP 2755983 B2 JP2755983 B2 JP 2755983B2 JP 5555889 A JP5555889 A JP 5555889A JP 5555889 A JP5555889 A JP 5555889A JP 2755983 B2 JP2755983 B2 JP 2755983B2
Authority
JP
Japan
Prior art keywords
data
packet
tdm
unit
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5555889A
Other languages
English (en)
Other versions
JPH02234544A (ja
Inventor
隆治 梶原
浩二 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5555889A priority Critical patent/JP2755983B2/ja
Publication of JPH02234544A publication Critical patent/JPH02234544A/ja
Application granted granted Critical
Publication of JP2755983B2 publication Critical patent/JP2755983B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 I .実施例と第1図との対応関係 II .実施例の構成及び動作 (i )パケットへの変換 (ii)TDMデータへの変換 III.実施例のまとめ IV .発明の変形態様 発明の効果 〔概 要〕 パケット通信を行なう高速LAN等に時分割データを扱
う端末装置を収容するときの時分割多重データ−パケッ
ト変換回路に関し、 時分割多重データとパケットデータとを効率良く変換
することを目的とし、 伝送路上の各回線の位置に関する情報を格納する回線
情報格納手段と、時分割多重データを格納する第1デー
タ格納手段と、このデータの格納を制御する第1書き込
み制御手段と、パケット作成の優先順位を決定する優先
順位決定手段と、第1データ格納手段の該当データを読
み出す制御を行なう第1読み出し制御手段と、ヘッダ部
を付加してパケットを作成するパケット作成手段とを備
えるように構成する。
〔産業上の利用分野〕
本発明は、パケット通信を行なう高速LAN等に時分割
データを扱う端末装置を収容するときの時分割多重デー
タ−パケット変換回路に関するものである。
〔従来の技術〕
近年、高速LAN等の普及に伴い、基幹系伝送路が高速
大容量化しており、この基幹系にパケット通信を採用す
る通信システムが増えつつある。パケット通信は、会話
等のような即時性を要求されない端末装置間の通信に適
しており、伝送路の使用効率を高めることができる。
一方、伝送路(バス)に複数の端末装置を収容し、時
分割多重化されたデータ伝送を行なう通信方式がある。
同期連続通信を行なう中低速データを効率良く多重化で
きる利点があり、従来から汎用されている。この伝送単
位となるフレームは複数のタイムスロットで構成され、
各端末装置間の通信単位となるチャネルはこの1つある
いは複数のタイムスロットを固定的に割り当てる。例え
ば1タイムスロットが64Kbpsに対応しているものとする
と、64Kbps以下の通信速度を有するチャネルには1つの
タイムスロットを割り当てる。また、64Kbps×nの通信
速度を有するチャネルにはn個のタイムスロットを割り
当てる。
〔発明が解決しようとする課題〕
ところで、上述したように、パケット通信は伝送路の
使用効率を上げることができ、時分割多重通信は端末装
置を効率良く収容することができる。従って、基幹系に
ついてはパケットでデータを伝送し、端末装置の収容は
時分割多重バス上で行なうことができれば、通信システ
ムの構築が容易であると共に通信量の増大に対応できる
ことになるため、時分割多重データとパケットデータと
を効率良く変換する方式が望まれていた。
本発明は、このような点にかんがみて創作されたもの
であり、時分割多重データとパケットデータとを効率良
く変換することができる時分割多重データ−パケット変
換回路を提供することを目的としている。
〔課題を解決するための手段〕
(i)請求項1の発明 第1図は、請求項1の時分割多重データ−パケット変
換回路の原理ブロック図である。
図において、回線情報格納手段111は、時分割多重化
された伝送路上の各回線の位置に関する情報を格納す
る。
第1データ格納手段113は、伝送路を介して導入され
る時分割多重データを格納する。
第1書き込み制御手段115は、導入された時分割多重
データを、第1データ格納手段113の各回線に対応した
領域に格納する制御を行なう。
優先順位決定手段117は、第1データ格納手段113に格
納されている各回線対応のデータ量と、各回線の位置に
関する情報とに応じてパケット作成の優先順位を決定す
る。
第1読み出し制御手段119は、優先順位決定手段117で
決定された優先順位に基づいて第1データ格納手段113
の該当データを読み出す制御を行なう。
パケット作成手段121は、第1読み出し制御手段119に
よって読み出されたデータに所定のヘッダ部を付加して
パケットを作成する。
従って、全体として、時分割多重データをパケットに
変換するように構成されている。
〔作 用〕
(i)請求項1の発明 伝送路を介して導入された時分割多重データは、第1
書き込み制御手段115の制御によって第1データ格納手
段113の各回線対応の領域に格納される。この第1デー
タ格納手段113に格納されたデータは、優先順位決定手
段117によって決定された優先順位に従って、第1読み
出し制御手段119の制御によって読み出され、パケット
作成手段121でヘッダ部が付加されパケットが作成され
る。
請求項1の発明にあっては、時分割多重データを第1
データ格納手段113の回線対応の領域に格納し、パケッ
ト化の優先順位に従って順次データを読み出して、パケ
ットの作成が行なわれる。
〔実施例〕
以下、図面に基づいて本発明の実施例について詳細に
説明する。
第2図は、請求項1記載の発明の一実施例における時
分割多重データ−パケット変換回路の構成を示す。
I.実施例と第1図との対応関係 ここで、請求項1記載の発明の一実施例と第1図との
対応関係を示しておく。
回線情報格納手段111は、TDMコントロール部283に相
当する。
第1データ格納手段113は、送信バッファメモリ213に
相当する。
第1書き込み制御手段115は、送信バッファライトコ
ントロール部219,送信TDMスイッチ211に相当する。
優先順位決定手段117は、送信パケット決定部225に相
当する。
第1読み出し制御手段119は、送信PKTスイッチ215,送
信バッファリードコントロール部221に相当する。
パケット作成手段121は、多重部217,パケットヘッダ
作成部223に相当する。
ヘッダ解析手段151は、受信パケットヘッダ処理部249
に相当する。
第2データ格納手段153は、受信バッファメモリ245に
相当する。
第2書き込み制御手段155は、受信PKTスイッチ243,受
信バッファライトコントロール部251に相当する。
格納量検出手段157は、受信バッファディープコント
ロール部263に相当する。
第2読み出し制御手段159は、受信TDMスイッチ247,受
信バッファリードコントール部261に相当する。
以上のような対応関係があるものとして、以下請求項
1記載の発明の実施例について説明する。
II.実施例の構成及び動作 第2図において、実施例の時分割多重データ−パケッ
ト変換回路は、時分割多重(TDM)データをパケット(P
KT)に変換するTDM/PKT変換部210と、反対にパケットを
TDMデータに変換するPKT/TDM変換部240と、TDMバス291
上の各回線(チャネル)の位置に関する情報に基づいて
TDMバス291に関する制御情報を作成するTDMカウンタ281
及びTDMコントロール部283とを備えている。
また、TDM/PKT変換部210は、TDMデータをチャネル別
に振り分ける送信TDMスイッチ211と、各チャネル対応の
領域にTDMデータを格納する送信バッファメモリ213と、
各チャネル単位で送信バッファメモリ213の格納データ
を読み出す送信PKTスイッチ215と、送信バッファメモリ
213から読み出したデータにヘッダ部を付加してパケッ
トを作成する多重部(MUX)217と、送信バッファメモリ
213へのデータの書き込みを制御する送信バッファライ
トコントロール部219と、送信バッファメモリ213からの
データの読み出しを制御する送信バッファリードコント
ロール部221と、パケットのヘッダ部を作成するパケッ
トヘッダ作成部223と、送信バッファメモリ213から読み
出すデータの優先順位を決定する送信パケット決定部22
5とを備えている。
更に、PKT/TDM変換部240は、パケットに含まれるヘッ
ダ部と情報部との分離を行なう分離部(DMUX)241と、
情報部のデータをチャネル別に振り分ける受信PKTスイ
ッチ243と、各チャネル対応の領域にデータを格納する
受信バッファメモリ245と、各チャネル単位で受信バッ
ファメモリ245の格納データを読み出す受信TDMスイッチ
247と、パケットのヘッダ部の解析を行なう受信パケッ
トヘッダ処理部249と、受信バッファメモリ245へのデー
タの書き込みを制御する受信バッファライトコントロー
ル部251と、受信バッファメモリ245からのデータの読み
出しを制御する受信バッファリードコントロール部261
と、受信バッファメモリ245に格納されているチャネル
単位のデータ量を検出する受信バッファディープコント
ロール部263とを備えている。
TDMカウンタ281は、TDMバス291上のチャネルの位置
(例えばタイムスロット位置)を示すTDMアドレスを生
成すると共に、TDM/PKT変換部210及びPKT/TDM変換部240
の各構成部で使用するタイミング信号を出力する。
TDMコントロール部283は、このTDMカウンタ281から出
力されるTDMアドレスに対応した情報として、チャネル
を識別するためのチャネル番号、該当チャネルの通信速
度に関するチャネル速度、TDMアドレスに対応するチャ
ネルの使用,未使用を示す有効表示情報等を収めたテー
ブルを有している。
(i)パケットへの変換 以下、TDMバス291上のTDMデータをパケットに変換す
る動作について説明する。
先ず、TDMバス291を介したTDMデータが送信TDMスイッ
チ211に導入され、チャネル対応の振り分けが行なわれ
る。
このTDMデータの供給動作に同期してTDMカウンタ281
からTDMコントロール部283に、対応するTDMアドレスが
供給され、更にTDMコントロール部283から送信バッファ
ライトコントロール部219にこのTDMアドレスに対応した
チャネル番号及び有効表示情報が供給される。
送信バッファライトコントロール部219は、TDMコント
ロール部283から供給されるチャネル番号に基づいて送
信TDMスイッチ211によるデータの振り分けを制御する。
また、送信バッファライトコントロール部219は、送信
バッファメモリ213に書き込み指示を送り、送信TDMスイ
ッチ211から供給されるTDMデータを所定の領域に格納す
る。
このようにして、TDMバス291を介して供給される各TD
Mデータは、送信バッファメモリ213のチャネル対応の各
領域に格納される。
送信パケット決定部225は、送信バッファメモリ213に
蓄積されているチャネル対応のデータ量を検出し、パケ
ット化が可能なデータ量であるか否かの判定を行なって
いる。TDMコントロール部283から送信パケット決定部22
5に該当チャネルに関する情報(チャネル番号,チャネ
ル速度)が供給されており、蓄積データ量が大きくかつ
供給されるデータの増加量が大きなチャネルに高い優先
順位を割り当てる制御を行なう。
送信パケット決定部225で優先順位が最も高いと判断
されたチャネルのチャネル番号が送信バッファリードコ
ントロール部221及びパケットヘッダ作成部223に通知さ
れる。送信バッファリードコントロール部221では、こ
のチャネル番号に対応して送信バッファメモリ213に格
納されているデータを読み出す制御を行なう。送信バッ
ファメモリ213に読み出し指示を送って該当チャネルの
データを読み出すと共に、送信PKTスイッチ215を制御し
て送信バッファメモリ213から読み出されたデータを多
重部217の一方の入力端に供給する。
また、パケットヘッダ作成部223では、供給されるチ
ャネル番号に対応したヘッダ部を作成して、多重部217
の他方の入力端に供給する。例えば、パケットヘッダ作
成部223では、各チャネル番号とヘッダ部とを関係づけ
たテーブルを内部に有しており、このテーブルを検索し
て該当するヘッダ部を出力する。
多重部217は、送信PKTスイッチ215を介して供給され
た各チャネルのデータに、パケットヘッダ作成部223か
ら供給されたヘッダ部を多重してパケットを作成し、送
信パケットとして出力する。
第3図に、第2図に示したTDM/PKT変換部210を実現す
るための具体例を示す。第3図は、第2図に示した送信
TDMスイッチ211及び送信PKTスイッチ215のスイッチング
動作を、ライトアドレス発生部311及びリードアドレス
発生部321のアドレス指定によって実現した例を示して
いる。尚、第3図と第2図との同一符号は同一の構成部
を表している。
第3図において、ライトアドレス発生部311は、TDMコ
ントロール部283から出力されるチャネル番号に基づい
て、送信バッファメモリ213の書き込みアドレスを作成
する。ライトアドレス発生部311から出力される書き込
みアドレスによって送信バッファメモリ213のアドレス
指定が行なわれ、送信バッファライトコントロール部21
9からライトイネーブル端子WEに供給されるライドパル
スに応じて、データ入力端子DIに供給されるTDMデータ
の格納が行なわれる。
同様に、リードアドレス発生部321は、送信パケット
決定部225から出力されるチャネル番号に基づいて、送
信バッファメモリ213の読み出しアドレスを作成する。
リードアドレス発生部321から出力される読み出しアド
レスによって送信バッファメモリ213のアドレス指定が
行なわれ、送信バッファリードコントロール部221から
出力イネーブル端子OEに供給されるリードパルスに応じ
て、データ出力端子DOから格納データが出力される。
尚、ライトアドレス発生部311で作成された書き込み
アドレスとリードアドレス発生部321で作成された読み
出しアドレスはアドレスセレクタ331に入力されてお
り、何れか一方が送信バッファメモリ213のアドレス端
子ADDに供給される。
また、第4図に、送信パケット決定部225の詳細な構
成例を示す。
図において、送信パケット決定部225は、演算部411,
ラッチ部413,2つの比較器415,417,2つのアンドゲート43
1,433,オアゲート441,ナンドゲート451を備えている。
演算部411は、送信バッファメモリ213の蓄積データ量
を計算するものであり、ライトアドレス発生部311から
供給される書き込みアドレスとリードアドレス発生部32
1から供給される読み出しアドレスの差分を算出し、算
出結果である蓄積データ量を出力する。
また、ラッチ部413には、入力データ(演算部411から
出力される蓄積データ量とTDMコントロール部283から供
給されるチャネル(CH)番号,チャネル速度)を保持す
るためのものであり、優先順位が最も高いチャネルに関
する入力データが保持される。
比較器415,417,アンドゲート431及びオアゲート441で
優先度比較が行なわれている。比較器417の入力端子A
にはTDMコントロール部283から供給されるチャネル速度
が入力され、他方の入力端子Bにはラッチ部413に保持
されているチャネル速度が入力される。比較器417は、
これらの2入力の比較を行ない、入力端子Aの値の方が
大きいときに、オアゲート441,アンドゲート433,ナンド
ゲート451を介して、ラッチ指示をラッチ部413に送り、
ラッチ部413の保持データ更新が行なわれる。また、比
較器417の2入力の値が等しいときには、比較器415によ
って、TDMコントロール部283から出力されるチャネル番
号に対応したチャネルの蓄積データ量(演算部411の出
力)と、ラッチ部413に格納されている蓄積データ量と
を比較し、演算部411の出力の方が大きい場合に限り、
ラッチ部413の更新を行なう。
このようにして、速度を最優先条件とした優先度比較
によって、1つのチャネルが決定され、そのチャネル番
号がラッチ部413に保持される。このラッチ部413に保持
されたチャネル番号は、フリップフロップ(FF)423を
介して送信パケット決定部225から出力される。
また、フラグセット部421は、送信バッファメモリ213
からのデータの読み出しが可能か否かを表す送信フラグ
を作成するためのものであり、TDMデータの1周期毎に
リセットが行なわれ(例えば1周期毎にTDMカウンタ281
から供給されるタイミング信号FHTMによってリセットさ
れる)、ラッチ部413の保持動作に同期してセットが行
なわれる。リードアドレス発生部321,送信バッファリー
ドコントロール部221,パケットヘッダ作成部223は、こ
のフラグセット部421から出力される送信フラグを参照
して、パケット作成に関する動作を開始する。
(ii)TDMデータへの変換 次に、受信パケットに基づいてTDMデータを作成してT
DMバス291に送出する動作について説明する。
先ず、受信パケットが分離部241に導入され、ヘッダ
部と情報部との分離が行なわれる。分離されたヘッダ部
は受信パケットヘッダ処理部249に、情報部は受信PKTス
イッチ243にそれぞれ送られる。受信パケットヘッダ処
理部249では、供給されるヘッダ部を解析して対応する
チャネル番号を抽出し、受信バッファライトコントロー
ル部251に通知する。受信バッファライトコントロール
部251は、通知されたチャネル番号に基づいて受信PKTス
イッチ243によるデータの振り分けを制御する。また、
受信バッファメモリ245に書き込み指示を送り、受信PKT
スイッチ243から供給される情報部のデータを所定の領
域に格納する。
このようにして、受信パケットに含まれるデータが、
受信バッファメモリ245のチャネル対応の各領域に格納
される。
受信バッファディープコントロール部263は、受信バ
ッファメモリ245に蓄積されているチャネル対応のデー
タ量を検出し、このデータ量が各チャネルに対応した同
期連続通信を保障するための規定値を越えているか否か
を判定する。TDMコントロール部283からチャネル番号が
供給され、このチャネル番号に対応した蓄積データ量が
所定値を越えているときに、このチャネルの読み出し許
可を受信バッファリードコントロール部261に与える。
受信バッファリードコントロール部261は、TDMコント
ロール部283からチャネル番号が供給され、このチャネ
ル番号に対応した読み出し許可が受信バッファディープ
コントロール部263から供給されているときに、このチ
ャネル番号に対応して受信バッファメモリ245に格納さ
れているデータを読み出す制御を行なう。受信バッファ
メモリ245に読み出し指示を送って該当チャネルのデー
タを読み出すと共に、受信TDMスイッチ247を制御して受
信バッファメモリ245から読み出されたデータをTDMバス
291に送出する。
第5図に、第2図に示したPKT/TDM変換部240を実現す
るための具体例を示す。第5図は、第2図に示した受信
PKTスイッチ243及び受信TDMスイッチ247のスイッチング
動作を、ライトアドレス発生部511及びリードアドレス
発生部521のアドレス指定によって実現した例を示して
いる。尚、第2図と第5図との同一符号は同一の構成部
を表している。
第5図において、ライトアドレス発生部511は、受信
パケットヘッダ処理部249から出力されるチャネル番号
に基づいて、受信バッファメモリ245の書き込みアドレ
スを作成する。ライトアドレス発生部511から出力され
る書き込みアドレスによって受信バッファメモリ245の
アドレス指定が行なわれ、受信バッファライトコントロ
ール部251からライトイネーブル端子WEに供給されるラ
イトパルスに応じて、データ入力端子DIに供給されるデ
ータの格納が行なわれる。
同様に、リードアドレス発生部521は、TDMコントロー
ル部283から出力されるチャネル番号に基づいて、受信
バッファメモリ245の読み出しアドレスを作成する。リ
ードアドレス発生部521から出力される読み出しアドレ
スによって受信バッファメモリ245のアドレス指定が行
なわれ、受信バッファリードコントロール部261から出
力イネーブル端子OEに供給されるリードパルスに応じ
て、データ出力端子DOから格納データが出力される。
尚、ライトアドレス発生部511で作成された書き込み
アドレスとリードアドレス発生部521で作成された読み
出しアドレスはアドレスセレクタ531に入力されてお
り、何れか一方が受信バッファメモリ245のアドレス端
子ADDに供給される。
更に、受信バッファディープコントロール部263で
は、TDMコントロール部283から供給されるチャネル番号
単位で、これらの書き込みアドレスと読み出しアドレス
とに基づいた蓄積データ量の算出を行なっている。
III.実施例のまとめ このように、TDMデータをパケットに変換する場合、
先ず、TDMコントロール部283の制御によってチャネル毎
のデータの書き込みが行なわれる。送信パケット決定部
225は、送信バッファメモリ213のチャネル単位の蓄積デ
ータ量とチャネル速度にもとづいて、パケット化を行な
う優先順位を決定する。送信パケット決定部225によっ
てパケット化を行なうチャネル番号が決定されると、こ
のチャネルのデータが送信バッファリードコントロール
部221の制御によって読み出され、ヘッダ部を付加して
パケットが作成される。
従って、異なる通信速度を有する各チャネルのデータ
を送信バッファメモリ213に格納し、パケット化の優先
順位に応じたデータの順次読み出しを行なうことによ
り、効率良い送信パケットへの変換が可能になる。
また、パケットをTDMデータに変換する場合、受信パ
ケットヘッダ処理部249によって受信パケットのベッダ
部の解析が行なわれ、対応するチャネルの識別が行なわ
れる。次に、受信バッファライトコントロール部251の
制御によってチャネル毎のデータの書き込みが行なわれ
る。受信バッファディープコントロール部263は、受信
バッファメモリ245の蓄積データ量に基づいて同期連続
通信が可能であるか否かを判定し、可能である場合に受
信バッファメモリ245からデータが読み出され、TDMバス
291に送出される。
従って、パケットのヘッダ部に基づいて対応するチャ
ネルを認識して各チャネルのデータを受信バッファメモ
リ245に格納し、同期連続通信が可能なデータ量になっ
たときにデータの読み出しを行なうことにより、効率良
いTDMデータへの変換が可能になる。
IV.発明の変形態様 なお、上述した請求項1記載の発明の実施例の送信パ
ケット決定部225においては、通信速度を最優先条件と
しているが、データ蓄積量や他の条件を優先させる場合
には、優先度比較部を変更することで簡単に対応するこ
とができる。また、この優先度比較をTDMデータの1周
期毎に行なっているが、パケット送出後すぐに次のパケ
ットを送出する場合にはタイミンイグ信号FHTMを変更す
ればよい。更に、送信チャネル番号のデータが有効か無
効かを送信フラグで示すようにしたが、無効な場合には
特定コード(例えば全ビット“1")をチャネル番号とす
ることで判定するようにしてもよい。
また、「I.実施例と第1図との対応関係」において、
請求項1記載の発明と実施例との対応関係を説明してお
いたが、これに限られることはなく、請求項1記載の発
明には各種の変形態様があることは当業者であれば容易
に推考できるであろう。
〔発明の効果〕
上述したように、請求項1の発明によれば、時分割多
重データを第1データ格納手段の回線対応の領域に格納
し、パケット化の優先順位に従って順次データを読み出
してパケットを作成することにより、時分割多重データ
からパケットへの効率良い変換が可能になる。
【図面の簡単な説明】
第1図は請求項1記載の発明の時分割多重データ−パケ
ット変換回路の原理ブロック図、 第2図は請求項1記載の発明の一実施例による時分割多
重データ−パケット変換回路の構成図、 第3図は一実施例の構成図、 第4図は一実施例の送信パケット決定部の詳細構成図、 第5図は請求項1に記載する発明に関連する技術の説明
図である。 図において、 111は回線情報格納手段、 113は第1データ格納手段、 115は第1書き込み制御手段、 117は優先順位決定手段、 119は第1読み出し制御手段、 121はパケット作成手段、 151はヘッダ解析手段、 153は第2データ格納手段、 155は第2書き込み制御手段、 157は格納量検出手段、 159は第2読み出し制御手段である。
フロントページの続き (56)参考文献 特開 昭63−232544(JP,A) 特開 昭62−266946(JP,A) 特開 昭63−108832(JP,A) 特開 昭63−310247(JP,A) 特開 昭62−47241(JP,A) 特開 平2−82845(JP,A) 電子通信学会総合全国大会講演論文集 (分冊8),1767(1986−3−5), P.8−3

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】時分割多重化された伝送路上の各回線の位
    置に関する情報を格納する回線情報格納手段と、 前記伝送路を介して導入される時分割多重データを格納
    する第1データ格納手段と、 導入された前記時分割多重データを、前記第1データ格
    納手段の前記各回線に対応した領域に格納する制御を行
    う第1書き込み制御手段と、 前記第1データ格納手段に格納されている前記各回線対
    応のデータ量と、前記各回線の位置に関する情報とに応
    じてパケット作成の優先順位を決定する優先順位決定手
    段と、 前記優先順位決定手段で決定された優先順位に基づいて
    前記第1データ格納手段の該当データを読み出す制御を
    行う第1読み出し制御手段と、 前記第1読み出し制御手段によって読み出されたデータ
    に所定のヘッダ部を付加してパケットを作成するパケッ
    ト作成手段と、 を備えるように構成したこと を特徴とする時分割多重データ−パケット変換回路。
JP5555889A 1989-03-08 1989-03-08 時分割多重データ―パケット変換回路 Expired - Fee Related JP2755983B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5555889A JP2755983B2 (ja) 1989-03-08 1989-03-08 時分割多重データ―パケット変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5555889A JP2755983B2 (ja) 1989-03-08 1989-03-08 時分割多重データ―パケット変換回路

Publications (2)

Publication Number Publication Date
JPH02234544A JPH02234544A (ja) 1990-09-17
JP2755983B2 true JP2755983B2 (ja) 1998-05-25

Family

ID=13002031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5555889A Expired - Fee Related JP2755983B2 (ja) 1989-03-08 1989-03-08 時分割多重データ―パケット変換回路

Country Status (1)

Country Link
JP (1) JP2755983B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026304A1 (fr) * 1999-10-07 2001-04-12 Mitsubishi Denki Kabushiki Kaisha Dispositif et procede de desassemblage de cellule, support d'enregistrement lisible par informatique dans lequel est enregistre le programme d'execution informatique de ce procede

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4737029B2 (ja) * 2006-10-18 2011-07-27 沖電気工業株式会社 ジッタバッファ回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247241A (ja) * 1985-08-26 1987-02-28 Nec Corp 通信制御装置
JPS62266946A (ja) * 1986-05-14 1987-11-19 Fujitsu Ltd 多チヤンネルパケツト受信方式
JPS63108832A (ja) * 1986-10-27 1988-05-13 Fujitsu Ltd パケツト分解部のチヤネル間同期装置
JPS63232544A (ja) * 1987-03-19 1988-09-28 Fujitsu Ltd 多チヤンネルパケツト化方式
JPS63310247A (ja) * 1987-06-12 1988-12-19 Nec Corp デ−タ送信バツフア制御装置
JPS63233714A (ja) * 1988-03-14 1988-09-29 多木農工具株式会社 施肥機

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
電子通信学会総合全国大会講演論文集(分冊8),1767(1986−3−5),P.8−3

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026304A1 (fr) * 1999-10-07 2001-04-12 Mitsubishi Denki Kabushiki Kaisha Dispositif et procede de desassemblage de cellule, support d'enregistrement lisible par informatique dans lequel est enregistre le programme d'execution informatique de ce procede

Also Published As

Publication number Publication date
JPH02234544A (ja) 1990-09-17

Similar Documents

Publication Publication Date Title
AU693084B2 (en) Controlled access ATM switch
CA2022798C (en) Communication switching element and method for transmitting variable length cells
US4603416A (en) (Time division multiplex) switching system for routing trains of constant length data packets
US5796741A (en) ATM bus system
JP2605365B2 (ja) 多重データスイッチシステム
EP0680235B1 (en) Channel identifier generation
US4956839A (en) ATM switching system
US4566095A (en) Time division multiplex switching network permitting communications between one or several calling parties and one or several called parties
EP0256526A2 (en) Packet-switched communications network for efficiently switching non-burst signals
US5875173A (en) Communication control device and method for use in an ATM system operable in an ABR mode
KR970704282A (ko) 회로 에뮬레이터된 atm 교환기에서 stm셑을 스위칭시키기 위한 스위치 노드 및 방법
JPH0728311B2 (ja) パケット交換装置
JPH06276214A (ja) Stm信号とatm信号の混在処理方法およびスイッチシステム
JPH10126412A (ja) Atmリンクを通じてatmセルを伝送する方法及びシステム
JP2755983B2 (ja) 時分割多重データ―パケット変換回路
JPH05153641A (ja) 空間/時間スイツチング装置
JPH08186556A (ja) 伝送信号処理回路
US5910953A (en) ATM interface apparatus for time-division multiplex highways
JP3134702B2 (ja) 通信制御装置及びその制御方法
JPH03109841A (ja) 時分割多重データ―パケット変換回路
EP1365547B1 (en) Point-to-multipoint telecommunication system with downstream frame structure
JP2933653B2 (ja) パケットスイッチング交換装置の入力変換装置
JP3481841B2 (ja) 時分割多重データ/セル変換回路及びセル/時分割多重データ変換回路
AU724624B2 (en) Controlled access ATM switch
JPH05183574A (ja) セル交換装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees