JP2754650B2 - MOSFET gate drive circuit - Google Patents
MOSFET gate drive circuitInfo
- Publication number
- JP2754650B2 JP2754650B2 JP1008209A JP820989A JP2754650B2 JP 2754650 B2 JP2754650 B2 JP 2754650B2 JP 1008209 A JP1008209 A JP 1008209A JP 820989 A JP820989 A JP 820989A JP 2754650 B2 JP2754650 B2 JP 2754650B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- supply line
- collector
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、自動車のステアリング制御システムのう
ち、特にモータによって運転者の操舵力を補助する電動
パワーステアリングシステム（以下電動パワステと略
す）のコントローラに使用されMOSFETのゲートドライブ
回路に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used for a controller of an electric power steering system (hereinafter abbreviated as an electric power steering) that assists a driver's steering force with a motor, among automobile steering control systems. The present invention relates to a MOSFET gate drive circuit.
従来の技術 電動パワステはモータ，減速機，トルクセンサ，コン
トローラから構成されており、トルクセンサで検出した
操舵力に従ってモータをトルク制御し、運転者の操舵力
を軽減する構成となっている。そして、この電動パワス
テのコントローラにはMOSFET等の制御素子が用いられて
いる。2. Description of the Related Art An electric power steering system includes a motor, a speed reducer, a torque sensor, and a controller. The motor-driven power steering system controls the motor in accordance with the steering force detected by the torque sensor to reduce the driver's steering force. The controller of the electric power steering uses a control element such as a MOSFET.
近年、パワーMOSFETの性能向上に従い、従来のパワー
トランジスタによる大電流制御技術が、パワーMOSFETに
よる大電流制御技術にとって替わられる様になってき
た。In recent years, with the improvement in performance of power MOSFETs, a large current control technology using a power transistor has been replaced by a large current control technology using a power MOSFET.
パワーMOSFETは本質的に電圧制御素子であり、電流制
御素子であるパワートランジスタとはその回路構成が大
きく異なる。A power MOSFET is essentially a voltage control element, and its circuit configuration is significantly different from a power transistor which is a current control element.
以下に従来のゲートドライブ回路について説明する。 Hereinafter, a conventional gate drive circuit will be described.
第４図は従来のパワーMOSFETのゲートドライブ回路で
あり、15は＋側給電線、16は一側給電線、17はNPNトラ
ンジスタ、18はダイオード、19は抵抗、20はPNPトラン
ジスタ、21はゲート抵抗、22はツェナーダイオード、23
はパワーMOSFETである。FIG. 4 shows a gate drive circuit of a conventional power MOSFET. Reference numeral 15 denotes a positive feeder line, 16 denotes a single feeder line, 17 denotes an NPN transistor, 18 denotes a diode, 19 denotes a resistor, 20 denotes a PNP transistor, and 21 denotes a gate. Resistor, 22 is Zener diode, 23
Is a power MOSFET.
以上の様に構成されたパワーMOSFETのゲートドライブ
回路について、以下その動作を説明する。The operation of the power MOSFET gate drive circuit configured as described above will be described below.
まず、トランジスタ17がONすると、ダイオード18と抵
抗21を通してパワーMOSFET23をONする。First, when the transistor 17 is turned on, the power MOSFET 23 is turned on through the diode 18 and the resistor 21.
このとき、トランジスタ20のベース・エミッタは逆バ
イアスされて、トランジスタ20はOFFする。次にトラン
ジスタ18がOFFすると、トランジスタ20のエミッタは、
パワーMOSFETのゲート・ソース間にある寄生容量のため
に、ゲートドライブ電圧に保持されているので、トラン
ジスタ20はONし、ゲート・ソース間に充電された電荷は
抵抗21,トランジタ20を通して放電する。At this time, the base and the emitter of the transistor 20 are reverse-biased, and the transistor 20 is turned off. Next, when the transistor 18 is turned off, the emitter of the transistor 20
The transistor 20 is turned on because the parasitic capacitance between the gate and source of the power MOSFET is maintained at the gate drive voltage, and the charge charged between the gate and source is discharged through the resistor 21 and the transistor 20.
発明が解決しようとする課題 しかしながら上記従来の構成では、放電経路であるト
ランジスタ20のONは、放電が進むにつれて、そのベース
・エミッタ間電位が小さくなるので、放電スピードが徐
々にゆっくりにりた、非常に速いチョッピングを行う場
合は、放電が十分ではないという問題を有していた。However, in the above-described conventional configuration, the ON of the transistor 20, which is a discharge path, causes the base-emitter potential to decrease as the discharge progresses, so that the discharge speed gradually decreases. When performing very fast chopping, there is a problem that the discharge is not sufficient.
本発明は上記従来の問題点を解決するもので、高速ス
イッチングが可能で、また、ゲートドライブ回路の電源
断線に対しても十分安全な回路を提供するものである。SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems, and provides a circuit which can perform high-speed switching and is sufficiently safe even when the power supply of the gate drive circuit is disconnected.
課題を解決するための手段 この目的を達成するために本発明のゲートドライブ回
路は、MOSFETのソースに接続された第１の給電線と、第
１の給電線に対して正の電位を持つ第２の給電線と、第
１の給電線に対して負の電位を持つ第３の給電線を有
し、コレクタが第１の抵抗を介して第２の給電線に接続
され、エミッタが第３の給電線に接続されたものであ
る。Means for Solving the Problems To achieve this object, a gate drive circuit according to the present invention includes a first power supply line connected to a source of a MOSFET, and a first power supply line having a positive potential with respect to the first power supply line. And a third power supply line having a negative potential with respect to the first power supply line, a collector connected to the second power supply line via the first resistor, and an emitter connected to the third power supply line. Are connected to the feeder line of.
作用 この構成によって従来例以上の高速スイッチングが可
能となり、また、ゲートドライブ回路の断線に対しては
パワーMOSFETがOFFするので、異常電流によって素子や
モータを破砕することがなくなる。Operation This configuration enables higher-speed switching than the conventional example, and the power MOSFET is turned off when the gate drive circuit is disconnected, so that the element or the motor is not broken by an abnormal current.
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。An embodiment of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例におけるゲートドライブ回
路を示すものである。FIG. 1 shows a gate drive circuit according to an embodiment of the present invention.
第１図において、１は基準電位の給電線、２は基準電
位に対して正の電源の給電線、３は基準電位に対して負
の電源の給電線、４〜７は抵抗、８〜10はトランジス
タ、11はダイオード、12〜13はコンデンサ、14はパワー
MOSFETである。In FIG. 1, 1 is a power supply line of a reference potential, 2 is a power supply line of a positive power supply with respect to the reference potential, 3 is a power supply line of a negative power supply with respect to the reference potential, 4 to 7 are resistors, 8 to 10 Is a transistor, 11 is a diode, 12 to 13 are capacitors, 14 is power
MOSFET.
以上の様に構成された本実施例のゲートドライブ回路
について、以下その動作を説明する。The operation of the gate drive circuit of the present embodiment configured as described above will be described below.
まず、トランジスタ８のベースがLowレベルになる
と、抵抗４を通してトランジスタ９はベース電流が供給
され、トランジスタ９はONとなる。すると、Ａ点は＋VA
〔Ｖ〕となり、パワーMOSFETのゲート・ソース間にゲー
ト電圧がかかりONする。First, when the base of the transistor 8 becomes low level, the base current is supplied to the transistor 9 through the resistor 4 and the transistor 9 is turned on. Then, point A is + V A
[V], and a gate voltage is applied between the gate and source of the power MOSFET to turn on.
次にトランジスタ８のベースがHighレベルになるとト
ランジスタ８はONし、トランジスタ９のベース・エミッ
タ間は逆バイアスされ、トランジスタ９はOFF、トラン
ジスタ10はONする。すると、Ａ点の電位は−VBとなり、
ゲート・ソース間の電荷はトランジスタ10を通って放電
する。Next, when the base of the transistor 8 becomes High level, the transistor 8 is turned on, the reverse bias is applied between the base and the emitter of the transistor 9, the transistor 9 is turned off, and the transistor 10 is turned on. Then, the potential of the point A becomes -V B,
The charge between the gate and the source is discharged through the transistor 10.
なお、コンデンサ12,13は、瞬間的にONするトランジ
スタ9,10の電流を供給するものであり、低インピーダン
ス品を使用することが多い。Note that the capacitors 12 and 13 supply the current of the transistors 9 and 10 that are turned on instantaneously, and often use low impedance products.
次に断線について考える。もし、＋VAの電源が断線し
たときは、抵抗７によってトランジスタ10のベースは−
VBに落とされているので、Ａ点は−VBとなり、パワーMO
SFETはOFFする。Next, consider the disconnection. If the + V A power supply is disconnected, the base of the transistor 10 is set to − by the resistor 7.
Since dropped to V B, A point becomes -V B, power MO
SFET turns off.
もし、基準電源が断線したときは、トランジスタ９は
ONしているが、0V電源へはもちろん電流路はなく、−VB
電源へはダイオード11のために電流路がないので、パワ
ーMOSFETがゲート・ソース間は0VでありOFFである。If the reference power supply breaks, transistor 9
While ON, and not of course current path to 0V power supply, -V B
Since there is no current path to the power supply due to the diode 11, the power MOSFET is at 0 V between the gate and the source and is OFF.
次に、−VB電源が断線したときを第２図，第３図を使
って説明する。第２図はダイオード11がない場合であ
る。このときは実線矢印の経路でコンデンサ13がチャー
ジされ、トランジスタ10のベースは、そのエミッタより
も電位が高くなる。すると、トランジスタ９のベース・
エミッタ間がONし、ゲート・ソース間に電圧がかかって
パワーMOSFETはONしてしまう。そこで、ダイオード11を
つけると、コンデンサ13はVD（＝0.7V）しかチャージさ
れず、トランジスタ９はONしない。よってパワーMOSFET
はOFFである。Next, FIG. 2 when a -V B power is broken, with the Figure 3 will be described. FIG. 2 shows a case where the diode 11 is not provided. At this time, the capacitor 13 is charged along the path indicated by the solid arrow, and the potential of the base of the transistor 10 becomes higher than that of its emitter. Then, the base of transistor 9
The emitter is turned on, the voltage is applied between the gate and source, and the power MOSFET is turned on. Therefore, when the diode 11 is turned on, the capacitor 13 is charged only with V D (= 0.7 V), and the transistor 9 is not turned on. Therefore, the power MOSFET
Is OFF.
以上の様に本実施例によれば、マイナス電源によって
強制的にゲート・ソース間のチャージを抜くことによっ
て、高速スイッチングが可能となり、抵抗７によって、
＋VA電源の断線に対してもパワーMOSFETはOFFし、ダイ
オード11によって、0V電源の断線及び−VB電源の断線に
対してもパワーMOSFETはOFFする。As described above, according to the present embodiment, high-speed switching becomes possible by forcibly removing the charge between the gate and the source by the negative power supply.
+ Power MOSFET is OFF even for breaking the V A supply by the diode 11, power MOSFET against disconnection and disconnection of -V B Power 0V power supply is turned OFF.
なお、＋VA，−VBは絶対値が同じでなくてもよい。Note that the absolute values of + V A and −V B may not be the same.
また、抵抗５はここをショートしてもよい。 Further, the resistor 5 may be short-circuited here.
発明の効果 以上の説明から明らかな如く本発明は、パワーMOSFET
のOFFのときにゲート・ソース間にチャージされた電荷
を強制的に放電させるための負電源を持ち、また、正電
源断線時にパワーMOSFETが確実にOFFするため、負電源
側のトランジスタのベース・コレクタ間に抵抗を挿入
し、さらに、基準電源の断線時にダイオードによって電
流路をしゃ断し、また、負電源断線時にコンデンサの逆
チャージによる破砕もしくはそれによるパワーMOSFETの
ONを防いでいる。Effect of the Invention As is apparent from the above description, the present invention provides a power MOSFET
The power supply has a negative power supply for forcibly discharging the charge between the gate and source when the power supply is OFF.Also, when the positive power supply is disconnected, the power MOSFET is reliably turned off. A resistor is inserted between the collectors, and the current path is cut off by a diode when the reference power supply is disconnected.
ON is prevented.
この結果、従来のパワーMOSFETのゲート回路より、ス
イッチングスピードを速くすることができるので、PWM
による電磁騒音を可聴領域以上に上げることが可能とな
り、低騒音化に効果があり、さらに制御トルクのリップ
ルを少なくすることができる。また、ゲートドライブ回
路の断線等の対策をとっているので、もし断線が発生し
ても、パワーMOSFETの破砕による発煙・発火またはモー
タの暴走を防止できる。As a result, the switching speed can be faster than that of the conventional power MOSFET gate circuit.
, It is possible to raise the electromagnetic noise due to the noise above the audible range, which is effective in lowering the noise and reducing the ripple of the control torque. In addition, since measures such as disconnection of the gate drive circuit are taken, even if the disconnection occurs, it is possible to prevent smoke and ignition or runaway of the motor due to crushing of the power MOSFET.
第１図は本発明の一実施例におけるゲートドライブ回路
図、第２図〜第３図は断線時の動作説明図、第４図は従
来のゲートドライブ回路図である。 １……第１の給電線、２……第２の給電線、３……第３
の給電線、４……第１の抵抗、５……第２の抵抗、６…
…第３の抵抗、７……第４の抵抗、８……第１のトラン
ジスタ、９……第２のトランジスタ、10……第３のトラ
ンジスタ、11……ダイオード、12……第１のコンデン
サ、13……第２のコンデンサ、14……パワーMOSFET。FIG. 1 is a diagram of a gate drive circuit according to an embodiment of the present invention, FIGS. 2 and 3 are explanatory diagrams of an operation at the time of disconnection, and FIG. 4 is a diagram of a conventional gate drive circuit. 1... First feeder line 2... Second feeder line 3.
, The first resistor, 5... The second resistor, 6.
... Third resistor, 7... Fourth resistor, 8... First transistor, 9... Second transistor, 10... Third transistor, 11. , 13 ... second capacitor, 14 ... power MOSFET.
Claims (2)
と、第１の給電線に対して正の電位を持つ第２の給電線
と、第１の給電線に対して負の電位を持つ第３の給電線
を有し、コレクタが第１の抵抗を介して第２の給電線に
接続され、エミッタが第３の給電線に接続された第１の
トランジスタと、コレクタが第２の抵抗を介して第２の
給電線に接続され、ベースが第１のトラジスタのコレク
タに接続された第２のトランジスタと、エミッタが第２
のトランジスタのコレクタに接続された第２のトランジ
スタと、エミッタが第２のトランジスタのエミッタに接
続され、コレクタが第３の給電線に接続され、ベースが
第１のトランジスタのコレクタに接続され、ベースとコ
レクタ間に第３の抵抗が接続された第３のトランジスタ
と、アノードが第３の給電線に接続され、カソードが他
端が第２のトランジスタのエミッタと第３のトランジス
タのエミッタの接続点に接続されている第４の抵抗に接
続されるとともに、第１の給電線に接続されているダイ
オードと、第２の給電線と第１の給電線との間に接続さ
れた第１のコンデンサと、第１の給電線と第３の給電線
に接続された第２のコンデンサから構成されており、第
１のトランジスタのベースと第２の給電線に駆動信号を
入力する駆動回路を有し、MOSFETのソースが第１の給電
線に接続され、MOSFETのゲートが第２のトランジスタと
第３のトランジスタの接続点に接続されたMOSFETのゲー
トドライブ回路。1. A first power supply line connected to a source of a MOSFET, a second power supply line having a positive potential with respect to the first power supply line, and a negative potential with respect to the first power supply line. A first transistor having a collector connected to the second power supply line via a first resistor, an emitter connected to the third power supply line, and a collector connected to the second power supply line. And a second transistor having a base connected to the collector of the first transistor, and a second transistor connected to the collector of the first transistor.
A second transistor connected to the collector of the first transistor, an emitter connected to the emitter of the second transistor, a collector connected to the third power supply line, a base connected to the collector of the first transistor, and a base A third transistor having a third resistor connected between the first transistor and the collector, an anode connected to the third power supply line, and a cathode having the other end connected to the emitter of the second transistor and the emitter of the third transistor. And a diode connected to the first power supply line and a first capacitor connected between the second power supply line and the first power supply line. And a drive circuit configured to include a second capacitor connected to the first power supply line and the third power supply line, and to input a drive signal to the base of the first transistor and the second power supply line. A source of the MOSFET is connected to a first power supply line, a gate of the MOSFET and the second transistor and the third gate driving circuit of the MOSFET connected to the connection point of the transistor.
と、第１の給電線に対して正の電位を持つ第２の給電線
と、第１の給電線に対して負の電位を持つ第３の給電線
を有し、コレクタが第１の抵抗を介して第２の給電線に
接続され、エミッタが第３の給電線に接続された第１の
トランジスタと、コレクタが第２の給電線に接続され、
ベースが第１のトランジスタのコレクタに接続された第
２のトランジスタと、エミッタが第２のトランジスタの
エミッタに接続され、コレクタが第３の給電線に接続さ
れ、ベースが第１のトランジスタのコレクタに接続さ
れ、ベースとコレクタ間に第３の抵抗が接続された第３
のトランジスタと、アノードが第３の給電線に接続さ
れ、カソードが他端が第２のトランジスタのエミッタと
第３のトランジスタのエミッタの接続点に接続されてい
る第４の抵抗に接続されるとともに、第１の給電線に接
続されているダイオードと、第２の給電線と第１の給電
線との間に接続された第１のコンデンサと、第１の給電
線と第３の給電線に接続された第２のコンデンサから構
成されており、第１のトランジスタのベースと第２の給
電線に駆動信号を入力する駆動回路を有し、MOSFETのソ
ースが第１の給電線に接続され、MOSFETのゲートが第２
のトランジスタと第３のトランジスタの接続点に接続さ
れたMOSFETのゲートドライブ回路。2. A first power supply line connected to the source of the MOSFET, a second power supply line having a positive potential with respect to the first power supply line, and a negative potential with respect to the first power supply line. A first transistor having a collector connected to the second power supply line via a first resistor, an emitter connected to the third power supply line, and a collector connected to the second power supply line. Connected to the feeder of
A second transistor having a base connected to the collector of the first transistor; an emitter connected to the emitter of the second transistor; a collector connected to the third feeder; and a base connected to the collector of the first transistor. A third resistor connected between the base and the collector.
And an anode is connected to a third power supply line, and a cathode is connected to a fourth resistor whose other end is connected to a connection point between the emitter of the second transistor and the emitter of the third transistor. A diode connected to the first power supply line, a first capacitor connected between the second power supply line and the first power supply line, and a diode connected to the first power supply line and the third power supply line. A drive circuit for inputting a drive signal to a base of the first transistor and a second power supply line, a source of the MOSFET being connected to the first power supply line, MOSFET gate is second
Gate drive circuit for the MOSFET connected to the connection point between the third transistor and the third transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1008209A JP2754650B2 (en) | 1989-01-17 | 1989-01-17 | MOSFET gate drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1008209A JP2754650B2 (en) | 1989-01-17 | 1989-01-17 | MOSFET gate drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02188019A JPH02188019A (en) | 1990-07-24 |
| JP2754650B2 true JP2754650B2 (en) | 1998-05-20 |
Family
ID=11686853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1008209A Expired - Fee Related JP2754650B2 (en) | 1989-01-17 | 1989-01-17 | MOSFET gate drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2754650B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7342560B2 (en) | 2004-04-01 | 2008-03-11 | Canon Kabushiki Kaisha | Voltage current conversion device and light emitting device |
| JP4727360B2 (en) * | 2005-09-20 | 2011-07-20 | 東芝三菱電機産業システム株式会社 | Gate circuit of insulated gate semiconductor device |
-
1989
- 1989-01-17 JP JP1008209A patent/JP2754650B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02188019A (en) | 1990-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0426103A2 (en) | Electronic circuit device for protecting electronic circuits from unwanted removal of ground terminal | |
| JP2002004991A (en) | Semiconductor device for ignition | |
| US8503146B1 (en) | Gate driver with short-circuit protection | |
| US6239991B1 (en) | Control circuit compensating for malfunction of pulse width modulation circuitry | |
| JPH06209592A (en) | Circuit configuration feeding inductive load | |
| JP2754650B2 (en) | MOSFET gate drive circuit | |
| CN110168922B (en) | Motor drive device and electric power steering device | |
| JP2002369595A (en) | Controller of generator for vehicle | |
| EP0341460B1 (en) | Driver protection circuit | |
| JPH05226994A (en) | Gate drive circuit for igbt | |
| WO2022030190A1 (en) | Control circuit for power converter | |
| US4945358A (en) | Short circuit protection arrangement for a driver circuit | |
| JPH0473327B2 (en) | ||
| JPH1056782A (en) | Driving method for inverter apparatus | |
| JP3596415B2 (en) | Inductive load drive circuit | |
| JP2002235643A (en) | Ignitor for internal combustion engine | |
| JP2708330B2 (en) | Power window drive control circuit | |
| JP3172261B2 (en) | Switching circuit using power MOSFET | |
| JPH0720365B2 (en) | Driving circuit for electrostatic induction type self-extinguishing element | |
| JPH08322288A (en) | Motor driver | |
| JP3651143B2 (en) | Output circuit of control device | |
| JPH10178340A (en) | Driver for mos transistor | |
| JPS6125324Y2 (en) | ||
| JP2839584B2 (en) | Current control circuit | |
| JP3864497B2 (en) | Control device with overcurrent protection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |